JPH0457323A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0457323A
JPH0457323A JP2166593A JP16659390A JPH0457323A JP H0457323 A JPH0457323 A JP H0457323A JP 2166593 A JP2166593 A JP 2166593A JP 16659390 A JP16659390 A JP 16659390A JP H0457323 A JPH0457323 A JP H0457323A
Authority
JP
Japan
Prior art keywords
hydrofluoric acid
wafer
semiconductor
dilute hydrofluoric
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2166593A
Other languages
English (en)
Other versions
JP2753379B2 (ja
Inventor
Masahiro Watanabe
正博 渡辺
Hiroaki Hagimae
萩前 広明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2166593A priority Critical patent/JP2753379B2/ja
Publication of JPH0457323A publication Critical patent/JPH0457323A/ja
Application granted granted Critical
Publication of JP2753379B2 publication Critical patent/JP2753379B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の製造方法に係り、素子の電極を湿
式処理で形成するための方法に関する。
〔従来の技術〕
従来の半導体装置の金属電極形成方法は、特開昭58−
158916号公報、特開昭59−72131号公報に
記載のように、真空中で金属を蒸気化して半導体表面に
堆積する真空蒸着法や、イオンを形成すべき金属材料の
ターゲットに打ち付け、スパッタ蒸発したターケラト金
属を半導体表面に沈着させて薄膜を形成するスパッタ蒸
着法、そして加熱された試料台に81基板を設置して反
応ガスを流入し、化学反応あるいは熱分解によって生成
物を薄膜として半導体表面に形成するCVD法のように
、ドライ法による金属薄膜の形成が行なわれていた。
〔発明が解決しようとする課題〕
上記従来技術は、全てドライ法によりパターンを形成し
ているが、■金属の形成を真空中で行なわなければなら
ず、装置が複雑かつ処理に時間を要する。■処理槽内の
汚染が大きいなどの問題があった。またこれらの方法は
シリコンウェハ表面の全面に一様に金属を蒸着及び沈着
させて形成するため、シリコンウェハ表面の任意の部分
に選択的に適当な量を正確に形成することができなかっ
た。また最近の高集積半導体装置では金属電極を形成す
るコンタクトホールのアスペクト比が大きくなったため
、段差のつき回り性が低下してきており、接続信頼性上
問題があった。
本発明の目的は湿式処理にてコンタクトホール部に正確
な電極形成を行う手段を提供することにより、簡単な設
備で簡便かつ低コストかつ汚染の少ない電極形成を可能
にするとともに、電極部での接続信頼性を向上し、高性
能な半導体素子の形成を可能にしようとするものである
〔課題を解決するための手段〕
上記目的を達成するため、金属電極との接続部となるS
i面が露出したSiウェハをCuイオン等を含有する希
フッ酸溶液中に浸漬し、Cu等とS1面の反応により該
Si面上に析出せしめることにより、真空や大がかりな
成膜装置が不要な湿式処理により、簡便かつ清浄な条件
下で接続部のみに電極形成を可能にしたものである。
また接続用のコンタクトホールを有するSiウェハにあ
らかじめドーズ量1013−10” cLtom/ c
xnの希ガスイオンを照射し注入することにより、Si
面に欠陥を形成し、希フッ酸に浸漬したときのCu等の
析出核を緻密に分布せしめ、析出したCu等とSiの密
着度を向上させたものである。
また開口した電極形成接続部がn型でかつ該rl領域が
P型頭域と接合を形成している場合、希フッ酸浸漬時に
半導体のバンドギャップエネルギ以上の二不ルギを有す
る光を照射することにより光起電力を生せしめ、n型表
面層の電位を低下させることにより、Cu等の析出速度
を早めるものである。
また該希フッ酸溶液中にフッ化アンモニウムを1〜20
%の濃度となるように添加することにより、該フッ酸溶
液に浸漬中にコンタクトホール周辺の層間絶縁膜に用い
られる酸化膜等がエツチングされ、形状に著しい変化を
きたすものを防止するものである。
またコンタクトホール形成時にウェハ面を被覆していた
ホトレジストを残存させたまま希フッ酸液に浸漬するこ
とにより、層間絶縁等のための酸化膜表面をフッ酸によ
るエツチングから防ぐものである。
またタングステンなどの選択CVDの前処理としてCu
等のイオンを含んだフッ酸液中しこウェハを浸漬し、コ
ンタクトホール低面に薄い金属層を形成することにより
、CVDによる成膜時の選択性を向上させようとするも
のである。
〔作用〕
Cu等のSiより標準電極電位の高い金属イオンを含ん
だ希フッ酸中に金属電極を形成する際の接続面が開口露
出しているSiウェハを浸漬させる。
それによってCu等は露出接続面のSi上に酸化還元反
応により析出するので、ウェット処理による電極形成が
できる。
また希フッ酸溶液にウェハを浸漬する前に、ウェハに1
0”−1015atom/ anの希ガスイオンを打ち
込む。これにより、Si面に適度な欠陥が形成され、希
フッ酸溶液に浸漬した際のCu等の析出核が増加する。
これによりSiと金属の密着性が向上する。
また接続面がn型でかつ該n領域がP型と接合を形成し
ているウェハをCu等のイオンを含む希フッ酸液に浸漬
する際、半導体のパントギャップエネルギ以上の光を照
射する。これにより接合部を境に光起電力が発生し、n
型表面の電位が低下するためCu等の析出速度が早くな
る。
またCu等を含んだフッ酸溶液にフッ化アンモニウムを
所定量添加する。これにより酸化膜に対するエツチング
速度が制御され、コンタクトホールの形状の変化を防止
できる。
またコンタクトホール形成時のホトレジストをそのまま
残存させる。これにより眉間絶縁膜などの酸化膜表面が
フッ酸から保護される。
またタングステンなどの選択CVDに先立ち、フッ酸溶
液中でコンタクトホール低面にCuを析出させる。Cu
はSiより酸化されにくいため、選択CVDの際の選択
性が向上する。
〔実施例〕
以下、本発明の実施例を金属イオンがCuである場合に
ついて図面を用いて説明する。
第1図は本発明に係る原理であるCuイオンを含んだ希
フッ酸中でのSiウェハ面へのCu析出量の測定結果で
ある。Si表面への吸着量が5in2゜Si、N4など
半導体装置を構成する他の物質面に比へて著しく多く、
CuがSi面に選択的に析出することは明らかである。
第2図はCuイオンを含んだ希フッ酸水溶液中にSiウ
ェハを浸漬したときのSi面へのCut!T畠量を経時
的に測定したものである。Si表面に存在する自然酸化
膜が除去され、活性なSi面が露出する1分前後を境に
Cuの急速な析出があり、短時間で膜形成が進むことが
わかる。
第3図、は本発明の請求項目1に係る実施例の説明図で
ある。Si基板1の表面を覆う層間絶縁膜2に穿たれた
コンタクトホール3を有する半導体ウェハ4をCuイオ
ンを1 ppm以上含有する0、5%〜5%程度の濃度
の希フッ酸水溶液5に浸漬すると、コンタクトホール部
3にCu6が選択的に析出し電極を形成する。析出を終
了したSiウェハ4は純水でリンスしてフッ酸分を除き
乾燥する。これによりコンタクトホール部にCu電極6
が形成される。
第4図は希ガスイオン打込の効果に関する説明図である
。希フッ酸水溶液5に浸漬する前にイオン打込みを行っ
ていないSiウェハ4は、その表面の欠陥8の密度、固
定電荷分布結晶面などの表面状態により、第4図αに示
すように大きな粒子状にCu6’ が析出することがあ
る。このためAr等の希ガスイオンを1013〜101
5αtom/an”程度照射すると、表面に適当な密度
で欠陥8が生成し。
第4図すに示すようしこ緻密にCu6’が析出し、基板
1での接続部が機械強度、電気特性の両面で安定化し、
接続信頼性が向上する。
第5図は光起電力による電極形成促進方法の説明図であ
る。コンタクトホール3の露出したSi面がn又はn+
領域9である場合、該n領域又はn゛とnの連続領域が
第5図に示す様にP領域10と接合11を形成している
場合、希フッ酸水溶液5に浸漬したSiウェハ4に半導
体のバンドギャップエネルギ(Siの場合的1.1ev
)以上のエネルギを有する光12を照射すると、接合部
11を境にn領域9は負、P領域は正に電位がシフトし
て光起電力を生ずるため、開口したコンタクトホール3
のn領域9の表面へのCuイオンの析出が促進され、よ
り短時間でかつ正確にCu電極6が形成される。
第6図はコンタクトホール及び酸化膜の変形防止方法の
効果を説明するための説明図である。
Siウェハ4の表面が酸化膜13で覆われている場合、
希フッ酸5に浸漬したときに酸化膜13がエツチングさ
れるため、浸漬時間に対しエツチング速度が早いとコン
タクトホール3′と酸化膜表面が第6図破線に示すよう
に変形する。希フッ酸水溶液にフッ化アンモニウムを1
〜20%程度の濃度となる様添加することで、このエツ
チング量を自然酸化膜の厚さ程度に微量に制御できるの
で。
エツチングの影響なしにCu電極6を形成できる。
第7図は酸化膜エツチング防止方法に関する説明図であ
る。Siウェハ4にコンタクトホール3を形成する場合
、コンタクトホール3外のSiウェハ4を被覆する各種
の膜14を保護するために、コンタクトホール3以外の
ウェハ表面をホトレジスト15で被覆する。このホトレ
ジスト15をつけたままCuイオンを含んだ希フッ酸溶
液5に浸漬することにより、酸化膜等の表面被覆膜14
をフッ酸5のエツチングから保護することができる。
第8図は選択CVDの前処理への応用に関する説明図で
ある。タングステンなどの金属電極を選択CVDで形成
することにより、請求項目1〜5のいずれかの方法でコ
ンタクトホール3にあらかじめ薄いCu層6を形成する
ことにより、CVDにおけるSiの表面酸化膜による妨
害を除き選択性の高い電極16が形成できる。
第9図は配線接続方法の説明図である。電極形成後Al
17などの配線材料膜をスパッタリングなどにより形成
し、更に写真蝕刻法などにより配線を形成することで、
被覆段差性、接続信頼性の高い接続配線を形成できる。
以上述べてきたごとく、Cu等のイオンを含んだ希フッ
酸中にコンタクトホールが開口したウェハを浸漬するこ
とにより電極形成をウェット法で正確に形成できる。こ
のとき使われているイオンはCuにとどまらず、Au、
PtなどのSiより標準電位の高い金属ならいずれも同
様の処理により電極形成が可能である。
〔発明の効果〕
本発明により、ウェット法で簡便、低コストかつ正確に
半導体装置のコンタクトホール部に金属電極を形成でき
、しかも希フッ酸により自然談化膜除去されている状態
で直接Si面に電極が形成されるため、極めて高い接続
信頼性が得られる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の製造方法の原理説明
図、第2図は本発明に係る電極形成反応の速度図、第3
図は本発明に係る電極形成方法の説明図、第4図はイオ
ン打込みによる効果説明図、第5図は光起電力によるn
型領域への電極形成促進方法の説明図、第6図はフッ化
アンモニウムによるコンタクトホール及び酸化膜の変形
防止法の説明図、第7図は、ホトレジストにより酸化膜
エツチング防止を行う方法の説明図、第8図はタングス
テン等の選択CVDの前処理への応用説明図、第9図は
配線接続方法の説明図である。 1・基板、2・・酸化膜、3・・コンタクトホール、4
・・・Siウェハ、5  Cuイオンを含んだ希フッ酸
水溶液、6・・Cu電極、7 ・フッ酸槽、8・欠陥、
9・・n型領域、10・P型頭域、11・Pn接合部、
12・・・光、12′・光源、13・酸化膜、14・・
表面被覆膜、15・・ホトレジスト、16・・金属電極
、17・・配線。 o、s−/−HFs’J’、&中のCc東戻(PPfi
)第3図 第4図 蔓 ? 図 5憂J 時間 (分→ 第 5図 C=二二二二Dり12′ II↓!++LLへlz I 第6図 第7図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板と金属配線回路の接続において、表面が
    絶縁膜で覆れ、かつその表面に接続用のコンタクトホー
    ルが基板面まで開けられている半導体ウエハを、Cu等
    のSiより標準電位の高いイオンを1〜ppm以上含有
    する0.5〜5%程度の希フッ酸水溶液に浸漬し、接続
    部にCu等を析出させ、金属電極を形成することを特徴
    とする半導体装置の製造方法。 2、開口した接続用のコンタクトホールを有する半導体
    基板にドーズ量10^1^3〜10^1^5atom/
    cm^2程度の希ガスイオンを打ち込みCu析出核を形
    成した後、Cuイオン等を含有する希フッ酸溶液に半導
    体ウエハを浸漬し、接続部にCu等を析出させて金属電
    極を形成させることを特徴とする請求項1記載の半導体
    装置の製造方法。 3、コンタクトホール部で開口している基板面がn型半
    導体で、かつ該n型領域が同一基板内でP型領域と接合
    を形成し、該P型領域の一部又は該P型領域と接続する
    poly−Si等の配線の一部が、基板を溶液に浸漬し
    たときに溶液と接するような構造を有する半導体ウエハ
    において、Cuイオン等を含有する希フッ酸溶液に該ウ
    エハを浸漬したときに、半導体のバンドギャップ以上の
    エネルギを有する光を該ウエハに照射することにより光
    起電力を生起せしめ、n型領域表面へのCu等の析出を
    起こさせて接続電極を形成することを特徴とする請求項
    1記載の半導体装置の製造方法。 4、フッ化アンモニウムを濃度1〜20%程度になるよ
    うに希フッ酸溶液に添加し、半導体基板を被覆する絶縁
    物がシリコンの酸化膜である場合、フッ酸による酸化膜
    エッチング速度を一定に制御することを特徴とする請求
    項1記載の半導体装置の製造方法。 5、コンタクトホール形成時に表面を被覆していたホト
    レジストを残存させたままCuイオン等を含んだ希フッ
    酸溶液に浸漬し、フッ酸のエッチング作用から絶縁層表
    面を保護することを特徴とする請求項1記載の半導体装
    置の製造方法。 6、請求項1、又は2、又は3、又は4、又は5のいず
    れかの方法により形成された電極を有することを特徴と
    する半導体素子。 7、タングステン等の選択CVDによる電極形成の前処
    理において、請求項1、又は2又は3又は4の処理を行
    うことにより、選択成膜の選択性を向上させることを特
    徴とする成膜方法。 8、電極形成後、Al等の金属膜を形成し、蝕刻法など
    により配線を形成することを特徴とする請求項1記載の
    半導体装置の製造方法。 9、請求項8により製造された半導体装置。
JP2166593A 1990-06-27 1990-06-27 半導体装置の製造方法 Expired - Fee Related JP2753379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2166593A JP2753379B2 (ja) 1990-06-27 1990-06-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2166593A JP2753379B2 (ja) 1990-06-27 1990-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0457323A true JPH0457323A (ja) 1992-02-25
JP2753379B2 JP2753379B2 (ja) 1998-05-20

Family

ID=15834162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2166593A Expired - Fee Related JP2753379B2 (ja) 1990-06-27 1990-06-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2753379B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130632A (ja) * 1990-09-20 1992-05-01 Hitachi Ltd 半導体装置の製造方法および製造装置
JPH04363018A (ja) * 1990-11-14 1992-12-15 Nec Corp 金属薄膜の形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266374A (en) * 1975-11-28 1977-06-01 Nippon Denso Co Ltd Galvanization of non electrolytic nickel for semiconductor substrate
JPS591667A (ja) * 1982-05-20 1984-01-07 ゼネラル・エレクトリツク・カンパニイ シリコンに対する白金の無電解めつき法
JPS61104616A (ja) * 1984-10-29 1986-05-22 Fujitsu Ltd 半導体装置の製造方法
JPS63105972A (ja) * 1986-10-22 1988-05-11 Canon Inc 金属膜形成法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266374A (en) * 1975-11-28 1977-06-01 Nippon Denso Co Ltd Galvanization of non electrolytic nickel for semiconductor substrate
JPS591667A (ja) * 1982-05-20 1984-01-07 ゼネラル・エレクトリツク・カンパニイ シリコンに対する白金の無電解めつき法
JPS61104616A (ja) * 1984-10-29 1986-05-22 Fujitsu Ltd 半導体装置の製造方法
JPS63105972A (ja) * 1986-10-22 1988-05-11 Canon Inc 金属膜形成法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130632A (ja) * 1990-09-20 1992-05-01 Hitachi Ltd 半導体装置の製造方法および製造装置
JPH04363018A (ja) * 1990-11-14 1992-12-15 Nec Corp 金属薄膜の形成方法

Also Published As

Publication number Publication date
JP2753379B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
US5580668A (en) Aluminum-palladium alloy for initiation of electroless plating
EP0535864B1 (en) Fabrication of a conductive region in electronic devices
JPH08316321A (ja) 半導体装置の拡散障壁膜の形成方法
JPH057872B2 (ja)
US6309969B1 (en) Copper metallization structure and method of construction
US5198389A (en) Method of metallizing contact holes in a semiconductor device
US4766084A (en) Process for the production of an electric contact on a HgCdTe substrate with a P conductivity and application to the production of an N/P diode
US3711325A (en) Activation process for electroless nickel plating
Grimaldi et al. Germanide formation by thermal treatment of platinum films deposited on single-crystal Ge< 100> substrates
JPH0457323A (ja) 半導体装置の製造方法
US4536223A (en) Method of lowering contact resistance of implanted contact regions
JPS598056B2 (ja) 半導体の燐拡散方法
US3549437A (en) Method of producing metal structures on semiconductor surfaces
JP2795529B2 (ja) 半導体装置の製造方法および製造装置
JP3032244B2 (ja) 半導体装置の製造方法
Hamdi et al. Doping, patterning and analysis of tin oxide films using ion beams
JP2660072B2 (ja) コンタクトの形成方法
JPS5922322A (ja) 半導体装置とその製造方法
JPS5925245A (ja) 半導体装置の製造方法
KR100219513B1 (ko) 반도체장치의 배선층 형성방법
EP0348119A2 (en) Method of processing metal connectors on semi-conductor devices
JPH0420255B2 (ja)
JPS5847851B2 (ja) チタン層を有する半導体素子の製造方法
CA2173932A1 (en) Method for manufacturing an array of microelectrodes
JPS58175834A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees