JPS5944830A - リフトオフ方法 - Google Patents

リフトオフ方法

Info

Publication number
JPS5944830A
JPS5944830A JP58139525A JP13952583A JPS5944830A JP S5944830 A JPS5944830 A JP S5944830A JP 58139525 A JP58139525 A JP 58139525A JP 13952583 A JP13952583 A JP 13952583A JP S5944830 A JPS5944830 A JP S5944830A
Authority
JP
Japan
Prior art keywords
semiconductor structure
polyimide
lift
heating
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58139525A
Other languages
English (en)
Other versions
JPH0345895B2 (ja
Inventor
アルビン・ミルグラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS5944830A publication Critical patent/JPS5944830A/ja
Publication of JPH0345895B2 publication Critical patent/JPH0345895B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路構成体の製造方法に関覆るものであっ
て、更に詳細には、リフトオフ技術を使用して後にリフ
トオフ物質を除去することによってこの様な構成体の表
面上に金属導電線を製造り−る方法に関するものである
。
集積回路構成体の表面上に所望の物質領域を形成する為
に使用されるリフ１−オフ技術は公知である。種々のリ
フトオフ方法に関覆る概説がパ微細金Ｒ線パターニング
用のリフ］・オフ技術（Ｌｉ目−０ｆｆ　　Ｔ　ｅｃｈ
ｎｉｑｕｅｓ　　ｆｏｒ　　Ｆ　１ｎｅ−Ｌ　ｉｎｅ　
　Ｍ　ｅｔａｌ　　ｐａｔｔｅｒｎ＋ｎｏ　　）　”　
、　　Ｊ、　　Ｆｒａｒｙ及びＰ、Ｓｅｅｓｅ共著、セ
ミコンダクタ・インターナショナル。
１９８１年１２月、７０−８９頁の文献に記載されてい
る。
従来の集積回路製造技術に於いては、エツヂング技術を
使用し゛Ｃ集積回路構成体の表面上に所望の物質からな
るパターンを形成している。この様な方法は種々の欠点
を有しており、その適用が制限され、特に極めて小さな
領域を有する集積回路構成体の製造に於いては然りであ
る。例えば、付着された物質のエツチングによる完全な
除去を確保覆る為に、パターンを常に多少とも過剰にエ
ツチングせねばならず、その結果特定の線間隔に対し線
幅が減少されることとなる。この様な問題点はプラズマ
乃至は反応性イオンエツヂングを使用ツることによって
緩和することが可能ではあるが、これらの方法に於いて
は、更に別の解決すべき問題どして化学汚染問題を発生
する。
リフトオフ方法を使用することによってこれらの欠点の
多くを解消することが可能である。例えば、リフトオフ
方法によれば、集積回路構成体それ自身がプラズマ乃至
は反応性イオンエツブーングに露呈されることがないの
Ｃ１活性デバイスに対する放射線＠傷を極力回避するこ
とが可能となる。
更に、リフトオフ方法は集積回路の製造に於い゛Ｃ通常
使用される多くの物質をパターン形成する為の広範囲の
温度範囲に亘って使用することが可能なものである。
リガ型的にはポリイミドであるリフ１〜オノ物質は、リ
フ１〜オノ物質それ自身の正確なパターン形成を行なう
ことを可能とする為にその下側に存在づ−る集積回路へ
強固に付着されるものでな（）ればならず、従って処理
工程のＲ終段階に於いて集積回路の表面からり７１〜オ
フ物質を完全に除去することが困難であることが多い。
この様な困難性は、リフ１〜オノ物質を集積回路の表面
へ付着さける為に接着剤を使用する場合及びポリイミド
それ自身が略不溶解性である場合には更に助長される。
この様にす７１〜オフ物質が完全に除去されない場合に
は、短絡回路が形成されたり、又は集積回路構成体の表
面を爾後の処理工程から部分的に隠蔽づることにより歩
留りが低下することとなる。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消した改良型リフトオフ方
法を提供することを目的とする。
本発明の１態様によれば、半導体構成体へ付着している
ポリイミド領域を除去する方法を提供するものであって
、半導体構成体及びポリイミド領域を４５０℃乃至４９
０℃の間の温度へ加熱し、前記構成体を塩化メチレン又
はエチレンジアミン／ヒドラジンの一方の溶液内に浸漬
し、且つ前記溶液及び半導体構成体を超音波処理するこ
とを特徴とするものである。
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。第１図はシリコンウェハ１０
と、ポリイミド層１２と、二酸化シリコン層１４ど、ホ
トレジスト層１５とを有する集積回路構成体の断面を示
している。基板乃至はウェハ１０は、典型的には、部分
的に完成された集積回路構成体であって、能動電子コン
ボーネン１−を有すると共に受動電子コンボーネン１〜
を有しており、且つ電気的導電性物質からなる層及びそ
の他の所望領域を有しＣいる。明らかな如く、基板１０
の特定的な特性は本発明にとって重要なものではなく、
本発明の方法に於いて使用覆る事が可能な構成体を提供
するに過ぎないものである。
好適実施例に於いては、基板１０はシリコン基板を有し
ている。先ず、この基板を５乃至６ブノメータの厚さの
接着促進剤でコーティングする。
この様な接着促進剤どしては、例えば、ＰｅｔｒａｒＣ
ｈシステムズによって製造されているｌ−Ｉ　Ｍ　Ｄ　
Ｓや又はＤｕＰｏｎｔによって製造されているｖｖ−６
５１等がある。スピニング操作する事によってこれらの
接着促進剤の何れかを付与する。そうすることにより、
ｉｌ！ｉ後に付着させる層と基板１０の表面１１との間
の付着乃至は接着特性を改善覆ることが可能となる。適
宜のポリイミド物質１２を　１．５乃至４　、０　ｐｍ
の厚さへスピニング操作覆ることによって付着さゼる。
好適実施例に於いては、この場合に使用づるポリイミド
物質１２は、Ｄｕｐｏｎｔ製（７）　Ｄ　Ｉ　−２５５
５又ハチハカイキー製（７）ＸＶ−２１８−トＩＰを有
するものである。スピニング操作によってポリイミドを
ウニ′ハ上へ付与した後に、該物質を空気中においてゆ
っくりと３００℃の温度へ加熱し且つ３０分間略その温
度状態を維持することによって養生させる。
次いで、真空蒸着又はプラズマを使用した化学蒸着の何
れかを使用することによってポリイミド１２の上表面上
へ約１，３００人の厚さに二酸化シリコン１４を付着形
成させる。二酸化シリコン１４の厚さは後述する特定の
プラズマエツチング工程によって決定されるものではあ
るが、０．１乃至０．３ｐｍの間の厚さとすることが適
切であるということが判明した。
二酸化シリコン１４の上表面上にポジティブのホ１−レ
ジスト層を従来技術を使用して０．５乃至１．０μｍの
厚さに付着形成させる。次いで、ホＩ・レジメ］−１５
を約６分間９０℃の温度へ焼成する事によって養生さセ
る。好適実施例に於いては、ホｈＬｚシスト１５はＳｔ
＋１ｐｌｅｙカンパニー、インコーホレイテッドによっ
て製造されているＡＺ　−１４５０Ｊであり、約０　、
５　ｐｍの厚さとする。
次いで、従来の集ｆ＾回路製造装置、例えば、〜１ａ！
１１ステッパを使用してホトレジスＩ−１５を露出させ
る。ホ１−レジストを現像し■つ　１３５°Ｃの温度で
３０分間堅焼りる。周知のプラズマ乃至は反応性イオン
エッヂ〕ノグ装岡を使用して、ホトレジストを除去した
箇所に＋３いて二酸化シリコン１４をエツチング除去す
る。好適実施例に於いては、この工程をＣＦ４プラズマ
を使用して行なう。次いで、酸素プラズマを使用してポ
リイミドを１ツチンクし７、その結果前られる構成体を
３０秒間塩酸内に浸漬して残留物を除去づ−る。本発明
方法の段重に於ける構成体の構造を第２図に示しである
。
次いで、第３図に示し・た如く、所望の物質１８を構成
体の全面に口って付着形成させる。典型的には、この物
質１８は、下側に存在づる基板１０の種々の領域間の接
続体を形成する為に使用される電気的導電性物質である
。この付着工程の７１）］間中、構成体を　３４０℃前
後の温度とさせることが可能である。第３図に示１ノだ
如く、金属１８は基板１０の上のみならず二酸化シリコ
ン１４の上にも付着される。この金属は任意の所望の厚
さとすることが可能であるが、構成体の表面全体に亘っ
て連続的なコーティングを形成することがなく、図示し
た様に間口を部分的にのみ充填する様な十分に薄い厚さ
のものとすることが必要である。勿論、金属１８の厚さ
を厚くしたい場合には、ポリーｒミド１２を厚く付着形
成すれば良い。通常、ポリイミド１２は所望の金属１８
の厚さＪ：りも２５％以上大きな厚さに形成される。第
３図に示した様に金属を形成する為には、金属はウェハ
１０の上表面１１に対して略垂直に付着させることが必
要である。この様にして、ポリイミド１２上の金属１８
と基板１０上の金属１８からなる梗々の領域が不連続的
に形成される。
次いで、本構成体を約１時間乾燥窒素内において４５０
℃−４９０℃の温度へ加熱さゼる。この加熱処理は、接
着剤層の分子間に存在づるポリマー結合及び接着剤層と
ポリイミド物質との間の結合を破壊する為のものである
。注意すべきことであるが、結合破壊工程と干Ｐｊ５−
ｎ−ることなしに部分的に水素を含有させることが可能
であり、１つ、部分的に水素を含有さけた場合には、付
着させた金属の］ンタク１〜苓構成するＰ！後の通常の
処理１稈【こ於りる４５０乃￥４９０℃の温度において
水素アニールを起こさせることが可能となる。
次いで、ボ１ルｒミド１２と、二酸化シリコン１４ど、
二酸化シリコン１４の土に付着されて（Ｘる不要の金属
１８とからなるリフ１〜オフ構成体を除去づる。この場
合（こ、以下に記載する２つの方法の何れかを使用して
達成することが可能である。
第１の方法に於いては、本（ｂ成体を約３０分間湿潤剤
を有する沸騰熱温水内に浸漬させる。次いＣ１該構成体
を１０分間塩１ヒメチレン内で超音波洗浄させる。この
様な沸騰処理及び超音波処理のり一イクルを必要な回数
だｔ］繰返し？ｊない、リフｈ　Ａフ物賀を除去する。
その結果１ｑられる構造を第４図に示しである。
＋１　Ｍ　Ｄ　Ｓを使用しＩ、：揚臼のリットＡノ物′
ｔ１を除去づる為の２番目の技４１７に於いては、本（
構成体を沸騰熱温水内に浸漬し、次いて容積率が６０対
４Ｏの割合で混合させた−１−チレンジアミンとヒドラ
ジン（６４％水）の混合物内に約３０℃の温度で浸漬さ
せる。この溶液を超音波攪拌させる。その結果、ポリイ
ミドは約３０秒乃至１０分間の間で完全に薄層化破壊す
るが、金属１８は少なくとも１５分間影響を受けずに残
存する。この場合に使用するエヂレンジアミンは米国ウ
ィスコンシン州ミルウＡ−キーのＡ　Ｉｄｒｉｃｈ会社
から入手することが可能であり、ヒドラジンは米国オハ
イオ州ノアウッドにあるＭ　ａｔｂｅｓｏｎ　　Ｃｏｌ
ｅｍａｎ　　ａｎｄ　　Ｂ　ｅｌｌから入手することが
可能である。接着剤としてＨＭＤＳの代りにＶ　Ｍ　−
６５１を使用した場合には、リフ１−オフ物質を除去す
る為には溶液を３０分間７０℃の温度へ加熱させること
が必要である。
以上、本発明の具体的構成について詳細に説明したが、
本発明はこれら具体例にのみ限定されるべきものではな
く、本発明の技術的範囲を逸脱することなしに種々の変
形が可能Ｃあることは勿論である。
【図面の簡単な説明】
第１図はパターニングを行なう前の集積回路構成体を示
した断面図、第２図はパターニングを行なった後の状態
を示した断面図、第３図は所望の金属接続体を形成した
後の状態を示した断面図、第４図はリフトオフ物質の接
着結合破壊処理を行なった後の状態を示した断面図、で
ある。 （符号の説明） １０：　シリコンウェハ（基板） １２：　ポリイミド層 １４：　二酸化シリコン層 １５：　ホトレジスト層 １８：　金属 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメン１〜 コーポレーション 同　　　　　　　　　小　　　　橋　　　　正　　　　
明手続補正書 昭和５８年　９月１０日 特許庁長官　　若　杉　和　夫　　殿 １、事１１の表示　　　昭和５８年　特　許　願　第　
１３９５２５　　号２、発明の名称　　　半導体構成体
上のリフトオフ領域の接着結合破壊方法 ３、補正をづる者 事件との関係　　　特許出願人 コーポレーション ４８代理人 ５、補正命令の日付　　　自　　発 ６、補正により増加する発明の数　　　な　　し７、補
正の対象　　　　　図　　面 ８、補正の内容　　　　　別紙の通り １３５−

Claims (1)

  1. 【特許請求の範囲】 １、半導体構成体へ付着されているポリイミド領域を除
    去する方法に於いて、前記構成体及び前記ポリイミド領
    域を４５０℃乃至４９０℃へ加熱し、前記構成体を塩化
    メチレン又はエチレンジアミン／ヒドラジンの何れか一
    方の溶液内に浸漬し、前記溶液及び前記半導体構成体を
    超音波処理することを特徴とする方法。 ２、上記第１項に於いて、前記加熱工程が乾燥窒素内に
    於いて加熱することを特徴とする方法。 ３、上記第２項に於いて、前記加熱工程が約１時間加熱
    づる工程であることを特徴とする方法。 ４、上記第１項乃至第３項の内の何れか１項に於いて、
    前記構成体を浸漬する工程の前に前記構成体を水中で沸
    騰させることを特徴とする方法。 ５、上記第４項に於いて、前記水が湿潤剤を有すること
    を特徴とづる方法。 ６、上記第１項乃至第５項の内の何れか１項に於いて、
    前記エチレンジアミン／ヒドラジン溶液が約４０％容積
    のヒドラジンを有することを特徴とする方法。 ７、上記第１項乃至第６項の内の何れか１項に於いて、
    前記加熱工程が水素を含有する気体中に於いて加熱する
    ことを特徴とする方法。
JP58139525A 1982-08-02 1983-08-01 リフトオフ方法 Granted JPS5944830A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US404108 1982-08-02
US06/404,108 US4428796A (en) 1982-08-02 1982-08-02 Adhesion bond-breaking of lift-off regions on semiconductor structures

Publications (2)

Publication Number Publication Date
JPS5944830A true JPS5944830A (ja) 1984-03-13
JPH0345895B2 JPH0345895B2 (ja) 1991-07-12

Family

ID=23598195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58139525A Granted JPS5944830A (ja) 1982-08-02 1983-08-01 リフトオフ方法

Country Status (5)

Country Link
US (1) US4428796A (ja)
EP (1) EP0102281B1 (ja)
JP (1) JPS5944830A (ja)
CA (1) CA1192480A (ja)
DE (1) DE3379133D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170925A (ja) * 1986-08-27 1988-07-14 Hitachi Ltd 基板上に配線を形成する方法およびリフトオフ膜

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4456675A (en) * 1983-07-26 1984-06-26 International Business Machines Corporation Dry process for forming metal patterns wherein metal is deposited on a depolymerizable polymer and selectively removed
US4539222A (en) * 1983-11-30 1985-09-03 International Business Machines Corporation Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed
DE3604368A1 (de) * 1985-02-13 1986-08-14 Sharp K.K., Osaka Verfahren zur herstellung eines duennfilm-transistors
JPS61242044A (ja) * 1985-04-19 1986-10-28 Matsushita Electronics Corp 半導体装置の製造方法
US4853669A (en) * 1985-04-26 1989-08-01 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
US4744863A (en) * 1985-04-26 1988-05-17 Wisconsin Alumni Research Foundation Sealed cavity semiconductor pressure transducers and method of producing the same
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US4715109A (en) * 1985-06-12 1987-12-29 Texas Instruments Incorporated Method of forming a high density vertical stud titanium silicide for reachup contact applications
JPH0626201B2 (ja) * 1987-10-15 1994-04-06 富士通株式会社 半導体装置の製造方法
EP0511691A3 (en) * 1988-07-13 1993-03-03 International Business Machines Corporation Wet etching of cured polyimide
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
US6989228B2 (en) 1989-02-27 2006-01-24 Hitachi, Ltd Method and apparatus for processing samples
US5868854A (en) * 1989-02-27 1999-02-09 Hitachi, Ltd. Method and apparatus for processing samples
US5232872A (en) * 1989-05-09 1993-08-03 Fujitsu Limited Method for manufacturing semiconductor device
US5006488A (en) * 1989-10-06 1991-04-09 International Business Machines Corporation High temperature lift-off process
US5059500A (en) * 1990-10-10 1991-10-22 Polaroid Corporation Process for forming a color filter
US5140396A (en) * 1990-10-10 1992-08-18 Polaroid Corporation Filter and solid state imager incorporating this filter
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
US5244538A (en) * 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
US5350487A (en) * 1993-05-03 1994-09-27 Ameen Thomas J Method of etching polyimide
US5925260A (en) * 1997-01-02 1999-07-20 Micron Technology, Inc. Removal of polyimide from dies and wafers
DE19717363C2 (de) * 1997-04-24 2001-09-06 Siemens Ag Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
US6656313B2 (en) * 2001-06-11 2003-12-02 International Business Machines Corporation Structure and method for improved adhesion between two polymer films
US20060108322A1 (en) * 2004-11-19 2006-05-25 Wei Wu Lift-off material

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127464A (ja) * 1974-08-23 1976-03-08 Hitachi Ltd Horiimidokeijushimakuno sentakutekietsuchinguhoho
JPS5874041A (ja) * 1981-10-29 1983-05-04 Hitachi Chem Co Ltd ポリイミド系樹脂用エツチング液

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988256A (en) * 1974-04-03 1976-10-26 Allied Chemical Corporation Photoresist stripper rinse
US4218283A (en) * 1974-08-23 1980-08-19 Hitachi, Ltd. Method for fabricating semiconductor device and etchant for polymer resin
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
JPS5621332A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
US4451971A (en) * 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127464A (ja) * 1974-08-23 1976-03-08 Hitachi Ltd Horiimidokeijushimakuno sentakutekietsuchinguhoho
JPS5874041A (ja) * 1981-10-29 1983-05-04 Hitachi Chem Co Ltd ポリイミド系樹脂用エツチング液

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170925A (ja) * 1986-08-27 1988-07-14 Hitachi Ltd 基板上に配線を形成する方法およびリフトオフ膜

Also Published As

Publication number Publication date
DE3379133D1 (en) 1989-03-09
CA1192480A (en) 1985-08-27
EP0102281A3 (en) 1986-03-26
EP0102281B1 (en) 1989-02-01
EP0102281A2 (en) 1984-03-07
US4428796A (en) 1984-01-31
JPH0345895B2 (ja) 1991-07-12

Similar Documents

Publication Publication Date Title
JPS5944830A (ja) リフトオフ方法
EP0200082B1 (en) Barrierless high-temperature lift-off process for forming a patterned interconnection layer
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
JP3135930B2 (ja) 薄膜電気装置
JPS5944824A (ja) 自己整合型コンタクトを形成するリフトオフ方法
JP3096061B2 (ja) フリップチップ実装のためのマイクロバンプの製造方法
TWI374697B (en) Process for producing wiring circuit board
JPS59117115A (ja) 半導体装置の製造方法
JP2004363555A (ja) フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法
JP2000124091A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
TWI306367B (en) Flexible wiring substrate and manufacturing method of the same
JPS6251242A (ja) 多層配線の製造方法
JPH0479209A (ja) Ｓｏｉ基板の製造方法
CN112259677B (zh) 一种具有图案的薄膜键合体、制备方法及电子器件
CN116288160A (zh) 增加石英晶体表面与光刻胶附着力的方法
JP2000174127A (ja) 半導体装置の製造方法
JPH07283544A (ja) 配線構造体とその製造法
JPH04146624A (ja) 半導体装置の電極の製造方法
JPH03155630A (ja) 半導体装置の製造方法
JPH01302823A (ja) 半導体基板の平坦化方法
JPS59178732A (ja) 半導体装置の製造方法
JPS63185036A (ja) バンプ付きフイルムキヤリアの製造方法
JPS60123026A (ja) 半導体装置の製造方法
JPS59181557A (ja) 微細パタ−ンの形成方法
JPH09213700A (ja) バンプ電極の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees