KR20010071002A - 측벽층을 갖춘 집적 회로의 상호 연결 라인 - Google Patents

측벽층을 갖춘 집적 회로의 상호 연결 라인 Download PDF

Info

Publication number
KR20010071002A
KR20010071002A KR1020017000866A KR20017000866A KR20010071002A KR 20010071002 A KR20010071002 A KR 20010071002A KR 1020017000866 A KR1020017000866 A KR 1020017000866A KR 20017000866 A KR20017000866 A KR 20017000866A KR 20010071002 A KR20010071002 A KR 20010071002A
Authority
KR
South Korea
Prior art keywords
copper
layer
line
barrier layer
sidewall
Prior art date
Application number
KR1020017000866A
Other languages
English (en)
Inventor
메울 비. 나이크
수케츄 에이. 파리크
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010071002A publication Critical patent/KR20010071002A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치와 같은 IC 구조에 있어서, 구리 확산 장벽층 내에 덮힌 구리 라인을 제공한다. 구리 라인(310)은 통상적인 구리 확산 장벽층의 상부(316) 및 바닥(318)을 가지며 구리 확산 장벽 재료를 포함하는 새로운 측벽층(324, 326)을 갖는다. 본 발명은 또한 라인 에칭 패턴화와 바이어 플러그와 같은 하부 접촉 소자 사이의 오정렬을 부부적으로 또는 완전히 보상하는 반도체 장치에 이용되는 도전성 상호 연결 라인을 제공한다. 오정렬 허용 라인(430)은 측벽이 오정렬에 의해 야기되는 갭(431)의 폭과 동일하거나 초과하는 두께를 가지는 라인 상에 새로운 측벽(438, 440)을 제조함으로써 형성된다. 오정렬 허용 라인은 오정렬 갭을 보상하여 접촉 소자에서 트렌치의 에칭을 방지한다. 트렌치의 형성은 측벽이 오정렬 갭의 폭보다 얇을 때 방지되기보다는 감소된다. 본 발명의 부가적인 실시예에서, 제조 시스템(510)이 본 발명에 따른 구조를 제조하도록 제공된다. 이러한 시스템은 복수의 제조 스테이션(520, 522, 524, 526 및 528)과 상호 작용하도록 조절되는 제어기(500)를 포함한다.

Description

측벽층을 갖춘 집적 회로의 상호 연결 라인 {INTEGRATED CIRCUIT INTERCONNECT LINES HAVING SIDEWALL LAYERS}
IC(집적 회로)와 같은 반도체 장치는 일반적으로 반도체 재료의 단일체 상에 통합적으로 제조된 트랜지스터, 다이오드 및 저항과 같은 전자 회로 소자를 갖는다. 다양한 회로 소자는 도전성 연결 부재를 통해 연결되어 수 백만 개의 개개 회로 소자를 포함할 수 있는 완전한 회로를 형성한다. 반도체 재료와 처리 기술의 발전은 IC의 전체 크기를 감소시키고 회로 소자의 수를 증가시킨다. 부가적인 소형화가 개선된 IC의 성능과 비용 감소를 위해 절실히 요구된다. 상호 연결 소자는 IC의 다양한 전자 소자 사이에 전기적 상호 연결을 제공하여 이러한 소자와 IC를 다른 회로에 연결하는 핀과 같은 장치의 외측 접촉 소자 사이에 연결부를 형성한다. 일반적으로, 상호 연결 라인은 전자 회로 소자 사이에 수평 연결부를 형성하며 도전체로 채워진 바이어스는 전자 회로 소자 사이에 수직 연결부를 형성하여 층간 연결부를 이룬다.
재료와 상호 연결 라인의 치수는 현재 및 장래의 초소형화 IC 장치의 성능과 비용의 측면에서 매우 중요하다. 일반적으로, 알루미늄, 알루미늄/구리 합금(즉, 알루미늄을 주로 함유하는 합금) 및 텅스텐과 같은 저저항성 금속은 상호 연결 라인 재료로서 광범위하게 이용되고 있다. 이러한 재료와 비교하여, 구리 및 구리 합금(즉, 주로 구리를 함유하는 합금)은 더 낮은 저항을 가지며 상호 연결 라인으로 더 바람직한 재료이다. 그러나 구리는 라인으로부터 장치 내로 확산하여 고장 또는 결함을 야기한다고 공지되었다.
구리 또는 구리 합금으로 된 상호 연결 라인의 통상적인 제조 기술이 도 1a 내지 도 1g에 도시된다. 도 1a에 도시된 것처럼, 라인(110, 112)과 같은 하나 이상의 상호 연결 라인이 반도체 기판(114)의 갭충만 절연체(115) 내에 형성된다. 도 1a의 하나 이상의 바이어 구멍(120, 122)이 절연층(116) 내에 형성된다. 바이어 구멍(120, 122)의 바닥(124, 126)은 각각의 상호 연결 소자(110, 112)의 상부면을 노출시킨다. 도 1a에 도시된 것처럼, 상호 연결 소자(110, 112)는 반도체 기판(114)과 각각의 바이어 구멍(120, 122) 사이에 삽입된다. 선택적으로, 바이어 구멍(120, 122)은 반도체 재료 또는 다른 전자 소자와 같은 반도체 기판과 직접 접촉될 수 있다. 도 1a 내지 도 1g에 도시된 것처럼, 절연체(115)는 상호 연결 소자(110, 112) 사이에 증착된다. 선택적으로, 절연체(115)는 상호 연결 소자(110, 112) 상에 증착될 수 있는데 이 경우 바이어 구멍은 상호 연결 소자의 표면을 노출시키기 위해 절연체(115)를 통해서 형성될 필요가 있다. 또한, 절연체(115, 116)는 동일한 재료를 포함한다.
구리의 확산을 방해하는 구리 장벽층(130)이 바이어 구멍(120, 122)의 내측면과 도 1b에서처럼, 절연층(116)의 노출면 상에 증착된다. 층(130)은 부착 촉진제로서 작용할 수 있다. 도 1c에 도시된 것처럼, 구리 또는 구리 합금의 바이어 플러그(132, 134)는 각각 정렬된 바이어 구멍(120, 122) 내에 형성된다. 구리 또는 구리 합금층(136)은 바이어 플러그(132, 134)와 절연층(116)의 표면 상으로 연장하는 층(130) 상에 증착된다. 구리 라인(138, 140)(도 1d)은 층(136) 상에 포토 마스크, 하드 마스크(142) 또는 포토와 하드 마스크의 조합을 위치시킴으로써 패턴화된다. 이것은 구리 라인(138, 140) 사이의 소정의 금속을 완전히 제거하기 위해 층(136, 130)의 이방성 에칭에 의해 수행된다. 도 1e에 도시된 것처럼, 마스크(142)는 제거되고 유전층(144)이 라인(138, 140)과 층(116)의 노출면 상에 증착된다. 각각의 라인의 바닥면에서 라인(138, 140)이 구리 확산 장벽층에 제공된다(즉, 라인의 면이 반도체 기판에 대해 직면함). 라인(138, 140)의 면(145)과 측면(146, 147)이 유전층(144)과 직접 접촉하여, 구리가 층(144) 내로 확산하게 하고 그 후에 장치의 다른 부재로 확산하게 한다.
선택적인 통상의 공정(도시 않음)은 과잉 구리의 제거가 수반되는 구리 플러그 충만과 관계되어 구리는 바이어 내에만 존재한다. 이것은 장벽 재료의 층, 구리 또는 구리 합금 및 장벽층의 연속적인 증착에 의해 수행된다. 적층된 층은 에칭되어 상부 및 바닥 장벽층을 갖는 구리 또는 구리 합금 라인을 형성한다. 이러한 기술은 측면 장벽층을 제공하지는 않는다.
구리 또는 구리 합금 라인을 제조하는 통상의 부가적이고 선택적인 공정이도 1c의 구조와 유사한 구조를 도시하지만 구리 또는 구리 합금층(152) 상에 증착된 구리 장벽 재료로 구성되는 부가적인 상부면(150)을 갖는 도 1f에 도시된다. 도 1f에 도시된 구조의 층(154)은 도 1c의 장벽층(130)과 유사한 구리 장벽층이다. 구리 라인(156, 158)(도 1g)은 도 1g에 도시된 구조가 구리층(152)과 구리 장벽층(154)의 이방성 에칭에 부가하여 상부 구리 장벽층(150)의 이방성 에칭을 요구한다는 것을 제외하고는 도 1d에 도시된 공정에 유사한 이방성 에칭에 의해 제조된다. 도 1g에 도시된 것처럼, 상부 구리 장벽층(150)은 라인(156, 158)의 상부면을 통한 구리의 확산을 방지하지만 이러한 구조가 라인(156, 158)의 측면을 통한 구리의 확산을 방지하는 것은 아니다.
상호 연결 라인과 바이어 플러그와 같은 하부(underlying) 접점 사이의 정렬과 관계되는 IC 제조 기술은 IC 성능에 있어서 매우 중요하다. 라인과 하부 점점 사이의 상대적으로 미소한 오정렬은 접점에 트렌치의 형성을 야기할 수 있으며, 감소된 IC 수율과 감소된 신뢰도를 나타낸다. 도 1a 내지 도 1g에 도시된 것처럼, 바이어스 상에 라인을 형성하는 통상적으로 사용되는 구리 또는 구리 합금의 제조 기술은 알루미늄/구리 또는 텅스텐과 같은 다른 금속으로 구성된 연결 라인의 생성에 이용될 수 있다. 이러한 금속은 일반적으로 구조 내부로의 금속의 확산을 방지하는 확산 장벽층을 필요로 하지 않지만 유전체 재료로부터 알루미늄, 알루미늄/구리 또는 텅스텐 내부로의 예를 들어 플루오르로 제조된 기판의 확산을 방지하는 확산 장벽층을 필요로 한다. 또한, 알루미늄/구리 또는 텅스텐과 같은 금속은 부착 촉진층을 필요로 한다.
금속 라인을 제조하기 위해, 도 2a에 도시된 것처럼 금속층 상에 에칭 마스크를 제공함으로써 라인을 패턴화하는 것이 필요하다. 도 1a에서 도시된 것과 같은 IC 구조는 금속층(212)이 증착되는 부착 촉진 또는 장벽층(210)에 제공된다. 당업자에게 공지된 방법과 재료를 이용하여, 포토레지스트 또는 하드 마스크 또는 포토레지스트 및 하드 마스크의 조합과 같은 마스크가 이러한 층을 감(subtractively) 에칭하기 위해 금속층(212) 상에 준비되어 상호 연결 라인이 바이어 플러그(218, 220) 상에 형성된다. 이상적으로, 마스크는 마스크 부재(214)가 바이어 플러그(218)와 양호하게 정렬된 도 2a에 도시된 것처럼, 하부 바이어 플러그와 양호하게 정렬되어야 한다. 그러나, 실제적인 제조 조건 하에서 양호한 정렬을 신뢰할 수 있게 달성하는 것은 어려우며, 바이어 플러그(220)와 오정렬된 마스크 부재(216, 도 2a)와 같은, 마스크 오정렬은 특히 초소형화 IC 장치에서 때때로 발생한다. 이방성 에칭은 도 2b에 도시된 것처럼 라인(222, 224)을 형성하는데 사용된다. 절연층(226)은 일반적으로 에칭 스톱으로서 이용된다. 도 2b에 도시된 것처럼, 통상의 이방성 에칭은, 에칭 마스크와 하부 바이어 플러그 사이의 오정렬 때문에, 바이어 플러그(220) 내에 트렌치(228)를 형성할 수 있다.
따라서, IC 상호 연결 라인에 있어서, 구리 및 구리 합금과 같은 저저항성 재료를 이용하여 개선된 방법 및 재료가 필요하다. 부가적으로, 상호 연결 라인 에칭 마스크와 하부 접점 또는 바이어 플러그 사이의 오정렬 때문에 접점 또는 바이어 플러그에 형성되는 트렌치를 상당히 감소시키거나 극복하는 IC 제조 기술이 필요하다.
본 발명은 확산 방지 측벽을 갖는 반도체 장치의 상호 연결 라인의 제조와 패턴화된 라인과 하부 접촉부 사이의 오정렬을 보상하는 측벽을 갖는 반도체 장치의 상호 연결 라인의 제조에 관한 것이다.
본 발명의 상세한 설명이 첨부 도면과 함께 설명될 것이다.
도 1a 내지 도 1g는 선행 기술의 IC 구조를 연속적인 단계로 도시한 개략적인 측단면도이며,
도 2a 및 도 2b는 선행 기술의 IC 구조를 연속적인 단계로 도시한 개략적인 측단면도이며,
도 3a 내지 도 3d는 본 발명에 따른 IC 구조의 실시예를 연속적인 단계로 도시한 개략적인 측단면도이며,
도 4a 내지 도 4e는 본 발명에 따른 IC 구조의 또다른 실시예를 연속적인 단계로 도시한 개략적인 측단면도이며,
도 4f 내지 도 4g는 본 발명에 따른 IC 구조의 실시예를 연속적인 단계로 도시한 개략적인 측단면도이며,
도 5는 도 3a 내지 도 3d의 구조를 제조하는 제조 시스템을 도시한 블록 선도이며,
도 6은 도 4a 내지 도 4g의 구조를 제조하는 제조 시스템을 도시한 블록 선도이다.
본 발명은 상술된 선행 기술의 문제점을 극복하는 새로운 방법과 새로운 장치를 제공한다.
본 발명에 따른 한 실시예에서, 구리 장벽층 내에 덮힌 구리를 함유하는 상호 연결 라인이 형성된다. 이러한 장벽층은 장치 내로 구리의 확산을 방지하며 및/또는 플루오르, 물, HF 또는 염산과 같은 구리 라인을 침식할 유전체의 물질을 방지한다. WN과 같은 장벽의 재료는 모든 작용을 제공할 수 있다. 본 발명의 실시예에 따라, 통상의 상부 및 바닥 구리 확산 장벽층을 포함하는 구리 라인은 반도체 기판과 같은 기판 상에 형성된다. 새로운 구리 확산 장벽층은 상부 및 바닥 구리 확산 장벽층을 갖는 구리 라인의 측면 상에 형성된다. 이방성 에칭은 금속 라인 사이의 절연체로부터 장벽층 재료를 제거하도록 이용되고 상부 구리 확산 장벽층으로부터 부분적으로 또는 완전히 제거하도록 이용되어 새로운 구리 확산 장벽의 측벽을 형성한다. 본 발명의 구리 라인은 바이어 플러그와 같은 하나 이상의 접점 소자 상에 형성될 수 있다. 바람직하게 4.2보다 작은 유전 상수를 갖는 유전체 갭충만 재료는 새로운 측벽을 갖는 구리 라인 상에 형성될 수 있다. 본 발명에 따른 선택적인 실시예에서, 구리 확산 장벽층이 구리 라인의 측면에 가해지고 상부 구리 확산 장벽층 상의 적절한 위치에 하드 마스크를 유지한다.
본 발명의 또다른 실시예에서, 라인 에칭 마스크와 하부 접점 사이의 오정렬을 보상하는 새로운 측벽을 갖는 오정렬 허용 도전성 라인이 형성된다. 금속층과 같은 도전층은 통상의 기술을 이용하여 반도체 기판과 같은 기판의 유전층 상에 형성된 장벽층 상에 증착된다. 에칭 마스크가 금속층 상에 위치되어 마스크는 바이어 플러그와 같은 하나 이상의 하부 접점 소자 상에 라인을 패턴화한다. 금속층은 에칭 스톱으로서 라이너를 이용하여 에칭된다. 선택적으로, 일정 시간후(timed) 에칭이 수행되어 라이너 상에 소정의 금속을 남긴다. 측벽 재료를 구성하는 층은 라인의 측면 상에 증착된다. 이방성 에칭이 라이너와 라인 상부로부터 측벽 재료를 제거하도록 사용되어 라인 상에 측벽을 형성한다. 새로운 측벽은 마스크와 접점 소자 사이의 오정렬 갭과 동등하거나 초과하는 두께를 바람직하게 갖는다. 그러나, 본 발명은 본 발명에 따른 측벽이 선행 기술과 비교할 때 접점 소자 상의 감소된 에칭 침식을 초래하기 때문에 본 발명에 따른 측벽이 오정렬 갭보다 얇다면 작동될 수 있다. 후의 이방성 에칭이 장치의 절연층 상에 증착되는 라이너의 부분을 제거하도록 이용되어, 전기적으로 절연된 라인을 초래한다. 바람직하게 4.2보다 낮은 유전 상수를 갖는 유전 재료는 구조 상에 증착될 수 있다.
본 발명의 실시예에 부가하여, 제조 시스템이 본 발명의 IC 구조와 같은 제조된 구조를 형성하도록 제공된다. 이러한 시스템은 복수의 제조 스테이션과 상호 작용하도록 조절되는 컴퓨터와 같은 제어기를 포함한다. 각각의 이러한 제조 스테이션은 IC 구조를 제조하도록 이용되는 처리 단계를 수행한다. 작동 링크는 제어기와 제조 스테이션 사이를 연결한다. 컴퓨터 프로그램과 같은 데이타 구조는 제어기가 제조 스테이션에서 수행되는 처리 단계를 제어하도록 한다. 데이타 구조는 제거 가능한 전자 저장 매체에 제공될 수 있다.
본 발명과 본 발명에 따른 실시예를 설명하면서, 소정의 용어가 명확성을 위해 이용될 것이다. 이러한 용어는 인용된 실시예 뿐만 아니라 동일한 결과를 얻는 실질적으로 동일한 방식으로 실질적으로 동일한 작동을 수행하는 모든 동등물도 포함한다고 의도된다.
본 발명의 한 실시예에서, 구리 확산 방지층은 도 3a 내지 도 3d에서 개략적으로 예시된 IC 구조와 같은 구조에서, 구리 또는 구리 합금(즉, 주로 구리를 함유하는 합금) 라인의 측면 상에 새로운 측벽을 형성하도록 이용된다. 여기서 한정된 "IC 구조"라는 표현은 완전히 형성된 집적 회로와 부분적으로 형성된 집적 회로를 포함한다. 도 3a에 도시된 구조는 도 1g에 도시된 라인(156, 158)과 유사한 라인(310, 312)을 갖는 IC 구조를 도시한다. 라인(310, 312)은 구리, 구리 합금 또는 구리 및 구리 합금의 조합으로 구성되는 층(314), 및 각각 상부 및 바닥 구리 확산 장벽층(316, 318)을 포함한다. 이러한 라인은 구리 함유 샌드위치 라인을 형성한다. 상부 및 바닥 구리 장벽층(316, 318)의 적합한 재료로는 CVD 또는 PVD에 의한 TiN, WN, Ta, TaN 및 TaSiN을 포함한다. 라인(310, 312)은 각각 바이어 플러그(327, 328)와 같은 구리 또는 구리 합금 접점 소자 상에 제조된다. 선택적으로, 접점 소자는 예를 들어, 텅스텐 또는 알루미늄/구리로 구성될 수 있다. 도 3a 내지 도 3d에 도시된 본 발명에 따른 구조의 다양한 층은 당업자에게 공지된 소정의 방법에 의해 증착된다. 적합한 구리 증착 기술로는 화학 증착, 물리 증착, 고압 스퍼터링 환류, 전해 도금 및 비전해 도금을 갖는 물리 증착을 포함한다. 적합한 구리의 에칭 화학물의 예로는 CCl2F2, Cl2및 SiCl4와 같은 에칭 재료를 함유하는 통상의 염소를 포함한다.
본 발명에 따른 구리 확산 장벽 재료를 포함하는 층(320, 도 3a)은 라인(310, 312)의 노출된 상부 및 측면과 유전층(322)의 노출면 상에 증착된다.적합한 구리 장벽 재료로는 CVD 또는 PVD에 의한 TiN, WN, Ta 및 TaN과 같은 도전체를 포함한다. 적합한 구리 장벽 재료로는 CVD 또는 플라즈마 향상 화학 증착(PECVD)에 의한 규소 질화물, SiONx, SiC, 비정질 탄소 및 스핀-온(spin-on) 재료, 예를 들어, 이중 비닐 실록산 벤조시클로부탄(divinyl siloxane benzocyclobutane)과 같은 절연체를 포함한다. 구리 장벽층(320)이 도전성 재료를 포함한다면, 라인(310, 312) 사이의 단락을 방지하기 위해 절연면을 가로질러 라인(310, 312)을 연결하는 층(320)의 재료를 제거하는 것이 필요하다. 층(320)에 이용되는 SixNyHz, SiOxNy또는 SiC와 같은 절연 재료를 이용하는 것은 상대적으로 높은 유전 상수를 갖는 이러한 재료의 이용으로부터 기인된 누화(cross-talk) 또는 증가된 전기용량을 감소시키기 위해, 라인(310, 312) 사이의 절연층(322) 상에 증착된 층의 재료의 제거를 요구할 수도 있다. 선택적인 장벽층 기술(도시 않음)로는 장벽층의 플라즈마 또는 열 처리를 포함하며, 장벽층, 예를 들어, 텅스텐을 구리 라인의 측면 상에만 선택적으로 증착하여 구리 라인의 측면의 열 또는 플라즈마 처리에 의해 장벽층을 형성한다. 바람직하게, 유전체 층(322)의 재료는 4.2보다 작은 유전 상수를 갖는다. 유전층(322)으로 적합한 재료로는, 당업자에게 공지된, 플루오르 첨가 및 플루오르 미첨가 폴리(아릴렌)에스테르[얼라이드 시그널(Allied Signal)사로부터 제조되어 이용되고 있는 플레어(FLARE) 1.0 및 2.0으로 상업적으로 공지됨], 폴리(아릴렌)에스테르[슈머쳐(Schumacher)사로부터 제조되어 이용되고 있는 PAE 2-3으로 상업적으로 공지됨], 이중 비닐 실록산 벤조시클로부탄(DVSBCB)또는 유사한 제품과 같은 SiO2, F-SiO2, 스핀-온 유전체를 포함한다.
도 3b에 도시된 것처럼, 도전성 또는 유전성 장벽층(320) 부분은, 층(320)의 측벽 부분(324, 326)을 제거함이 없이, 이방성(anisotropic) 에칭을 통해 절연층(322)의 표면으로부터 제거된다. 절연층(322)은 에칭 스톱일 수 있다. 바람직하게, 이방성 에칭은 상부 구리 장벽층(316)을 덮는 층(320)의 부분을 제거하도록 이용된다. 그러나, 상부 구리 장벽층에 있는 소정의 잔류 층(320)의 재료는 부가적인 구리 확산 장벽을 제공하기 때문에, 구리 라인의 측면에 실질적으로 수직한 모든 면으로부터 층(320)을 완벽하게 제거할 필요는 없다. 본 발명의 공정은 상부 구리 장벽층(316)을 제거함이 없이 층(320)의 이방성 에칭을 요구한다. 바람직하게, 층(316, 320)은 층(320)을 선택적으로 에칭하는 비유사 에칭 특성을 갖는다. 선택적으로, 층(316, 320)이 증착될 수 있어서 층(316)은 금속 라인 사이의 층(320)을 완전히 제거하기 위해 층(320)보다 상당히 두꺼우며, 확산 장벽층의 상부에 제공하도록 라인 상에 충분한 재료를 남긴다. 후자의 기술은 층(316, 320)의 재료가 유사한 에칭 특성을 가질 때, 즉 재료가 특정 에칭 화학물로 실질적으로 유사한 속도에서 에칭될 때 이용될 수 있다.
본 발명의 선택적인 실시예(도시 않음)에서, 구리 장벽층이 구리 라인의 측면에 가해지며 상부 구리 확산 장벽층 상의 적당한 위치에 하드 마스크를 유지시킨다. 금속 라인 사이의 구리 장벽층은 상술된 이방성 에칭에 의해 실질적으로 제거된다.
도 3b에 도시된 것처럼, 구리 장벽층을 구성하는 새로운 측벽(324, 326)은 이러한 기술의 결과로서 생성된다. 라인(310, 312)의 구리 또는 구리 합금층(314)은 상부 구리 장벽층(316), 구리 장벽 측벽(324, 326), 바닥 구리 장벽층(318) 및 바이어 플러그(327, 328)에 의해 완전히 덮힌다. 구리 함유층(314)은 이러한 바이어 플러그와 접촉한다. 일반적으로, 바이어 플러그는 구리 층(314)과 동일한 조성을 가진다. 구리 장벽층(318)은 바이어 구멍 내에서 라이너를 형성한다. 도 3c는 하부 바이어 플러그 없이 유전층(322) 상에 직접 증착된 라인(310, 312)의 부분을 도시한다. 도 3c에 도시된 구조는 라인(310, 312)의 구리 함유층(314)이 상부 및 바닥 구리 장벽층(316, 318)과 새로운 장벽 측벽(324, 326)에 의해 완전히 덮힌다.
도 3b에 도시된 실시예는 구리 함유 바이어 플러그를 이용한다. 본 발명은 텅스텐 플러그(도시 않음)를 이용할 때 동등하게 작동될 수 있다. 텅스텐 플러그를 이용할 때 바이어 구멍을 라이닝하기 위해 구리 장벽층을 이용할 필요가 없다.
도 3a 내지 도 3c에 도시된 것처럼, 새로운 구리 장벽 측벽의 제조를 수행하면, 절연층(329)이 라인(310, 312)과 절연층(322)의 노출면 상에 증착될 수 있다.상부 및 바닥 구리 장벽층과 본 발명에 따른 새로운 구리 장벽 측벽에 의해 라인(310, 312) 내의 구리 함유층(314)의 완전한 밀폐는 절연층(329)과 구조의 소정 부분 내부로 구리의 확산을 방지한다.
본 발명의 또다른 실시예에서, 새로운 오정렬 허용 제조 기술은 도 4a 내지 도 4g에 도시된 IC 구조와 같은 구조에 도시된 것처럼, 플러그와 바이어 플러그를 덮는 금속 라인을 패턴화하는 감 에칭 마스크 사이의 오정렬이 있을 때 바이어 플러그 또는 다른 하부 접촉 소자 내에 트렌치의 형성을 방지하도록 이용된다. 도 4a에 도시된 구조는 바이어 구멍(412, 414)을 갖는 유전층(410)을 포함한다. 장벽 또는 부착 촉진층(416)을 구성하는 라이너는 층(410)의 표면 상에 증착되고 바이어 구멍(412, 414) 내에 증착된다. 금속층(418)은 층(416) 상에 증착되고 바이어 플러그(420, 422)를 형성하는 바이어 구멍 내부에 증착된다. 통상의 에칭 마스크 부재(424, 426)가 금속 라인을 패턴화하기 위해 금속층(418) 상에 제공된다. 도 4a에 도시된 것처럼, 마스크 부재(424)는 하부 바이어 플러그(420)와 양호하게 정렬되며, 마스크 부재(426)는 하부 바이어 플러그(422)와 오정렬된다. 적합한 마스크로는 포토레지스트와 하드 마스크를 포함한다.
금속층(418)은 통상의 감 에칭과 에칭 스톱으로서 장벽층(416)을 이용하여 에칭되어(도 4a), 마스크와 플러그(422) 같은 바이어 플러그 사이의 상당한 오정렬이 있는 바이어 플러그에서 재료의 초과 손실을 방지한다. 금속층(418)의 감 에칭은 도 4a에 도시된 것처럼 에칭된 금속 라인(428, 430)을 생성한다. 그러나, 본 발명에 따라 장벽층(416)의 상부면으로부터 모든 금속층(418)을 완전히 제거할 필요는 없다. 예를 들어 통상적인 일정 시간후 에칭을 이용한 불완전한 제거가 도 4b에 도시된 구조에 도시된다. 선행 기술은 라인 사이의 단락을 방지하도록 라인 사이의 모든 도전성 또는 장벽층의 재료의 완전한 제거를 요구한다. 이러한 완전한 제거는 도 2a와 도 2b에 도시된 것처럼, 오정렬이 있을 때 트렌치를 야기한다. 금속층(418)으로 적합한 재료로는 구리, 구리 합금, 알루미늄, 알루미늄/구리, 은, 은 합금 및 텅스텐을 포함한다. 층(416)으로 적합한 재료로는 층(416)이금속층(418)을 에칭하는 에칭 스톱이 되게하는 Ta, TaN, TaSiN, WN, W, Ti, TiN, Cr 및 TiW을 포함한다. 금속층(418)이 구리를 포함할 때, 하드 마스크는 하드 마스크를 패턴화하는데 이용되는 포토레지스트와 함께 이용된다. 레지스트는 하드 마스크 패턴닝이 금속 라인을 형성하는 이방성 에칭에 의해 전달된 후에 벗겨진다.
마스크(424, 426)는 당업자에게 공지된 통상의 기술을 이용하여 각각의 라인(428, 430)으로부터 제거된다. 유전체 재료 또는 금속으로 구성된 측벽층(432, 도 4c)은 라인(428, 430)의 측면과 층(416)의 노출면에 가해진다. 선택적으로, 측벽층(432)은 라인과 도 4b에 도시된 구조의 금속층(418)과 같은 소정의 잔류 금속 상에 증착된다. 측벽층(432)으로 적합한 재료로는, (1) 금속의 유전체로의 확산을 방지하는 장벽, (2) 유전체 재료로부터 금속 라인으로 확산하는 플루오르와 같은 물질의 금속 라인 상의 침식을 방지하는 장벽, (3) 라인과 후에 증착된 소정의 유전체 또는 갭충만 사이에 향상된 부착성을 제공하는 부착 촉진제 및 (4) 금속 산화를 방지하는 산화 방지제를 포함한다. 예를 들어, PVD 또는 CVD에 의한 WN층(432)은 구리의 유전체 상의 침식을 방지하고 플루오르의 구리 상의 침식을 방지하는 효과적인 장벽이다. 층(432)으로 적합한 재료로는 금속과 유전체 재료를 포함한다. 두 가지 이상의 재료의 혼합이 층(432)에 이용될 수 있다. 도 4a 내지 도 4g에 도시된 본 발명의 다양한 구조의 층이 당업자에게 공지된 소정의 방법에 의해 증착된다.
도 4d에 도시된 것처럼, 이방성 에칭은 라인(428, 430)의 상부 상의 층(432)의 부분을 제거하고 이들 라인 사이의 층(432)을 제거하도록 이용된다. 라인(428)의 측벽(434, 436)과 라인(430)의 측벽(438, 440)은 이러한 에칭 공정의 결과로서 이들 라인 상에 잔류한다. 부가적인 이방성 에칭 단계가 절연층(410)의 표면으로부터 층(416)을 제거하도록 이용되어, 도 4e에 도시된 전기적으로 절연된 라인(428, 430)을 형성하며, 라인(428, 430)은 측벽을 포함하는 라인이다. 본 발명의 실시예에서 이용되는 다양한 에칭 기술과 에칭 화학물은 당업자에게 공지된 기술과 화학물을 포함한다.
도 4e에 도시된 것처럼, 라인(430)은 하부 바이어 플러그(422)와 오정렬되지만 본 발명에 따른 새로운 기술로 인해 통상의 제조 기술이 이용되었다면(예를 들어 도 2b의 선행 기술을 참조) 발생할 바이어 플러그(422)내의 트렌치 형성을 방지한다. 이러한 측벽의 효과적인 두께가 마스크 오정렬 갭(431, 도 4e)과 동등하거나 초과하면, 라인(430)의 측벽(438)이 하부 바이어 플러그의 에칭을 방지하는 오정렬 허용 때문에 트렌치의 형성은 방지되며, 여기서 오정렬 갭은 에칭 마스크와 하부 바이어 사이의 오정렬 때문에 에칭에 노출된 바이어 플러그 영역을 나타낸다. 하부 바이어 플러그 상의 에칭 침식은 감소되지만 측벽의 효과적인 두께가 마스크 오정렬 갭보다 작다면 방지되지 않는다. 감소된 에칭 침식은 통상의 기술과 비교할 때 하부 바이어 플러그 내에 트렌치의 형성이 감소된다. 여기서 한정된 것처럼, 측벽의 효과적인 두께는 하부 바이어에 가장 가까운 측벽 부분의 두께를 의미한다고 이해된다. 여기서 한정된 것처럼, 오정렬 측벽은, 오정렬 갭이 있을 때, 바이어 플러그와 같은 하부 접촉 소자 상의 에칭 침식을 방지하거나 감소시키는 측벽을 포함한다. 여기서 한정된 것처럼, 오정렬 허용 금속 라인은 오정렬 허용 측벽을 갖는 금속 라인을 포함한다.
통상적으로 이용되는 제조 및 품질 보증 정보가 소정의 라인 제조 공정의 마스크 오정렬 갭의 크기와 통계적인 주기를 결정하는데 이용된다. 본 발명에 따른 측벽은 바람직하게 금속 라인 상에 형성되어, 측벽의 효과적인 두께는 마스크의 오정렬 갭과 동등하거나 초과한다. 선택적으로, 특정 마스크의 마스크 오정렬 갭은 라인을 형성하는 감 에칭 전에, 또는 감 에칭 단계 후에 결정될 수 있다. 또한, 마스크 오정렬 갭은 특정 라인 제조 기술을 갖는 선행의 실시예에 기초해서 갭을 측정함으로써 결정될 수 있다.
도 4f에 도시된 본 발명의 또다른 실시예에서, 하드 마스크 부재(455, 456)는 도 4a의 구조의 포토레지스트 마스크 부재 대신에 이용될 수 있다. 포토레지스트와 하드 마스크의 조합이 또한 이용될 수 있다. 본 발명의 실시예에서, 이러한 하드 마스크 부재는 장벽층(463) 상에 형성된 라인(458, 460) 상에 유지된다. 하드 마스크 부재는 도 4a 내지 도 4c에 도시된 유사한 공정으로 후에 측벽층(462)으로 덮힌다. 도 4c와 도 4e에 도시된 것처럼, 이방성 에칭은 유전층(470, 도 4g)의 표면으로부터 층(462, 463)을 제거하여, 각각 라인(458, 460)의 측벽(465, 466, 468 및 469)을 형성한다. 오정렬 허용 측벽(468, 도 4g)의 효과적인 두께는 마스크 오정렬 갭(472)을 초과하여, 하부 바이어 플러그(474)에 트렌치의 형성을 방지한다.
선택적으로, 하드 마스크 부재는 도 4c에 도시된 포토레지스트 마스크에 설명된 것처럼 측벽층의 증착에 앞서 제거될 수 있다.
도 4e와 도 4f에 도시된 것과 같은 구조가, 바람직하게 4.2보다 작은 유전 상수를 갖는 유전체 재료를 이용한 당업자에게 공지된 재료와 기술을 이용하여, 도 3d에 도시된 구조와 유사한 절연체 또는 갭 충만층에 제공될 수 있다.
당업자에게 공지된 표면 준비 방법과 재료를 이용하여, 소정의 후제조 단계에서 소정 층의 증착에 앞서 구조의 표면을 세정하거나 준비할 필요가 있다는 것이 이해될 것이다.
본 발명의 새로운 기술은 일련의 처리 단계를 요구한다. 각각의 처리 단계가 제조 스테이션에서 수행될 수 있다. 모든 또는 소정의 제조 스테이션과 각각의 처리 단계는 도 5에 도시된 제어기(500)를 포함하는 새로운 장치에 의해 통합될 수 있다. 제어기(500)는 도 3a 내지 도 3d에 도시된 제조된 구조의 형성에 이용되는 복수의 제조 스테이션을 제어하도록 적용된다. 도 5에 도시된 것처럼, 구조를 제조하는 새로운 제조 시스템(510)은 제어기(500)와 복수의 제조 스테이션(520, 522, 524, 526 및 528)을 포함한다. 부가적으로, 시스템(510)은 제어기(500)와 제조 스테이션(520, 522, 524, 526 및 528) 각각의 사이를 연결하는 작동 링크(521, 523, 525, 527 및 529)를 갖는다. 새로운 장치는 제어기(500)가 각각의 제조 스테이션에서 처리 단계를 제어하고, 선택적으로, 제조 스테이션이 새로운 구조를 형성하기 위해 이용되는 과정을 규제하는 컴퓨터 프로그램과 같은 데이타 구조를 포함한다.
제어기의 적합한 예로는 통상의 컴퓨터와 다른 컴퓨터 또는 컴퓨터 네트워크 또는 데이타 처리 장치에 작동 가능하게 연결된 하나 이상의 컴퓨터를 포함하는 컴퓨터 시스템을 포함한다. 적합한 컴퓨터로는 개인 컴퓨터로 공지된 컴퓨터를 포함하지만 제한하는 것은 아니다. 제어기(500)에 의해 이용되는 데이타 구조는, 상이한 제조 장소에서 동일한 데이타 구조의 이용을 용이하게 하기 위해, 컴퓨터 플로피 디스크, 이동 컴퓨터 하드 디스크, 자기 테이퍼 및 광학 디스크와 같은, 전자 데이타 저장 이동 매체(540, 도 5) 상에 저장될 수 있다. 선택적으로, 데이타 구조는, 당업자에게 공지된 데이타 저장 장치를 이용하여, 제어기(500)로부터 먼(도시 않음) 위치에 위치된 매체를 포함하는, 전자 데이타 저장 비이동성 매체 상에 저장될 수 있다. 데이타 구조는 하드 와이어 연결, 와이어 없는 연결 및 하나 이상의 모뎀을 이용하는 데이타 통신 방법 또는 서버로 공지된 하나 이상의 컴퓨터를 이용한 기술을 포함하는 당업자에게 공지된 통신 기술을 이용하여 먼 거리에서 제어기(500)에 통신될 수 있다. 데이타 저장 매체는 당업자에게 공지된 방법과 장치 부재를 이용하여 제어기에 작동 가능하게 연결될 수 있다. 시스템(510)을 제조하는 적합한 제조 스테이션의 예로는 표 A에 표시한 스테이션을 포함한다.
스테이션 처리 단계
520 유전층 상에 바닥 구리 확산 장벽층을 증착하는 단계
522 바닥 구리 장벽층 상에 구리를 함유하는 층을 증착하는 단계
524 구리 함유층 상에 상부 구리 확산 장벽층을 증착하는 단계
526 측면을 갖는 구리 함유 샌드위치 라인을 형성하는 단계
528 샌드위치 라인의 측면 상에 구리 확산 장벽 측벽을 형성하는 단계
부가적인 제조 스테이션이 제조 시스템(510)에 부가될 수 있다. 하나 이상의 제조 스테이션이 다른 제조 스테이션으로부터 먼 위치에 있을 수 있으며 이 경우 부가적인 제어기 또는 제어기 네트워크가 멀리 위치된 제조 스테이션을 제어하도록 이용될 수 있다는 것이 예상된다.
도 5에 도시된 것처럼, 제어기(500)는 작동 링크를 통해 각각의 제조 스테이션에 연결되도록 적용된다. 각각의 이러한 링크는 특정 작동 인자와 같은 데이타 구조로부터 명령을 전달하고, 제조 스테이션으로부터 테스트 데이타와 같은 정보를 수용하는 이방향 연결 가능 제어기(500)를 제공한다. 작동 링크는 하드 와이어 연결 또는 비와이어 연결의 형태일 수 있다.
도 6은 본 발명의 또다른 실시예를 도시한다. 제어기(600)를 포함하는 새로운 장치는 도 4a 내지 도 4g에 도시된 제조된 구조의 형성에 이용되는 제조 스테이션을 제어하도록 적용된다. 제조 스테이션(620, 622, 624, 626 및 628)은 각각의 작동 링크(621, 623, 625, 627 및 629)를 통해 제어기(600)에 연결된다. 새로운 장치는 제어기가 각각의 제조 스테이션에서 처리 단계를 제어하는 데이타 구조를 포함한다. 도 4a 내지 도 4g의 구조를 제조하는 새로운 제조 시스템(610)은 제어기(600), 데이타 구조, 상기 제조 스테이션 및 작동 링크를 포함한다. 데이타 구조는 전자 저장 이동 매체(640, 도 6) 상에 제공될 수 있다. 제어기, 데이타 구조, 작동 링크 및 저장 매체는 도 5에 도시된 것과 유사하다. 시스템(610)을 제조하는 적합한 제조 스테이션의 예로는 표 B에 표시된 스테이션을 포함한다.
스테이션 처리 단계
620 접촉 소자를 갖는 유전층 상에 라이너를 증착하는 단계
622 도전층을 라이너 상에 증착하여 도전층이 접촉 소자와 접촉하는 단계
624 라인 마스크를 도전층 상에 증착하여 라인 마스크가 접촉 소자를 덮는 단계
626 측면을 갖는 도전성 라인을 형성하는 단계
628 측면 상에 오정렬 허용 측벽을 형성하는 단계
새로운 오정렬 허용 측벽에 관한 실시예가 금속 상호 연결 라인을 이용하여 도시되고 설명되며, 본 발명은 금속과 다른 도전성 재료가 이용될 때 동등하게 작동된다. 이러한 도전성 재료는 금속층(418, 도 4a)과 유사한 도전층을 제조하는데 이용될 수 있고 금속 라인(428, 430)과 유사한 도전성 라인을 제조하는데 이용될 수 있다. 적합한 도전성 재료로는 금속 및 비금속 초전도체, 즉, 니켈/게르마늄 및 이트륨/바륨/구리 산화물과 같은, 초전도 전이 온도에서 또는 이하에서 0의 직류 저항을 갖는 재료를 포함한다.
본 발명에 따른 오정렬 허용 측벽을 제조하는 측벽층으로 적합한 재료로는 알루미늄, 알루미늄/구리 또는 텅스텐 라인용 PVD에 의한 Ti/TiN 및 구리 함유 라인용 CVD 또는 PVD에 의한 TiN, WN, Ta, TaN 및 TaSiN과 같은 도전성 재료 뿐만 아니라 CVD에 의한 SiN, SiONx, SiC 및 비정질 탄소와 같은 유전체 장벽을 포함한다. 이러한 재료는 도 4a에 도시된 구조의 라이너용으로 이용될 수 있다.
일반적으로, 본 발명의 라인은 0.2 내지 4 ㎛의 높이와 4 ㎛의 폭을 갖는다. 바람직한 라인 폭의 범위는 0.1 내지 0.5 ㎛이다. 본 발명에 따른 측벽은 일반적으로 10 내지 5000 Å의 두께 범위를 갖는다.
본 발명에 따른 금속 라인은 일반적으로 하나 이상의 바이어 플러그와 접촉하게 설명되고 도시되며, 본 발명은 금속 라인이 하나 이상의 접촉 소자와 접촉할 때 동등하게 작동될 수 있다. 여기서 한정된 접촉 소자는 금속 라인과 IC 구조와 같은 구조의 회로 소자, 상호 연결 또는 반도체 재료 사이에 저저항 접촉을 제공하는 도전성 부재를 포함한다. 본 발명에 따른 IC 구조용으로 적합한 반도체 재료로는 규소, 게르마늄, 규소/게르마늄 합금, 갈륨 아세나이드 및 인듐/갈륨/아세나이드/인화물을 포함한다.
본 발명은 바람직한 실시예에 의해 설명되었다. 당업자는 다양한 수단으로부터 본 발명의 소자를 형성하고 다양한 방식으로 부재의 위치를 수정하는 것이 가능하다는 것을 인식할 것이다. 본 발명에 따른 실시예가 상세하게 설명되고 첨부 도면에 도시되며, 다음의 청구의 범위에 나타난 본 발명의 사상으로부터 벗어남이 없이 다양한 수정이 가능하다는 것이 분명할 것이다.

Claims (33)

  1. 유전층 상에 상호 연결 라인을 형성하는 방법으로서,
    a) 상기 유전층 상에 구리를 함유하는 샌드위치 라인을 형성하는 단계, 및
    b) 상기 샌드위치 라인의 제 1 및 제 2 측면 상에 구리 확산 장벽 측벽을 형성하는 단계를 포함하며,
    상기 샌드위치 라인이,
    (1) 상부 구리 장벽층을 구성하는 제 1 구리 확산 장벽층,
    (2) 상기 유전층 상에 형성된 바닥 구리 장벽층을 구성하는 제 2 구리 확산 장벽층,
    (3) 상기 상부 구리 장벽층과 바닥 구리 장벽층 사이에 삽입된 구리 함유층,
    (4) 상기 샌드위치 라인의 제 1 측면을 따라 연장하는 제 1 측면, 및
    (5) 상기 샌드위치 라인의 제 2 측면을 따라 연장하는 제 2 측면을 포함하는 방법.
  2. 제 1 항에 있어서,
    샌드위치 라인을 형성하는 단계가,
    a) 상기 유전층 상에 바닥 구리 확산 장벽층을 증착하는 단계,
    b) 상기 바닥 구리 장벽층 상에 구리 함유층을 증착하는 단계,
    c) 샌드위치 층이 형성되는 상기 구리 함유층 상에 상부 구리 확산 장벽층을증착하는 단계,
    d) 상기 샌드위치 라인을 형성하도록 패턴화된 에칭 마스크를 상기 상부 구리 장벽층 상에 증착하는 단계, 및
    e) 상기 샌드위치 라인이 형성되도록 상기 샌드위치 라인을 감 에칭하는 단계를 포함하는 방법.
  3. 제 1 항에 있어서,
    구리의 확산 장벽 측벽을 형성하는 단계가 상기 샌드위치 라인의 상기 제 1 및 제 2 측면 상에 제 3 구리 확산 장벽층을 증착하는 단계를 포함하는 방법.
  4. 제 3 항에 있어서,
    상기 상부 구리 확산 장벽층으로부터 상기 제 3 장벽층을 부분적으로 제거하는 단계를 부가적으로 포함하는 방법.
  5. 제 3 항에 있어서,
    상기 상부 구리 장벽층으로부터 상기 제 3 장벽층을 완전하게 제거하는 단계를 부가적으로 포함하는 방법.
  6. 제 3 항에 있어서,
    상기 제 3 장벽층을 이방성으로 에칭하는 단계를 더 포함하는 방법.
  7. 제 3 항에 있어서,
    상기 제 3 장벽층과 상기 상부 구리 장벽층이 상이한 에칭 특성을 갖는 방법.
  8. 제 3 항에 있어서,
    상기 제 3 장벽층과 상기 상부 구리 장벽층이 유사한 에칭 특성을 갖는 방법.
  9. 제 3 항에 있어서,
    상기 제 3 장벽층이 상기 상부 구리 장벽층 상에 위치된 에칭 마스크 상에 부가적으로 증착되는 방법.
  10. 제 1 항에 있어서,
    상기 구리 함유층이 구리, 구리 합금, 및 구리와 구리 합금의 혼합물로 구성된 그룹으로부터 선택된 구리 함유 금속을 포함하는 방법.
  11. 제 1 항에 있어서,
    상기 구리의 확산 장벽 측벽이 CDV TiN, CVD WN, CVD Ta, CVD TaN, CVD TaSiN, PVD TiN, PVD WN, PVD Ta, PVD TaN, PVD TaSiN, CVD 규소 질화물, PECVDSixNyHz, CVD SiOyNx, PECVD SiOyNx, PECVD SiC 및 CVD 비정질 탄소로 구성된 그룹으로부터 선택된 하나 이상의 구리 확산 장벽 재료를 포함하는 방법.
  12. 제 1 항에 있어서,
    상기 상부 및 바닥 구리 확산 장벽층이 CDV TiN, CVD WN, CVD Ta, CVD TaN, CVD TaSiN, PVD TiN, PVD WN, PVD Ta, PVD TaN 및 PVD TaSiN로 구성된 그룹으로부터 선택된 하나 이상의 구리 확산 장벽 재료를 포함하는 방법.
  13. 제 1 항에 있어서,
    상기 샌드위치 라인을 형성하는 단계가 하부 접촉 소자 상에 상기 샌드위치 라인을 형성하는 단계를 더 포함하는 방법.
  14. 제 13 항에 있어서,
    상기 접촉 소자가 바이어 플러그를 포함하는 방법.
  15. 제 13 항에 있어서,
    상기 접촉 소자가 텅스텐, 구리, 구리 합금, 및 구리와 구리 합금의 혼합물로 구성된 그룹으로부터 선택된 하나 이상의 금속을 포함하는 방법.
  16. 접촉 소자를 갖는 유전층 상에 상호 연결 라인을 형성하는 방법으로서,
    a) 상기 유전층 상에 라이너를 증착하는 단계,
    b) 상기 라이너 상에 상기 접촉 소자와 접촉하는 도전층을 증착하는 단계,
    c) 상기 도전층 상에 상기 접촉 소자를 덮는 라인 마스크를 증착하는 단계,
    d) 상기 접촉 소자를 덮고 측면을 갖는 도전성 라인을 형성하는 단계, 및
    e) 상기 도전성 라인의 측면 상에 오정렬 허용 측벽을 형성하는 단계를 포함하는 방법.
  17. 제 16 항에 있어서,
    도전성 라인을 형성하는 단계가 상기 도전층을 감 에칭하는 단계를 포함하는 방법.
  18. 제 17 항에 있어서,
    감 에칭하는 단계가 상기 도전층을 부분적으로 제거하는 단계를 포함하는 방법.
  19. 제 16 항에 있어서,
    오정렬 허용 측벽을 형성하는 단계가,
    a) 상기 도전성 라인 상에 측벽층을 증착하는 단계,
    b) 상기 도전성 라인의 측벽면에 실질적으로 수직인 표면 상에 증착되는 측벽층의 부분을 제거하도록 상기 측벽층을 이방성으로 에칭하는 단계, 및
    c) 상기 유전층 상에 존재하는 라이너의 부분을 제거하도록 상기 라이너를 이방성으로 에칭하는 단계를 포함하는 방법.
  20. 제 16 항에 있어서,
    마스크의 오정렬 갭을 결정하는 단계를 더 포함하는 방법.
  21. 제 20 항에 있어서,
    오정렬 허용 측벽을 형성하는 단계가,
    a) 상기 도전성 라인 상에 측벽층을 증착하는 단계,
    b) 상기 도전성 라인의 측벽면에 실질적으로 수직인 표면 상에 증착된 측벽층의 부분을 제거하도록 상기 측벽층을 이방성으로 에칭하는 단계, 및
    c) 상기 유전층 상에 존재하는 라이너의 부분을 제거하도록 상기 라이너를 이방성으로 에칭하는 단계를 포함하며,
    상기 측벽이 상기 마스크 오정렬 갭 이상의 유효 두께를 갖는 방법.
  22. 제 16 항에 있어서,
    오정렬 허용 측벽을 형성하는 단계가 상기 라인 마스크를 제거함으로써 진행되는 방법.
  23. 제 16 항에 있어서,
    라인 마스크를 제공하는 단계가 하드 마스크를 제공하는 단계를 포함하는 방법.
  24. 제 23 항에 있어서,
    오정렬 허용 측벽을 형성하는 단계가 상기 측벽이 형성될 때 상기 하드 마스크를 유지하는 단계를 포함하는 방법.
  25. 제 16 항에 있어서,
    상기 도전층이 금속, 합금 및 초전도체로 구성된 그룹으로부터 선택된 하나 이상의 재료를 포함하는 방법.
  26. 제 16 항에 있어서,
    상기 도전층이 알루미늄, 알루미늄/구리, 구리, 구리 합금, 텅스텐, 은, 은 합금, 니켈/게르마늄 및 이트륨/바륨/구리 산화물로 구성된 그룹으로부터 선택된 하나 이상의 재료를 포함하는 방법.
  27. 제 16 항에 있어서,
    상기 접촉 소자가 상기 도전층과 동일한 재료를 포함하는 방법.
  28. 제 16 항에 있어서,
    상기 측벽이 상기 도전층 상의 물질에 의한 침식을 방지하는 장벽 재료, 도전층 재료의 확산을 방지하는 확산 장벽 재료, 상기 도전층과 상기 유전층 사이에 향상된 접착성을 제공하는 접착 촉진제, 및 상기 도전층의 산화를 방지하는 산화 방지제로 구성된 그룹으로부터 선택된 하나 이상의 재료를 포함하는 방법.
  29. 제 16 항에 있어서,
    상기 도전층이 구리, 구리 합금, 및 구리와 구리 합금의 혼합물로 구성된 그룹으로부터 선택된 하나 이상의 재료를 포함하며, 상기 오정렬 허용 측벽이 구리 확산 장벽층을 포함하는 방법.
  30. 제 29 항에 있어서,
    상기 오정렬 허용 측벽이 CDV TiN, CVD WN, CVD Ta, CVD TaSiN, CVD TaN, PVD TiN, PVD WN, PVD Ta, PVD TaSiN, PVD TaN, CVD 규소 질화물, PECVD SixNyHz, CVD SiOyNx, PECVD SiOyNx, PECVD SiC 및 CVD 비정질 탄소로 구성된 그룹으로부터 선택된 하나 이상의 재료를 포함하는 방법.
  31. 제 29 항에 있어서,
    물질에 의한 구리 상의 침식을 방지하는 하나 이상의 측벽 재료를 부가적으로 포함하는 방법.
  32. 장치로서,
    a) 유전층, 및
    b) 구리 함유 라인을 포함하며,
    상기 구리 함유 라인이,
    (1) (ⅰ) 상부 구리 확산 장벽층, (ⅱ) 상기 유전층 상에 형성된 바닥 구리 확산 장벽층, (ⅲ) 상기 상부 및 바닥 구리 장벽층 사이에 삽입된 구리 함유층, (ⅳ) 상기 샌드위치 라인의 제 1 측면을 따라 연장하는 제 1 측면 및 (ⅴ) 상기 샌드위치 라인의 제 2 측면을 따라 연장하는 제 2 측면을 갖는 구리 함유 샌드위치 라인, 및
    (2) 상기 샌드위치 라인의 상기 제 1 및 제 2 측면을 둘러싸는 구리 확산 장벽 측벽을 포함하는 장치.
  33. 유전층 상에 제조된 구조의 형성을 제어하는 장치로서,
    a) 복수의 제조 스테이션과 상호 작용하도록 조절되는 하나 이상의 제어기, 및
    b) 상기 제어기가 상기 제조된 구조의 형성을 제어하도록 하는 데이타 구조를 포함하며,
    상기 제어기가,
    (1) 상기 유전층 상의 바닥 구리 확산 장벽층을 증착하는 제 1 제조 스테이션, (2) 상기 바닥 구리 장벽층 상의 구리 함유층을 증착하는 제 2 제조 스테이션, (3) 상기 구리 함유층 상의 상부 구리 확산 장벽층을 증착하는 제 3 제조 스테이션, (4) 측면을 갖는 구리 함유 샌드위치 라인을 형성하는 제 4 제조 스테이션 및 (5) 상기 샌드위치 라인의 측면 상의 구리 확산 장벽 측벽을 형성하는 제 5 제조 스테이션을 포함하는 장치.
KR1020017000866A 1998-07-23 1999-07-21 측벽층을 갖춘 집적 회로의 상호 연결 라인 KR20010071002A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/121,236 1998-07-23
US09/121,236 US6391771B1 (en) 1998-07-23 1998-07-23 Integrated circuit interconnect lines having sidewall layers

Publications (1)

Publication Number Publication Date
KR20010071002A true KR20010071002A (ko) 2001-07-28

Family

ID=22395412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017000866A KR20010071002A (ko) 1998-07-23 1999-07-21 측벽층을 갖춘 집적 회로의 상호 연결 라인

Country Status (6)

Country Link
US (1) US6391771B1 (ko)
EP (1) EP1099249A1 (ko)
JP (1) JP2002521826A (ko)
KR (1) KR20010071002A (ko)
TW (1) TW417269B (ko)
WO (1) WO2000005773A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053673A (ko) * 2001-12-22 2003-07-02 동부전자 주식회사 반도체소자 및 그 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437040B (en) 1998-08-12 2001-05-28 Applied Materials Inc Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
CN1148788C (zh) * 1999-12-08 2004-05-05 三星电子株式会社 半导体器件中的自对准接触结构及其形成方法
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
KR100387255B1 (ko) * 2000-06-20 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US20020155693A1 (en) * 2001-04-23 2002-10-24 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned anti-via interconnects
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6642151B2 (en) 2002-03-06 2003-11-04 Applied Materials, Inc Techniques for plasma etching silicon-germanium
US6812167B2 (en) * 2002-06-05 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd Method for improving adhesion between dielectric material layers
KR101172467B1 (ko) * 2003-08-29 2012-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US7550055B2 (en) * 2005-05-31 2009-06-23 Applied Materials, Inc. Elastomer bonding of large area sputtering target
US7781154B2 (en) * 2006-03-28 2010-08-24 Applied Materials, Inc. Method of forming damascene structure
US20080124924A1 (en) * 2006-07-18 2008-05-29 Applied Materials, Inc. Scheme for copper filling in vias and trenches
US7618889B2 (en) * 2006-07-18 2009-11-17 Applied Materials, Inc. Dual damascene fabrication with low k materials
KR100861873B1 (ko) * 2007-05-17 2008-10-06 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US9059254B2 (en) 2012-09-06 2015-06-16 International Business Machines Corporation Overlay-tolerant via mask and reactive ion etch (RIE) technique

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503217B2 (ja) * 1986-12-19 1996-06-05 富士通株式会社 電極配線の形成方法
JPH01204449A (ja) * 1988-02-10 1989-08-17 Hitachi Ltd Ｖｌｓｉ用銅配線方法
FR2663784B1 (fr) 1990-06-26 1997-01-31 Commissariat Energie Atomique Procede de realisation d'un etage d'un circuit integre.
JP3021683B2 (ja) * 1991-01-08 2000-03-15 株式会社日立製作所 集積回路用配線
US5164332A (en) * 1991-03-15 1992-11-17 Microelectronics And Computer Technology Corporation Diffusion barrier for copper features
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5739579A (en) 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5651855A (en) 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
JPH07201851A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
JPH07240467A (ja) * 1994-03-01 1995-09-12 Sony Corp 配線の形成方法
JPH08139194A (ja) 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US5430328A (en) * 1994-05-31 1995-07-04 United Microelectronics Corporation Process for self-align contact
JP3142725B2 (ja) * 1994-09-16 2001-03-07 沖電気工業株式会社 配線形成方法
JPH08306664A (ja) * 1995-05-10 1996-11-22 Sony Corp 半導体装置の製造方法
US5614765A (en) 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5691238A (en) 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US5705430A (en) 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
EP0751567B1 (en) * 1995-06-27 2007-11-28 International Business Machines Corporation Copper alloys for chip interconnections and method of making
US5741626A (en) 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US5843839A (en) * 1996-04-29 1998-12-01 Chartered Semiconductor Manufacturing, Ltd. Formation of a metal via using a raised metal plug structure
KR100215846B1 (ko) 1996-05-16 1999-08-16 구본준 반도체장치의 배선형성방법
US5726100A (en) 1996-06-27 1998-03-10 Micron Technology, Inc. Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
JP3725964B2 (ja) * 1997-04-17 2005-12-14 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
EP0911697A3 (en) 1997-10-22 1999-09-15 Interuniversitair Microelektronica Centrum Vzw A fluorinated hard mask for micropatterning of polymers
JPH11214506A (ja) * 1998-01-20 1999-08-06 Nec Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053673A (ko) * 2001-12-22 2003-07-02 동부전자 주식회사 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
US6391771B1 (en) 2002-05-21
JP2002521826A (ja) 2002-07-16
WO2000005773A1 (en) 2000-02-03
TW417269B (en) 2001-01-01
EP1099249A1 (en) 2001-05-16

Similar Documents

Publication Publication Date Title
US6225207B1 (en) Techniques for triple and quadruple damascene fabrication
KR100607767B1 (ko) 유사하지 않은 에칭 특성을 가지는 유전층들을 이용하는 이중 다마신에 의해 형성된 인터커넥트 라인
EP0129476B1 (en) Planar interconnection for integrated circuits
US6011311A (en) Multilevel interconnect structure for integrated circuits
US6127263A (en) Misalignment tolerant techniques for dual damascene fabrication
US5736457A (en) Method of making a damascene metallization
US6391771B1 (en) Integrated circuit interconnect lines having sidewall layers
US20030089987A1 (en) Dual damascene misalignment tolerant techniques for vias and sacrificial etch segments
US6077770A (en) Damascene manufacturing process capable of forming borderless via
JPH11186391A (ja) 半導体装置およびその製造方法
US6232215B1 (en) Method for forming increased density for interconnection metallization
KR20000022840A (ko) 매입배선구조 및 그 형성방법
US6518171B1 (en) Dual damascene process using a low k interlayer for forming vias and trenches
US20020151165A1 (en) Advanced interconnection for integrated circuits
US5247204A (en) Semiconductor device having multilayer interconnection structure
KR100226727B1 (ko) 배선 형성 방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR100452315B1 (ko) 반도체 소자 제조방법
KR20000027820A (ko) 반도체 장치의 도전체 플러그 형성 방법
KR20020052489A (ko) 반도체소자의 금속배선 형성방법
KR20010039147A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성 방법
KR19990004585A (ko) 반도체 소자의 다중 금속 배선 형성방법
JP2001127154A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application