KR970008357A - 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 - Google Patents
접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970008357A KR970008357A KR1019950023532A KR19950023532A KR970008357A KR 970008357 A KR970008357 A KR 970008357A KR 1019950023532 A KR1019950023532 A KR 1019950023532A KR 19950023532 A KR19950023532 A KR 19950023532A KR 970008357 A KR970008357 A KR 970008357A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- semiconductor device
- contact window
- layer pattern
- auxiliary conductive
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract 26
- 239000011229 interlayer Substances 0.000 claims abstract 8
- 229910052751 metal Inorganic materials 0.000 claims abstract 5
- 239000002184 metal Substances 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims 6
- 239000003870 refractory metal Substances 0.000 claims 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 229910052715 tantalum Inorganic materials 0.000 claims 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 abstract 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
다층 배선에서 접촉창을 금속으로 완전히 매몰할 수 있는 반도체 장치 및 그 제조 방법에 관하여 개시한다. 본 발명은 다층 배선을 포함하는 반도체 장치에 있어서, 층간 절연층에 형성된 접촉창을 금속으로 용이하게 매몰하기 위하여 상기 접촉창에 인접하여 상기 층간 절연층 내에 보조 도전층 패턴을 구비하는 것을 특징으로 하는 반도체 장치이다. 따라서 상기 층간 절연층에 형성된 상기 접촉창에 인접하여 상기 층간 절연층들보다 열전도 특성이 우수한 보조 도전층 패턴을 첨가하면, 상기 보조 도전층 패턴으로 인하여 열처리 동안에 상기 접촉창 주변에 열이 빠르게 전달되어 결국은 국부적으로 열처리의 온도나 시간을 증가시키는 효과를 가진다. 그러므로, 열처리 온도나 시간을 변화시키지 않고 접촉창을 금속으로 완전히 매몰할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도 내지 제10도는 본 발명에 따라서 접촉창을 매몰하는 반도체 장치의 제조 방법을 보여주는 단면도들이다.
Claims (16)
- 다층 배선을 포함하는 반도체 장치에 있어서, 층간 절연층에 형성된 접촉창을 금속으로 용이하게 매몰하기 위하여 상기 접촉창에 인접하여 상기 층간 절연층 내에 보조 도전층 패턴을 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 보조 도전층 패턴은 상기 접촉창에 인접한 라인 형태로 형성한 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 보조 도전층 패턴은 상기 접촉창의 둘레를 감싸는 형태로 형성한 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 보조 도전층 패턴은 열전도가 우수한 물질로 형성한 것을 특징으로 하는 반도체 장치.
- 제1항 또는 제4항에 있어서, 상기 보조 도전층 패턴은 내화 금속 또는 내화 금속의 실리사이드로 형성한 것을 특징으로 하는 반도체 장치.
- 제6항에 있어서, 상기 내화 금속은 텅스텐·티타늄·티타늄 질화막 또는 탄탈륨인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 다층 배선을 포함하는 반도체 장치의 제조 방법에 있어서, 층간 절연층에 형성된 접촉창을 금속으로 매몰하기 위하여 상기 접촉창에 인접하여 보조 도전층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 상기 층간 절연층 내에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 상기 접촉창에 인접한 라인 형태로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 상기 접촉창의 둘레를 감싸는 형태로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 100 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 하부 도전층과 동시에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 하부 도전층은 게이트 라인 또는 비트 라인인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 보조 도전층 패턴은 열전도가 우수한 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항 내지 제14항에 있어서, 상기 보조 도전층 패턴은 내화 금속 또는 내화 금속의 실리사이드로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제15항에 있어서, 상기 내화 금속은 텅스텐·티타늄·티타늄 질화막 또는 탄탈륨 인 것을 특징으로 하는 반도체 장치의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950023532A KR0161422B1 (ko) | 1995-07-31 | 1995-07-31 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
JP8199606A JPH09107029A (ja) | 1995-07-31 | 1996-07-10 | 半導体装置及びその製造方法 |
US08/688,606 US5834847A (en) | 1995-07-31 | 1996-07-30 | Completely buried contact holes |
US08/821,067 US5950105A (en) | 1995-07-31 | 1997-03-20 | Completely buried contact holes and methods of forming same |
US09/048,391 US5982039A (en) | 1995-07-31 | 1998-03-26 | Completely buried contact holes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950023532A KR0161422B1 (ko) | 1995-07-31 | 1995-07-31 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008357A true KR970008357A (ko) | 1997-02-24 |
KR0161422B1 KR0161422B1 (ko) | 1999-02-01 |
Family
ID=19422465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950023532A KR0161422B1 (ko) | 1995-07-31 | 1995-07-31 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (3) | US5834847A (ko) |
JP (1) | JPH09107029A (ko) |
KR (1) | KR0161422B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0161422B1 (ko) * | 1995-07-31 | 1999-02-01 | 김광호 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
US6054379A (en) | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
US6340435B1 (en) | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
KR100292940B1 (ko) * | 1998-03-30 | 2001-07-12 | 윤종용 | 디램 셀 캐패시터의 제조 방법 |
KR100303059B1 (ko) * | 1998-03-30 | 2001-11-30 | 윤종용 | 디램셀커패시터의제조방법 |
US6512292B1 (en) | 2000-09-12 | 2003-01-28 | International Business Machines Corporation | Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69031357T2 (de) * | 1989-04-21 | 1998-04-02 | Nippon Electric Co | Halbleiteranordnung mit Mehrschichtleiter |
JP2635429B2 (ja) * | 1990-05-08 | 1997-07-30 | 松下電子工業株式会社 | 半導体構造体及び半導体記憶装置並びにそれらの製造方法 |
US5032233A (en) * | 1990-09-05 | 1991-07-16 | Micron Technology, Inc. | Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization |
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
KR970007601B1 (en) * | 1993-03-15 | 1997-05-13 | Hyundai Electronics Ind | Method of forming contact hall of a semiconductor device |
JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
US5449644A (en) * | 1994-01-13 | 1995-09-12 | United Microelectronics Corporation | Process for contact hole formation using a sacrificial SOG layer |
US5391914A (en) * | 1994-03-16 | 1995-02-21 | The United States Of America As Represented By The Secretary Of The Navy | Diamond multilayer multichip module substrate |
US5543661A (en) * | 1994-05-31 | 1996-08-06 | Sumitomo Metal Ceramics Inc. | Semiconductor ceramic package with terminal vias |
US5476817A (en) * | 1994-05-31 | 1995-12-19 | Texas Instruments Incorporated | Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers |
US5698902A (en) * | 1994-12-19 | 1997-12-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having finely configured gate electrodes |
KR0161422B1 (ko) * | 1995-07-31 | 1999-02-01 | 김광호 | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 |
US5621616A (en) * | 1995-09-29 | 1997-04-15 | Lsi Logic Corporation | High density CMOS integrated circuit with heat transfer structure for improved cooling |
-
1995
- 1995-07-31 KR KR1019950023532A patent/KR0161422B1/ko not_active IP Right Cessation
-
1996
- 1996-07-10 JP JP8199606A patent/JPH09107029A/ja active Pending
- 1996-07-30 US US08/688,606 patent/US5834847A/en not_active Expired - Lifetime
-
1997
- 1997-03-20 US US08/821,067 patent/US5950105A/en not_active Expired - Lifetime
-
1998
- 1998-03-26 US US09/048,391 patent/US5982039A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5834847A (en) | 1998-11-10 |
US5950105A (en) | 1999-09-07 |
KR0161422B1 (ko) | 1999-02-01 |
US5982039A (en) | 1999-11-09 |
JPH09107029A (ja) | 1997-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930009050A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
KR970072102A (ko) | 반도체장치 및 그 제조방법 | |
KR960039147A (ko) | 접속홀의 플러그 형성 방법 | |
KR970013226A (ko) | 금속 플로그로서 형성된 다층 배선을 갖는 반도체 장치 및 그 제조 | |
KR970008357A (ko) | 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법 | |
TW478101B (en) | Structure for protecting copper interconnects in low dielectric constant materials from oxidation | |
KR950012628A (ko) | 스크라이브라인영역을 위한 이중적 금속배선층들을 갖는 반도체장치 | |
KR980005662A (ko) | 반도체장치 제조방법 | |
KR960026953A (ko) | 반도체장치의 게이트전극 및 그 형성방법 | |
KR970003513A (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2005159326A5 (ko) | ||
KR970030333A (ko) | 반도체소자의 도전 배선 콘택 제조방법 | |
KR970018399A (ko) | 반도체 소자의 제조방법 | |
KR950012688A (ko) | 반도체장치의 다층배선 형성방법 | |
KR940001400A (ko) | 워드라인 구조 및 그 형성방법 | |
KR960032607A (ko) | 실리사이드층 형성방법 | |
KR960026631A (ko) | 금속배선 형성방법 | |
KR960002485A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR930006888A (ko) | 금속 배선막 형성방법 | |
KR960039148A (ko) | 반도체 장치의 층간접속방법 | |
KR960015730A (ko) | 반도체장치의 콘택형성방법 | |
KR970053528A (ko) | 반도체 소자 제조시 금속 배선 형성 방법 | |
KR970008490A (ko) | 다층배선을 갖는 반도체 장치 및 그 제조방법 | |
KR970052364A (ko) | 반도체 장치의 콘택 형성 방법 | |
KR950034526A (ko) | 고부하저항 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110729 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |