KR970003513A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR970003513A
KR970003513A KR1019950018889A KR19950018889A KR970003513A KR 970003513 A KR970003513 A KR 970003513A KR 1019950018889 A KR1019950018889 A KR 1019950018889A KR 19950018889 A KR19950018889 A KR 19950018889A KR 970003513 A KR970003513 A KR 970003513A
Authority
KR
South Korea
Prior art keywords
aluminum alloy
alloy layer
layer
forming
temperature
Prior art date
Application number
KR1019950018889A
Other languages
English (en)
Other versions
KR100220933B1 (ko
Inventor
김헌도
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950018889A priority Critical patent/KR100220933B1/ko
Priority to TW085107810A priority patent/TW302512B/zh
Priority to CN96106744A priority patent/CN1076122C/zh
Publication of KR970003513A publication Critical patent/KR970003513A/ko
Application granted granted Critical
Publication of KR100220933B1 publication Critical patent/KR100220933B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 반도체기판 상부에 콘택홀을 형성하고, 콘택홀의 표면에 접착층을 형성하고, 그 상부에 제1알루미늄 합금층을 저온에서 일정 두께 증착하고, 열처리 공정을 실시한 후, 그 상부에 제2알루미늄 합금층을 고온에서 증착하여 알루미늄 합금층의 층덮힘을 개선하여 배선의 신뢰성을 향상한다.

Description

반도체 소자의 금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 제1실시예에 따라 반도체 소자의 금속배선 형성과정을 도시한 단면도.

Claims (11)

  1. 반도체 소자의 금속배선 형성방법에 있어서, 도전층의 상부에 절연층을 증착하고 콘택홀을 형성하는 단계와, 전체 구조에 얇은 두께의 접착층을 형성하는 단계와, 상기 접착층의 표면에 저온에서 제1알루미늄 합금층을 형성하는 단계와, 상기 제1알루미늄 합금층을 열처리하는 단계와, 상기 제1알루미늄 합금층 표면에 고온에서 제2알루미늄 합금층을 증착하는 단계를 포함하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서,상기 제1알루미늄 합금층의 증착 두께는 전체 알루미늄 합금층의 두께의 1/2 내지 1/3로 하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 제1알루미늄 합금층을 25 내지 150℃의 온도와, 5㎾ 내지 10㎾ 사이의 전력과, 0.5 내지 4.0ｍ Torr의 압력에서 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항에 있어서, 상기 제1알루미늄 합금층을 열처리 200 ~ 400℃의 온도에서 60 내지 180초 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 제2알루미늄 합금층을 200℃에서 400℃의 온도에서 10㎾ 이하의 전력과 4.0ｍ Torr이하의 압력에서 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제1항에 있어서, 상기 접합층을 형성하는 공정을 생략하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 반도체 소자의 금속배선 형성방법에 있어서, 도전층의 상부에 절연층을 증착하고 콘택홀을 형성하는 단계와, 상기 콘택홀과 상기 절연층의 표면에 얇은 두께의 접착층을 형성하는 단계와, 상기 콘택홀에 매립되는 텅스텐 매립층을 형성하는 단계와, 상기 텅스텐 매립층과 절연층의 표면에 저온에서 제1알루미늄 합금층을 형성하는 단계와, 상기 제1알루미늄 합금층을 열처리하는 단계와, 상기 제1알루미늄 합금층 표면에 고온에서 제2알루미늄 합금층을 증착하는 단계를 포함하는 반도체 소자의 금속배선 형성방법.
  8. 제7항에 있어서, 상기 제1알루미늄 합금층의 증착 두께는 전체 알루미늄 합금층의 두께의 1/2 내지 1/3로 하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제7항에 있어서, 상기 제1알루미늄 합금층을 25 내지 150℃의 온도와, 5㎾ 내지 10㎾ 사이의 전력과, 0.5 내지 4.0ｍ Torr의 압력에서 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제7항에 있어서, 상기 제1알루미늄 합금층을 열처리 200 ~ 400℃의 온도에서 60 내지 180초 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제7항에 있어서, 상기 제2알루미늄 합금층을 200℃에서 400℃의 온도에서 10㎾ 이하의 전력과 4.0ｍ Torr이하의 압력에서 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018889A 1995-06-30 1995-06-30 반도체 소자의 금속배선 형성방법 KR100220933B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950018889A KR100220933B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 금속배선 형성방법
TW085107810A TW302512B (en) 1995-06-30 1996-06-28 Method for forming metal wiring of semiconductor device
CN96106744A CN1076122C (zh) 1995-06-30 1996-07-01 形成半导体器件金属布线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018889A KR100220933B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970003513A true KR970003513A (ko) 1997-01-28
KR100220933B1 KR100220933B1 (ko) 1999-09-15

Family

ID=19419308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018889A KR100220933B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 금속배선 형성방법

Country Status (3)

Country Link
KR (1) KR100220933B1 (ko)
CN (1) CN1076122C (ko)
TW (1) TW302512B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220084558A (ko) * 2020-12-14 2022-06-21 주식회사 포스코 임펠러 와이어 드럼 스토퍼 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
CN101673678B (zh) * 2008-09-09 2011-03-16 中芯国际集成电路制造(北京)有限公司 铝层的生长方法及金属-绝缘体-金属板
GB201102673D0 (en) * 2011-02-16 2011-03-30 Spp Process Technology Systems Uk Ltd Methods of depositing aluminium layers
US9670574B2 (en) 2011-02-16 2017-06-06 Spts Technologies Limited Methods of depositing aluminium layers
CN105304510B (zh) * 2014-07-22 2018-05-08 北京北方华创微电子装备有限公司 铝薄膜制备方法
CN115547926B (zh) * 2022-12-02 2023-02-14 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199030A3 (de) * 1985-04-11 1987-08-26 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung
EP0499433B1 (en) * 1991-02-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220084558A (ko) * 2020-12-14 2022-06-21 주식회사 포스코 임펠러 와이어 드럼 스토퍼 장치

Also Published As

Publication number Publication date
CN1142120A (zh) 1997-02-05
TW302512B (en) 1997-04-11
CN1076122C (zh) 2001-12-12
KR100220933B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
KR960015742A (ko) 반도체 장치 및 그 제조방법
KR960039281A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
KR970052233A (ko) 메탈 콘택 형성방법
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR950034682A (ko) 반도체 소자의 금속배선 제조방법
KR970003513A (ko) 반도체 소자의 금속배선 형성방법
KR970030327A (ko) 반도체 소자의 금속배선 제조방법
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR970030333A (ko) 반도체소자의 도전 배선 콘택 제조방법
KR960043032A (ko) 반도체 소자의 금속배선 형성방법
KR930018658A (ko) 금속배선층 형성방법
KR970052242A (ko) 반도체 소자의 금속배선 형성방법
KR980005478A (ko) 반도체 소자의 금속배선 형성방법
KR970018230A (ko) 금속배선의 장벽금속 형성 방법
KR970008347A (ko) 반도체 소자의 금속층 형성방법
KR970030660A (ko) 반도체 소자의 금속 배선 형성방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
KR970052961A (ko) 반도체 소자의 금속 배선 형성방법
KR960005871A (ko) 반도체 소자의 다층금속 배선형성방법
KR970053559A (ko) 반도체 집적회로의 배선구조 및 그의 형성방법
KR970053548A (ko) 반도체소자의 적층 비아홀 형성방법
KR960026152A (ko) 반도체 소자의 평탄화된 금속 배선 형성 방법
KR980005554A (ko) 반도체 소자의 금속 배선 형성방법
KR970052928A (ko) 반도체 소자의 부식방지용 금속배선 형성방법
KR970030393A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee