KR970053559A - 반도체 집적회로의 배선구조 및 그의 형성방법 - Google Patents

반도체 집적회로의 배선구조 및 그의 형성방법 Download PDF

Info

Publication number
KR970053559A
KR970053559A KR1019950065783A KR19950065783A KR970053559A KR 970053559 A KR970053559 A KR 970053559A KR 1019950065783 A KR1019950065783 A KR 1019950065783A KR 19950065783 A KR19950065783 A KR 19950065783A KR 970053559 A KR970053559 A KR 970053559A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
integrated circuit
semiconductor integrated
connection hole
Prior art date
Application number
KR1019950065783A
Other languages
English (en)
Other versions
KR100195330B1 (ko
Inventor
전영권
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950065783A priority Critical patent/KR100195330B1/ko
Publication of KR970053559A publication Critical patent/KR970053559A/ko
Application granted granted Critical
Publication of KR100195330B1 publication Critical patent/KR100195330B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 집적회로 배선구조 및 그의 형성방법에 관한 것으로써, 하부의 제1전도층과, 제1전도층과의 사이에 제1전도층과의 반응을 조절하기 위한 전도성물질인 배리어층을 개재하여 형성되고, 저저항 전도성물질로 된 상부의 제2전도층을 포함하여 이루어진 샌드위치 형태의 배선구조이며, 본 발명의 반도체 집적회로 배선 형성방법은, 1)반도체 기판에 절연층을 형성하는 단계와, 2)절연층을 식각하여 접속구멍(contact hole)을 형성하는 공정과, 3)절연층 전면을 덮도록 제1전도층을 형성하여 접속구멍 바닥에서 반도체 가판과 접속되도록 형성하는 단계와, 4)제1전도층 전면을 덮도록 전도성물질인 배리어층과, 제2전도층을 순차로 형성하되, 배리어층은 제1전도층과 제2전도층 사이에서 제1전도층과 제2전도층의 반응조절하기 위한 배리어층이고, 제2전도층의 상면이 비교적 평탄하도록 형성하는 단계를 포함하여 이루어진다.

Description

반도체 집적회로 배선구조 및 그의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 일실시예에 반도체 집적회로 배선구조를 설명하기 위해 도시한 반도체 소자의 일부 단면도이다.

Claims (18)

  1. 반도체 집적회로 배선구조에 있어서, 하부의 제1전도층과,상기 제1전도층과의 사이에 제1전도층과의 반응을 조절하기 위한 전도성물질인 배리어층을 개재하여 형성되고, 저저항 전도성물질로 된 상부의 제2전도층을 포함하여 이루어진 샌드위치 형태의 반도체 집적회로 배선구조
  2. 반도체 집적회로 배선구조에 있어서, 반도체 기판과, 상기 반도체 기판 위에 형성되고, 접속구멍(contact hole)이 형성된 절연층과, 제1전도층과 상기 제1전도층과의 사이에 제1전도층과의 반응을 조절하기 위한 배리어층을 개재하여 형성되는 제2전도층을 포함하여 이루어진 샌드위치 형태의 배선층이 상기 절연층상에 형성되고 상기 접속구멍을 통하여 상기 반도체 기판과 접속된 것이 특징인 반도체 집적회로 배선구조.
  3. 제2항에 있어서, 상기 배선층과 반도체 기판의 접속은, 상기 제1전도층,상기 배리어층 및 제2전도층이 상기 접속구멍을 채우며 접속구멍 내에서 샌드위치 형태를 이루며 접속되는 것이 특징인 반도체 집적회로 배선.
  4. 제2항에 있어서, 상기 배선층과 반도체 기판의 접속은, 상기 제1전도층이 상기 접속구멍을 실질적으로 매립하여 접속된 것이 특징인 반도체 집적회로 배선.
  5. 제2항에 있어서, 상기 배선층과 반도체 기판의 접속은, 상기 제1전도층과 상기 배리어층이 상기 접속구멍을 매립하여 접속된 것이 특징인 반도체 집적회로 배선.
  6. 제5항에 있어서, 상기 접속구멍에 매립된 배리어층 부위는 내부가 빈 형태를 포함하되, 적어도 상기 접속구멍의 상부쪽에서 상기 접속구멍을 폐쇄하는 것이 특징인 반도체 집적회로 배선.
  7. 제2항에 있어서, 상기 제1전도층은 플라즈마 화학기상증착법(CVD)로 형성된 층인 것이 특징인 반도체 집적회로 배선.
  8. 제2항에 있어서, 상기 제2전도층은 저저항물질로써 알루미늄, 구리 또는 은으로 형성되거나 이들의 화합물로 형성된 것이 특징인 반도체 집적회로 배선.
  9. 반도체 집적회로 배선 형성방법으로써, 1)반도체 기판에 절연층을 형성하는 단계와, 2)상기 절연층을 식각하여 접속구멍(contact hole)을 형성하는 공정과, 3)상기 접속구멍 부위를 포함한 절연층 전면을 덮도록 제1전도층을 형성하여, 상기 접속구멍 바닥에서 상기 반도체 기판과 접속되도록 형성하는 단계와, 4)상기 제1전도층 전면을 덮도록 전도성물질인 배리어층과, 제2전도층을 순차로 형성하되, 상기 배리어층은 제1전도층과 제2전도층 사이에서 제1전도층과 제2전도층의 반응조절하기 위한 층이고, 상기 접속구멍 부위의 제2전도층 상면이 비교적 평탄하도록 형성하는 단계를 포함하여 이루어진 반도체 집적회로 배선 형성방법.
  10. 제9항에 있어서, 상기 제1전도층은 플라즈마 화학기상증착법(CVD)로 형성된 층인 것이 특징인 반도체 집적회로 배선.
  11. 제10항에 있어서, 상기 제1전도층은 유기금속화합물을 소오스(source)가스로한 알루미늄을 플라즈마 화학기상증착법을 이용하여 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  12. 제11항에 있어서, 상기 알루미늄은 DMEAA를 소오스 가스로 이용하여 300내지 800Torr의 압력과 100℃내지 300℃의 온도에서 5내지 50W의 전력으로 플라즈마를 유기시켜서 증착하는 것을 특징으로 하는 반도체 집적회로 배선 형성방법.
  13. 제9항에 있어서, 상기 제2전도층을 형성은, 유기금속화합물로 된 소오스 가스를 이용하여 플라즈마를 유기시켜 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  14. 제9항에 있어서, 상기 제2전도층은 저저항물질로써, 알루미늄, 구리 또는 은으로 형성되거나 이들의 화합물로 형성된 것이 특징인 반도체 집적회로 배선 형성방법.
  15. 제14항에 있어서, 알루미늄이나, 구리, 또는 은을 주성분으로 하는 도전성 물질을 형성하는 방법으로써, 유기금속화합물로 된 소스를 이용하여 플라즈마 CVD법을 적용하는 방법.
  16. 제15항에 있어서, 상기 알루미늄은 DMEAA를 소오스 가스로 이용하여 300내지 800mTorr의 압력과 100℃내지 300℃의 온도에서 5내지 50W의 전력으로 플라즈마를 유기시켜서 증착하는 것을 특징으로 하는 반도체 집적회로 배선 형성방법.
  17. 제9항에 있어서, 상기 제1전도층은 상기 접속구멍을 실질적으로 매립하는 것을 특징으로 하는 반도체 집적회로 배선 형성방법.
  18. 제9항에 있어서, 상기 배리어 층은 상기 접속구멍의 상부쪽에서 상기 접속구멍을 폐쇄하는 것을 특징으로 하는 반도체 집적회로 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065783A 1995-12-29 1995-12-29 반도체 집적회로 배선구조 및 그의 형성방법 KR100195330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065783A KR100195330B1 (ko) 1995-12-29 1995-12-29 반도체 집적회로 배선구조 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065783A KR100195330B1 (ko) 1995-12-29 1995-12-29 반도체 집적회로 배선구조 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR970053559A true KR970053559A (ko) 1997-07-31
KR100195330B1 KR100195330B1 (ko) 1999-06-15

Family

ID=19447162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065783A KR100195330B1 (ko) 1995-12-29 1995-12-29 반도체 집적회로 배선구조 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR100195330B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417725B1 (ko) * 1997-12-16 2004-02-11 인피니언 테크놀로지스 아게 집적된 전기 회로 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978384B2 (en) 2018-08-31 2021-04-13 Samsung Electronics Co., Ltd. Integrated circuits including multi-layer conducting lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417725B1 (ko) * 1997-12-16 2004-02-11 인피니언 테크놀로지스 아게 집적된 전기 회로 및 그 제조 방법
US7064439B1 (en) 1997-12-16 2006-06-20 Infineon Technologies Ag Integrated electrical circuit and method for fabricating it

Also Published As

Publication number Publication date
KR100195330B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
WO2002078082A3 (en) Electronic structure
KR970067775A (ko) 반도체 장치
KR900005589A (ko) 반도체 집적회로 장치 및 그 제조방법
KR920018843A (ko) 자기-정합 접점 형성 방법 및 구조
JPH07115133A (ja) 半導体装置およびその製造方法
KR960026644A (ko) 반도체 장치의 배선구조 및 그의 제조방법
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR970053559A (ko) 반도체 집적회로의 배선구조 및 그의 형성방법
KR970003513A (ko) 반도체 소자의 금속배선 형성방법
JP3249071B2 (ja) 半導体装置の製造方法
JP2933766B2 (ja) 半導体装置およびその製造方法
KR970072313A (ko) 반도체 금속박막의 배선방법
KR960042952A (ko) 금속배선간 접촉을 위한 접촉창 및 그 형성방법
KR970052242A (ko) 반도체 소자의 금속배선 형성방법
KR980005512A (ko) 반도체 소자의 금속배선 형성방법
JPS63237443A (ja) 半導体装置
KR960005871A (ko) 반도체 소자의 다층금속 배선형성방법
KR960043191A (ko) 스토리지 노드에 금속 플러그를 갖는 반도체 장치의 커패시터 및 그 제조방법
KR970063384A (ko) 반도체 소자의 금속배선 구조 및 형성방법
KR970053548A (ko) 반도체소자의 적층 비아홀 형성방법
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
KR970052364A (ko) 반도체 장치의 콘택 형성 방법
KR940004729A (ko) 반도체 장치의 콘택형성방법
KR960002576A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee