CN1076122C - 形成半导体器件金属布线的方法 - Google Patents

形成半导体器件金属布线的方法 Download PDF

Info

Publication number
CN1076122C
CN1076122C CN96106744A CN96106744A CN1076122C CN 1076122 C CN1076122 C CN 1076122C CN 96106744 A CN96106744 A CN 96106744A CN 96106744 A CN96106744 A CN 96106744A CN 1076122 C CN1076122 C CN 1076122C
Authority
CN
China
Prior art keywords
aluminium alloy
alloy layer
layer
deposit
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96106744A
Other languages
English (en)
Other versions
CN1142120A (zh
Inventor
金宪度
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1142120A publication Critical patent/CN1142120A/zh
Application granted granted Critical
Publication of CN1076122C publication Critical patent/CN1076122C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成半导体器件金属布线的方法，所说金属布线方法包括双层铝合金淀积，即在低温下淀积厚度为整个布线厚度的一部分的第一铝合金层，它以某种方固定在接触层，和在高温下淀积厚度为所淀积布线厚度的其余部分的第二铝合金层，第一铝合金层的淀积是在25-150℃的温度和0.5-4.0mTorr压力下用5-10KW的电功率进行时。第二铝合金层的淀积是在200-400℃的温度和不高于4.0mTorr的压力下用不超过10KW的电功率来进行的。在淀积第二铝合金之前，在200-400℃温度下热处理第一铝合金层60-180秒。根据该方法，能改善台阶覆盖，从而改善布线的可靠性。

Description

形成半导体器件金属布线的方法
本发明涉及一种形成半导体器件金属布线的方法，特别涉及一种利用铝合金双层淀积能改善台阶覆盖的形成半导体器件金属布线的方法，铝合金双层淀积包括：首先在低温下淀积第一铝合金层，和随后在较高温度下在第一铝合金层上淀积第二铝合金层。
为了获得半导体器件的高集成度，需要在形成的金属布线中形成穿过多个叠层的微小接触孔。尽管用铝合金形成这样的金属布线是众所周知的，但这种方法存在由于铝合金台阶覆盖劣化和由这种劣化的台阶覆盖而产生的布线切断而使半导体器件的可靠性下降的问题。
换句话说，在以低温淀积铝合金层从而形成微小金属布线的情况下，产生严重的应力迁移(stress migration)现象。因此，这种方法很难实际应用。在以高温度淀积铝合金的情况下，可能发生切断或断裂。
即使在介于低温和高温的中间温度即在约300℃下淀积铝合金层，台阶覆盖仍很差。所以布线的可靠性劣化。
现在参照附图1A至1D详细说明各种常规方法。
图1A是表示在低温下淀积铝合金所形成的布线的剖面图。如图1A所示，首先在导电层11上淀积绝缘层12，形成金属布线。然后用接触孔掩模蚀刻绝缘层12直到露出导电层11，由此形成接触孔。随后在所得结构上用如Ti/TiN这样的材料淀积接触层13。在接触层13上低温淀积铝合金层14。最后在铝合金层14上形成抗反射层16。
然而，如上所述当在的低温下淀积铝合金层时，在其上部和底部存在非常不均匀的台阶覆盖，如图1A所示。这样淀积在铝合金层14上的抗反射层16很难淀积在接触孔底部。
图1B是表示在高温下淀积铝合金所形成的布线的剖面图。在图1B中，分别与图1A相应的部件由相同的附图标记表示。如图1B所示，首先在导电层11上淀积绝缘层12以形成金属布线。然后蚀刻绝缘层12，由此形成接触孔。随后在所得结构上淀积接触层13。在接触层13上高温淀积第一铝合金层14。最后，在铝合金层14上形成抗反射层16。在这种情况下，铝合金层14在接触孔侧壁断裂。参见图1B可容易地发现所淀积的这种合金。这样，铝合金层无法与接触层下的导电层电连接。另外，还很难淀积抗反射层16所以可能切断布线。
图1C是表示一种通过在接触孔中掩埋钨层然后在掩埋的钨层上淀积铝合金层来形成的、从而消除由图1A和1B方法发生的切断布线现象的布线的剖面图。根据该方法，首先在导电层31上形成绝缘层32。然后部分去除预定部位的绝缘层32，由此形成接触孔。随后在包括接触孔和绝缘层32的暴露表面的所得结构的整个暴露表面上形成接触层33。接着在接触孔中形成掩埋钨层39。然后在掩埋钨层39上利用物理或化学气相淀积工艺淀积铝合金层34。最后在铝合金层34上淀积抗反射层36。然而在这种情况下，铝合金层表现出很差的台阶覆盖。具体地说，在接触孔限定的区域，铝合金层有一凹槽。所以很难进行后续工艺步骤。
另一方面，图1D是表示通过在有低高宽比的接触孔中直接淀积铝合金层所形成的布线的剖面图。根据该方法，首先在导电层41上形成绝缘层42。然后部分除去预定部位的绝缘层42，由此形成接触孔。接着用物理气相淀积工艺在所得结构上淀积铝合金层44。最后在铝合金层44上淀积抗反射层46。但在这种情况下，象上述情况一样，铝合金层表现出很差的台阶覆盖。
因此，本发明的目的是克服已有技术中存在的上述问题，提供一种形成半导体器件金属布线的方法，它能用包括首先在低温下淀积第一铝合金层和随后在第一铝合金层上以高温淀积第二铝合金层的双层铝合金淀积来改善台阶覆盖。
根据本发明的一个方案，一种形成半导体器件金属布线的方法包括下列步骤：在导电层上淀积绝缘层，然后形成穿过绝缘层的接触孔；在形成接触孔后所得结构上形成薄接触层；还进一步包括以下步骤：在25-150℃温度下在接触层上形成第一铝合金层；热处理第一铝合金层；以及在200-400℃温度下在第一铝合金层上淀积第二铝合金层。
根据本发明的第二个方案，一种形成半导体器件金属布线的方法包括下列步骤：在导电层上淀积绝缘层，然后形成穿过绝缘层的接触孔；该方法还包括以下步骤：在25-150℃温度下在形成接触孔后所得结构上形成第一铝合金层；热处理第一铝合金层；以及200-400℃温度下在第一铝合金层上淀积第二铝合金层。
根据本发明的第三个方案，一种形成半导体器件金属布线的方法包括下列步骤：在导电层上淀积绝缘层，然后形成穿过绝缘层的接触孔；在形成接触孔后所得结构上形成薄接触层；该方法还进一步包括以下步骤：在接触孔中形成掩埋钨层；25-150℃温度下在形成掩埋钨层后所得结构上形成第一铝合金层；热处理第一铝合金层；以及200-400℃温度下在第一铝合金层上淀积第二铝合金层。
通过下面结合附图对实施例的描述，可明显看出本发明的其它目的和方案。
图1A至1D是表示用各种常规方法形成的金属布线的剖面图。
图2A至2D是表示根据本发明第一实施例形成半导体器件金属布线的方法的连续步骤的剖面图。
图3是表示根据本发明第二实施例形成的铝合金布线的剖面图。
图4是表示根据本发明第三实施例形成的铝合金布线的剖面图。
图2A至2D是表示根据本发明第一实施例形成半导体器件金属布线的方法的连续步骤的剖面图。
根据该方法，首先在导电层1上淀积绝缘层2，如图2A所示。然后用接触孔掩模刻蚀绝缘层2直到露出导电层1。接着在所得结构上形成接触层3，如Ti或TiN层。
用物理或化学气相淀积工艺淀积厚度不超过1000埃的接触层3。然后在300℃-600℃温度范围内将接触层3退火。
此后，在所得结构上淀积第一铝合金层4，如图2B所示。第一铝合金层4的淀积是在25-150℃的温度和0.5-4.0mTorr压力下用5-10KW的电功率进行的。第一铝合金层4的厚度为最终铝合金层总厚的1/3-1/2。
由于第一铝合金层4有相对低的热能，所以它在接触孔中几乎不移动。即第一铝合金层4在接触孔内保持固定形态并具有非常小的颗粒尺寸。
然后，加热低温下淀积的第一铝合金层4。通过在与用于淀积第一铝合金层或另外的铝合金层的同一腔室内、以200-400℃度温度加热晶片60-180秒来进行加热。图2C表示加热处理后所得结构。由于加热处理，第一铝合金层4具有较大颗粒尺寸。第一铝合金层4在与接触孔的上部边缘对应的区域还具有平缓的弯曲形。
此后，在第一铝合金层4上淀积由与第一铝合金层4相同材料构成的第二铝合金层5，如2D所示。第二铝合金层的淀积是在200-450℃的温度和不高于4.0mTorr的压力下用不超过10KW的电功率来进行的，同时由于真空该淀积层产生断裂。最后，在第二铝合金层5上淀积抗反射膜6。由于是在高温下淀积第二铝合金层5，在其淀积期间第二铝合金层5有高可流动性。结果，在与接触孔上部相对应的区域没有铝合金短路现象。
淀积第二铝合金层的温度和电功率可以根据接触孔的尺寸和布局而改变。
抗反射层6是由如TiN、Si或SiON构成的。
在上述实施例中，固定在接触层的第一铝合金层4作为晶核产生层。由于第二铝合金层5是以高温淀积在晶核产生层上，所以能解决第二铝合金层5切断的问题。
图3是表示根据本发明的第二实施例通过在接触孔中形成掩埋钨层然后在掩埋钨层上淀积铝合金所生产的铝合金布线的剖面图。在图3中，用相同的附图标记表示与1C中相对应的部件。根据图3所示的方法，首先在导电层31上形成绝缘层32。然后部分去除预定区域的绝缘层32，由此形成接触孔。随后在包括接触孔和绝缘层32的暴露表面的所得结构的整个暴露表面上形成接触层33。接着在接触孔中形成掩埋钨层39。然后在掩埋钨层39上淀积第一铝合金层34＇。第一铝合金层34＇的淀积是在25-150℃的温度和0.5-4.0mTorr压力下用5-10KW的电功率进行的。然后，在淀积第一铝合金层34＇所用的同一腔内、在200-400℃温度下、加热晶片60-180秒来热处理第一铝合金层34＇。第一铝合金层34＇由于热处理而具有较大的颗粒尺寸。第一铝合金层34＇在与接触孔上部边缘对应的区域还具有平缓的弯曲形。此后，在200-400℃温度和不高于4.0mTorr的压力下，用不超过10KW的电功率，在第一铝合金层34＇上淀积第二铝合金层35。最后，在第二铝合金层35上淀积抗反射膜36。
根据本发明的方法，能改进由第一和第二铝合金层34＇和35组成的铝合金布线的台阶覆盖。
另一方面，图4是表示根据本发明的第三实施例通过在有低高宽比的接触孔中淀积铝合金层所形成的铝合金布线的剖面图。在图4中，用相同的附图标记表示分别与图1D相应的部件。根据图4所示的本发明的方法，首先在导电层41上形成第一绝缘层42。然后，部分去除预定区域的绝缘层42，由此形成接触孔。接着在所得结构的整个暴露表面上淀积第一铝合金层44＇，第一铝合金层44’的淀积是在25-150℃的温度和0.5-4.0mTorr压力下用5-10KW的电功率进行的。然后，在与淀积第一铝合金层44＇所用的同一腔内、在200-400℃下、加热晶片60-180秒来热处理第一铝合金层44＇。第一铝合金层44＇由于热处理而具有增大了的颗粒尺寸。第一铝合金层44＇在与接触孔上部边缘对应的区域还具有平缓的弯曲形。此后，在200-400℃温度和不高于4.0mTorr的压力下用不超过10KW的电功率在第一铝合金层44＇上淀积第二铝合金层45。最后，在第二铝合金层45上淀积由如TiN、Si或SiON组成的抗反射膜46。
根据上述说明，很显然本发明提供一种形成包括双层铝合金淀积的金属布线的方法，所说双层铝合金淀积即：首先以低温淀积厚度为整个布线厚度的一部分的第一铝合金层，它以某种方固定在接触层；及然后在高温下淀积厚度为所淀积布线厚度的其余部分的另一铝合金层。根据该方法，能改善台阶覆盖，从而改善布线的可靠性。
尽管为了说明本发明的目的描述了本发明的优选实施例，但本领域的技术人员应该清楚，在不脱离所附权利要求书所公开的本发明的范围和精神的情况下，可能有各种改型、附加和替代。

Claims (11)

1.形成半导体器件金属布线的方法，包括：
在导电层上淀积绝缘层，然后形成穿过绝缘层的接触孔；
在形成接触孔后所得结构上形成薄接触层；
还进一步包括以下步骤：
在25-150℃温度下在接触层上形成第一铝合金层；
热处理第一铝合金层；以及
在200-400℃温度下在第一铝合金层上淀积第二铝合金层。
2.根据权利要求1的方法，其特征在于：第一铝合金层的厚度为铝合金层总厚度的1/3-1/2。
3.根据权利要求1的方法，其特征在于：第一铝合金层的淀积是在0.5-4.0mTorr压力下用5－10Kw的电功率进行的。
4.根据权利要求1的方法，其特征在于：第一铝合金层的热处理是在200－400℃温度下处理60－180秒。
5.根据权利要求1的方法，其特征在于：第二铝合金层的淀积是在不高于4.0mTorr的压力下用不超过10KW的电功率来进行的。
6.形成半导体器件金属布线的方法，包括：
在导电层上淀积绝缘层，然后形成穿过绝缘层的接触孔；
该方法还包括以下步骤：
在25-150℃温度下在形成接触孔后所得结构上形成第一铝合金层；
热处理第一铝合金层；以及
200-400℃温度下在第一铝合金层上淀积第二铝合金层。
7.形成半导体器件金属布线的方法，包括：
在导电层上淀积绝缘层，然后形成穿过绝缘层的接触孔；
在形成接触孔后所得结构上形成薄接触层；
该方法还进一步包括以下步骤：
在接触孔中形成掩埋钨层；
25-150℃温度下在形成掩埋钨层后所得结构上形成第一铝合金层；
热处理第一铝合金层；以及
200-400℃温度下在第一铝合金层上淀积第二铝合金层。
8.根据权利要求7的方法，其特征在于：第一铝合金层的厚度为铝合金层总厚度的1/3-1/2。
9.根据权利要求7的方法，其特征在于：第一铝合金层的淀积是在0.5-4.0mTorr压力下用5－10KW的电功率进行的。
10.根据权利要求7的方法，其特征在于：第一铝合金层的热处理是在200－400℃温度下处理60－180秒。
11.根据权利要求7的方法，其特征在于：第二铝合金层的淀积是在不高于4.0mTorr的压力下用不超过10Kw的电功率来进行的。
CN96106744A 1995-06-30 1996-07-01 形成半导体器件金属布线的方法 Expired - Fee Related CN1076122C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950018889A KR100220933B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 금속배선 형성방법
KR18889/1995 1995-06-30
KR18889/95 1995-06-30

Publications (2)

Publication Number Publication Date
CN1142120A CN1142120A (zh) 1997-02-05
CN1076122C true CN1076122C (zh) 2001-12-12

Family

ID=19419308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96106744A Expired - Fee Related CN1076122C (zh) 1995-06-30 1996-07-01 形成半导体器件金属布线的方法

Country Status (3)

Country Link
KR (1) KR100220933B1 (zh)
CN (1) CN1076122C (zh)
TW (1) TW302512B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
CN101673678B (zh) * 2008-09-09 2011-03-16 中芯国际集成电路制造(北京)有限公司 铝层的生长方法及金属-绝缘体-金属板
GB201102673D0 (en) * 2011-02-16 2011-03-30 Spp Process Technology Systems Uk Ltd Methods of depositing aluminium layers
US9670574B2 (en) 2011-02-16 2017-06-06 Spts Technologies Limited Methods of depositing aluminium layers
CN105304510B (zh) * 2014-07-22 2018-05-08 北京北方华创微电子装备有限公司 铝薄膜制备方法
KR102500941B1 (ko) * 2020-12-14 2023-02-16 주식회사 포스코 임펠러 와이어 드럼 스토퍼 장치
CN115547926B (zh) * 2022-12-02 2023-02-14 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199030A2 (de) * 1985-04-11 1986-10-29 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung
EP0499433A2 (en) * 1991-02-12 1992-08-19 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199030A2 (de) * 1985-04-11 1986-10-29 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung
EP0499433A2 (en) * 1991-02-12 1992-08-19 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication

Also Published As

Publication number Publication date
KR970003513A (ko) 1997-01-28
KR100220933B1 (ko) 1999-09-15
TW302512B (en) 1997-04-11
CN1142120A (zh) 1997-02-05

Similar Documents

Publication Publication Date Title
US5290731A (en) Aluminum metallization method
JP2545184B2 (ja) 半導体装置およびその製造方法
CN1076122C (zh) 形成半导体器件金属布线的方法
CN1075244C (zh) 制作金属线的方法
US5770518A (en) Semiconductor device and method of manufacturing without undercutting conductive lines
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
US4884120A (en) Semiconductor device and method for making the same
US5604381A (en) Semiconductor device and method of manufacturing without undercutting conductive lines
CN1236484C (zh) 半导体器件的金属接触结构及其形成方法
US5982039A (en) Completely buried contact holes
KR980005571A (ko) 반도체 소자의 플러그(Plug) 형성 방법
KR100361207B1 (ko) 반도체 소자의 금속배선 형성방법
CN1270360C (zh) 可减少金属蚀刻残留物的形成导电结构层的方法
JPH10106972A (ja) 電極配線構造の製造方法
JP2739829B2 (ja) 半導体装置の製造方法
KR100291717B1 (ko) 반도체디바이스의금속배선방법
KR0130381B1 (ko) 반도체장치의 배선 형성방법
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
JPH02186634A (ja) 集積回路装置の製造方法
JP2918915B2 (ja) 半導体素子の製造方法
CN1205352C (zh) 半导体金属化制造过程
JPH05129223A (ja) 半導体装置の製造方法
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
JP2001118843A (ja) 集積回路の高アスペクト比機能ギャップフィルの堆積工程およびその集積回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20011212