CN1068681A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1068681A
CN1068681A CN92105037A CN92105037A CN1068681A CN 1068681 A CN1068681 A CN 1068681A CN 92105037 A CN92105037 A CN 92105037A CN 92105037 A CN92105037 A CN 92105037A CN 1068681 A CN1068681 A CN 1068681A
Authority
CN
China
Prior art keywords
metal
layer
metal level
aluminium
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN92105037A
Other languages
English (en)
Other versions
CN1032285C (zh
Inventor
李相忍
朴昌洙
孙正河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1068681A publication Critical patent/CN1068681A/zh
Application granted granted Critical
Publication of CN1032285C publication Critical patent/CN1032285C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

制造半导体器件的方法，包括步骤：在半导体基 片上形成一个带有开口的绝缘夹层，形成第一金属层 并对其进行热处理，从而用金属填充开口，在第一金 属层上形成第二金属层并对其进行热处理，以使其平 面化。本发明的另一个实施例中，形成金属层使用的 金属是纯铝或不含硅元素的铝合金。根据本发明获 得的半导体晶片的优点是：即使接触孔纵横比很大， 也可以用金属完全填充它，开有成布线图案后，在其 表面上没有硅沉积，并且没有铝峰值。

Description

本发明涉及一种制造半导体器件的方法，更具体地说，涉及一种在半导体器件中形成一平面化金属层的方法。本发明是对本发明人的共同未决美国专利申请（序号为07/585，218，申请日为1990年9月19日）主题的改进，该文件的公开内容，在此申请中引用为参考文献。
随着半导体器件制造技术向着超大规模集成（ULSI）发展，金属化过程越来越决定了器件的产量、性能（如：运行速度）与可靠性，因此，人们把金属化过程看成是半导体器件制造技术中最重要的方面。而对于密度较低的先有技术的半导体器件来说，因为它们具有几何尺寸较大、接触孔的纵横比（高宽比）较小，以及阶梯较浅等特性，所以金属阶梯覆盖不是一个很重要的问题。然而，随着半导体器件集成密度增加，接触孔已经变得非常小，同时半导体基片表面上形成的掺杂层已经变得非常薄。就现有高密度半导体器件来说，由于接触孔的纵横比变得越来越大，阶梯深度变得越来越大的综合原因，为了实现半导体器件高速性能、高产量、高可靠性的标准设计目标，有必要对传统的铝（Al）金属化过程进行改进。更特别地，在现有高密度半导体器件的加工过程中，使用的传统铝金属化过程已带来了这样的一些问题，如：由于接触孔纵横比较高以及溅射铝的不良阶梯覆盖而引起的可靠性降低及铝的内连接故障;由硅（Si）沉积而引起的接触阻抗增大;以及由铝峰值（Al    spking）而引起的浅结特性降低。
目前已提供了各种新工艺来克服传统铝金属化工艺中的这些问题。例如，已经提出下列工艺，用以防止由于铝内连接故障而引起的半导体可靠性降低，其中，铝内连接故障的起因是由于接触孔纵横比大和铝金属化过程中溅射铝的不良阶梯覆盖而造成的。
Yukiyosu    Sugano等人的日本专利申请公开号为62-132348，公布了一种改进在半导体器件陡阶梯上形成的膜的一致性的方法，该方法包括在陡阶梯上（它位于半导体基片上）形成一个金属布线层，然后以这样一种方式将该布线层热熔化，以使金属布线层平面化。Shinpei    Iijma等人的日本专利申请，公开号为63-99546，公布了一种改进布线可靠性、并能形成多层互连的方法，其中金属布线层是通过对其加热和熔化而在一个具有接触孔及阶梯的基片上形成的。特别是，Shinpei    Iijma等人提出了一种制造半导体器件的方法，该方法包括下列步骤：在一个半导体基片上形成多个器件，在多个器件上淀积一个绝缘层，在绝缘层中形成可通向器件预设位置的接触孔，在绝缘层和接触孔的表面形成一层氮化钛膜，在氮化钛膜的整个表面上淀积一金属化布线层，然后将其加热以使其熔化、流动，从而使金属层的表面平面化，并且根据预先设计的布线图案蚀刻该金属表面及氮化钛膜以形成至少第一布线层。
Masahiro    Shimizu等人的日本专利申请，公开号62-10341，提出了一种可以防止布线断路，以提高半导体器件可靠性的方法，该方法包括某一阶梯上（例如在绝缘膜表面的一个接触孔上）形成具有良好覆盖性的铝导电膜。
特别是，Masahiro    Shimizu等人披露了一种制造半导体器件的方法，该方法包括：在硅基片上涂上一层含有液态铝（或铝化合物）的溶液，然后将其固化以形成铝导电膜。
根据所有上述的方法，可以通过熔化铝或铝合金并使其回流来填充接触孔。总而言之，在回流步骤，要将铝或铝合金金属层加热至其熔点以上，结果熔化的金属会流进接触孔并且将其填充，这种回流步骤存在下述缺点与不足。首先，半导体晶片必须水平设置以使接触孔能被流动、熔化的金属材料恰当地填充。第二，流进接触孔的液态金属层会有一个较低表面张力，因此当固化时，可能会收缩或弯曲从而暴露出底层半导体材料。进一步地，无法精确地控制热处理温度，于是就很难再产生预期的结果。此外，尽管这些方法可以用金属层的熔化金属来填充接触孔，然而金属层的其它部分（接触孔外部）可能变得粗糙，从而会损害后续的防护性涂覆处理。所以，为了使金属层的这些粗糙部分变得光滑或平面化，则可能有必要进行第二金属层涂覆处理。
目前已经知道，通过防止由铝峰值引起的浅结特性的降低，来提高半导体的可靠性，可以在半导体晶片上形成的接触孔中形成一个阻挡层。例如，Natsuki    Yokoyama等人的美国专利第4，897，709号阐述了一种半导体器件，该半导体器件有一个在接触孔上形成的氮化钛膜（阻挡层），用以防止金属布线层与半导体基片之间的反应。该氮化钛膜可以用一种低压CND法来形成，这种低压CND方法可以用一个冷型CND装置来实现。由此产生的膜有非常优良的特性，能够为大纵横比的相当细小的孔提供良好的阶梯覆盖。在形成氮化钛膜之后，用溅射法使用铝合金形成一金属布线层。
Clarence    J.Tracy等人的美国专利第4，970，176号公布了一种多层金属化处理方法，它可以替代熔化铝或铝合金填充接触孔，并且能够改善金属阶梯覆盖。根据上述专利，将金属层预定厚度的第一部分在低温下沉积在一半导体晶片上;然后，将温度升高至大约400℃-500℃，这可以使金属层在淀积金属层的其余部分时回流。该金属层回流的发生是通过粒度增长、再结晶化及整体扩散进行的。
One等人已经披露，当半导体基片温度高于500℃时，铝-硅的液性会突然增大（参见1990年6月11日至12日VMIC会议学报，第76页至82页，Hisako    One等人的论文）。根据One等人的研究结果，在接近500℃时，Al-1%Si膜的应力会突然改变，并且在此温度下，Al-1%Si膜会迅速出现应力衰减。此外，为了能满意地填充接触孔，半导体基片的温度必须维持在500℃-550℃之间。这个机理与Tracy等人（4，970，176）专利中的促进金属层回流的机理不同。
本申请的发明人之一在美国专利商标局（U.S.P.T.O）的前一项目前未决的题为“一种在半导体器件中形成金属层的方法”（“AMethed    for    Forming    a    Metal    Layer    in    a    Semiconductor    Device”）的发明。该发明涉及一种在半导体器件中形成穿过接触孔的金属布线层的方法，该方法包括步骤：在低温下（200℃以下）淀积金属，然后在温度为该淀积金属材料的熔点的80%至其熔点之间的范围内，加热淀积的金属材料。
图1A、1B、1C给出了根据上述发明形成金属层的一种方法，参照图1A，它给出了形成第一金属层的过程，接触孔2是在半导体基片10上形成的。然后，将该基片放到一个溅射反应室中（图中未示出），在该反应室中，通过淀积金属（Al或Al合金）形成第一金属层4，其温度为200℃或200℃以下，并且在预定真空程度之下进行。层4具有多晶粒结构。
图1B描述了填充接触孔的方法，参照图1B，把由前一过程得到的基片结构移至另一溅射反应室（图中未示出），然后，在不打开真空、温度为550℃的情况下，加热至少2分钟，从而使金属填充接触孔。同时，反应室的压力最好尽可能低，以使铝原子具有较高的表面自由能。用这种方式，金属能够更容易地填充接触孔。参数4a表示填充接触孔2的金属。
图1B所示过程中的热处理温度范围必须在金属熔点的80%和金属熔点之间，并且根据所用的特定铝合金或铝而变化。
由于金属层热处理的温度低于铝的熔点660℃，所以金属层并不熔化。例如在550℃，当较高温度的热处理时，这些在150℃以下溅射的被沉积铝原子，不是熔化而是迁移。当表面区域不均匀或多晶粒时会增加这种迁移，这是因为那些没有与周围原子完全接触的表面原子的能量增大的缘故。于是，在热处理量，初始溅射的、多晶粒层会增加原子的迁移。
图1C给出了形成第二金属层5的过程，特别地，第二金属层5是通过淀积所需全部金属层厚度的其余部分而形成的，其淀积温度根据所需半导体器件的可靠性来选择。这样就完成了整个（复合）金属层的形成。
根据上述方法，通过使用与传统热淀积法相同的溅射设备，并逐渐冷却淀积金属，就可以很容易地用金属完全填充接触孔。于是即使是一个纵横比很大的接触孔，也能被完全填充。
但是，当在接触孔内有空隙形成或当金属层的阶梯覆盖不充分时，尽管能将淀积了金属层的半导体晶片维持在一预定温度与真空水平下，仍无法填充接触孔。进一步地，尽管可以随后在已有淀积初始金属层的半导体晶片上形成的第二金属层，但仍无法保证良好的接触孔阶梯覆盖，故而，制造的半导体器件的可靠性就会下降。
在最早的硅技术阶段，采用的接触结构是在硅上直接淀积纯铝。然而，铝-硅接触表面出一些不良的接触特性，如在浇结期间的结峰值（junction spiking）。该烧结步骤在接触金属膜已被淀积而出所形成的图案以后进行的。对于铝-硅接触点情况，这种烧结会引起铝与硅表面形成的自然氧化层进行反应。当铝与薄的SiO2层发生反应时，会产生Al2O3，并且如果处于一个良好的欧姆接触中，该自然氧化层最终会完全消耗掉。于是，铝通过生成的Al2O3层扩散到硅表面，形成紧密的金属-硅接触。铝必须通过Al2O3层扩散到剩余的SiO2上。随着Al2O3层厚度的增加，铝渗透它需更长的时间。所以，如果自然氧化层太厚，Al2O3层最终也会变得过厚，以至铝无法通过它扩散。在这种情况下，就不能将所有SiO2消耗掉，并且将产生不良的欧姆接触。Al渗透Al2O3的速度是温度的函数，对于容许的烧结温度与烧结次数，Al2O3厚度应在5-10埃范围之间。由于最大Al2O3厚度与消耗的自然氧化层厚度是同一数量级，所以应确定出自然氧化层的允许厚度的上限。硅表面暴露在含氧环境里的时间越长，自然氧化层越厚。所以，在大多数接触层工艺中，是在把晶片放置到用于金属淀积室之前完成表面净化程序的。
在接触合金温度450℃-500℃之间，铝吸收0.5%-1%的硅。如果将纯铝层加热至450℃，并且提供一个硅源，那么在溶液状态下，铝将吸收硅直到硅的浓度达到0.5wt%（重量百分比）。半导体基片作为这种硅源，当温度升高时，来自基片的硅就会通过扩散进入铝。如果有大量的铝，来自Al-Si界面下的大量的硅就会扩散到铝膜。同时，来自铝膜的铝会迅速地移动去填充由游离硅形成的空隙。如果铝渗透深度大于接触面之下的PN-结深度，那么，结会呈现很大的漏电流，甚至变成短路。此现象称为PN结峰值。
为了缓解接触面PN结峰值问题，在淀积铝时向铝膜中加入硅。在制造集成电路接触面与内连接时，已经广泛采用铝-硅合金（硅点1.0重量百分比），使用铝-硅合金替代纯铝可以缓解结峰值问题，但不幸的是，这又将引起另外一个问题。更具体说，在退火处理的冷却期，铝中硅的可溶性会随着温度的降低而降低。所以铝相对于硅变得过饱和，这将引起来自铝-硅溶液的硅集结与沉淀。这种沉淀在接触面中的Al-SiO2界面与Al-Si界面就会出现。如果这些沉淀在接触界面上形成而产生n+Si，那么会导致不希望有的接触阻抗的增大。此外，在n+Si沉淀约大于1.5μ处，在电流中将产生很大的通量散度（flwx-divergence）。这将导致由于电子迁移感应开路状态而产生的早期导体失效。
图2描述了金属化之后，在半导体基片表面上形成的硅沉淀。显然，应将这些硅沉淀消除掉。到目前为止，只能用砂磨，过蚀刻或湿蚀刻的方法，或者通过使用含有可以从基片消除沉淀的基团的腐蚀剂，来除掉硅沉积。
但是，当在高温下淀积金属层时，硅沉淀是不易除掉的。当用过蚀刻去掉硅沉积时，其图形会被传送到基底层，并且在过蚀刻完成之后这些图形会残留下来。于是半导体基片的表面质量与外观仍旧糟糕。
基于以上原因，需要有一种能在半导体器件中形成一平面金属布线层的方法，它能克服所有上述现有工艺过程中的缺点与不足。本顶发明则是针对和能够满足这种要求的。
因此，本发明的目的是提供一种在半导体器件中形成金属布线层的改进方法，其中，半导体器件具有在半导体基片上形成的接触孔。该方法包括步骤：淀积一种金属，然后完全填充接触孔，以获得可靠的金属布线层。
本发明的另一个目的是提供一种为金属布线图案形成一金属层的改进方法，并且该方法不会在后续过程中产生任何硅沉淀。
根据本发明，提供了一种制造半导体器件的方法，该方法包括步骤：在半导体基片上形成一绝缘夹层;在绝缘夹层上提供一个在半导体基片上形成的开口;在半导体晶片上形成一个第一金属层;对该第一金属层进行热处理，以用所述金属填充开口;在第一金属层上形成一个第二金属层，然后对第二金属层进行热处理，以使该层平面化。
第一金属层是通过在低温、真空的条件下淀积一种诸如铝或铝合金的金属来形成的。合适的铝合金包括，例如Al-0.5%Cu，Al-1%Si，Al-1%Si-0.5%Cu等等。淀积第一金属层最好是在150℃以下进行。温度越低，在后续的热处理时，金属原子越容易向开口处迁移。第一金属层的厚度最好是预定的整个（复合）金属层厚度（即第一与第二金属层厚度之和）的三分之一到三分之二。
在真空中形成第一金属层之后，在不打开真空的情况下，对该金属层进行热处理。这种热处理是在一种10毫乇或10毫乇以下的惰性气体环境中，或在5×10-7乇或5×10-7以下的真空中，使用气体传导法或RTA（快迅热退火）法，加热半导体基片而实现的，其温度范围在0.8Tm-Tm之间变化，最好是在500℃-550℃，其中Tm是该金属的熔点。此处纯铝的熔点是660℃。对于铝合金，则可以把其共晶点看作为熔点。Al-1%Si合金，Al-0.5%Cu合金及Al-0.5%Cu-1%Si合金的共晶点分别是577℃，548℃与520℃。热处理是在惰性气体（如N2，Ar）或一种还原气体（H2）的环境下进行。当对金属层进行热处理时，为了减小表面自由能金属原子向开口迁移。其结果是开口被金属填充。随着金属原子向开口迁移，金属表面积会减小。于是，金属层的突出部分会从开口的上部消失，开口的入口处变大。因此，以后淀积第二金属层时，可以获得良好的金属层阶梯覆盖。
如果在上述热处理步骤中打开真空，就会引起氧化形成Al2O3膜，这种Al2O3膜会阻止铝原子在上述温度下向开口处迁移，于是，开口就不能完全由金属填充，很明显，这是人们所不希望的。当采用氩气体传导法时，上述热处理步骤最好持续1-5分钟，而在使用RTA设备时，对金属层的热处理则最好需要几个20-30秒周期，或持续大约2分钟。
此后，按上述形成第一金属层相同的方式，通过淀积金属形成第二金属层，但后者金属淀积的温度是350℃以下。在第二金属层形成之后，也要按照与第一金属层热处理相同的方式，对第二金属层进行热处理。
所有上述步骤都是在一种10毫乇或10毫乇以下的惰性气体中，或者5×10-7乇或5×10-7乇以下的真空中进行的，并且不要打开真空，这是本发明最重要的特征之一。
根据本发明的一个实施例，在半导体基片上形成一开口之后，要在整个半导体基片（包括开口）表面上形成一个扩散阻挡层。该阻挡层由一种过渡金属或过渡金属的化合物，如钛或氮化钛，而组成。
当由铝或铝合金膜制成的布线层通过接触孔与一个掺杂薄层区的表面相连接，并且完成了热处理时，铝扩散到掺杂区域并且穿透PN-结，这就引起PN-结峰值并且有可能损坏PN-结。
为了防止铝与半导体基片之间的反应，已经提供了一种方法，该方法包括在由铝或铝合金构成的成的布线层与半导体基片的表面之间设置一个由氮化钛构成的阻挡层。例如，在J.Vac.Sci.Technol.，A4（4）（1986年，第1850-1854页）中公布了用一种活性溅射方法形成氮化钛的技术。美国专利第4，897，709号也公布，在一个大纵横比的极细孔的内表面上，使用厚度均匀特性优良的氮化钛膜作为阻挡层。
此外，Yoda    Dakashi等人也提出了一种制造半导体器件的方法，该方法包括步骤：形成双层阻挡层以阻止布线层与半导体基片或与接触孔内表面上的绝缘层之间起反应，然后在加热半导体基片至一设定温度的同时用淀积金属（如铝合金）填充所述接触孔（参见与1989年3月14日提交的日本专利申请第01-061557号相对应的南朝鲜公开专利申请第90-15227号）。
现在回到本发明，通过使用上述任何一种技术，都能很容易地在本发明的接触开口的内表面上形成一个扩散阻挡层。该阻挡层最好包括第一阻挡层（如钛金属层）与第二阻挡层（如氮化钛层）。第一阻挡层的厚度最好是100-300埃，第二阻挡层的厚度最好是200-1500埃。
根据本发明的另一方面，在第二金属层上形成一个抗反射层，以防止后续光刻步骤的有害反射，从而改善金属布线层的可靠性。
进一步地，根据本发明，提供了一种制造半导体器件的方法，该方法包括步骤：提供上面带有开口的半导体晶片，在该晶片上形成一个金属层，然后对该金属层进行热处理以用金属填充开口，其中形成金属层所用的金属是不含硅成份的铝或铝合金。本发明的开口最好是在其上部上带有一个阶梯的接触孔。
用来实现本发明的较合适的金属包括，例如：纯铝，铝-铜和铝-钛。此外，Al-Ti合金的共晶点是665℃。根据本发明的一个较佳施实例，金属层由这样的方法形成，该方法包括步骤：通过淀积第一金属层形成第一金属层，对第一金属层进行热处理，然后在第一金属层上淀积第二金属层。第一或第二金属层中有一层是纯铝或不含有硅元素的铝合金，而另一层则是含有硅元素的铝合金。金属层也可以通过连续淀积一种不含硅元素的金属与一种含硅元素的金属而形成，其中每种淀积至少进行一次。当温度降低时不含有硅元素的金属从含硅元素的金属中吸收硅原子。于是，可以消除半导体基片表面上形成硅沉积。此外，不含硅元素的金属从含硅元素的金属中吸收硅原子要比半导体基片上吸收硅原子更容易，于是可以有效地消除铝峰值。
根据本发明的另一方面，在形成开口之后，在整个半导体晶片表面上形成一个阻挡层，以便防止金属层与半导体基片或绝缘层之间起反应。该阻挡层包括一种具有高熔点的金属化合物。开口可以是一个在其上部有一阶梯的接触孔，其纵横比是1.0或1.0以上。
金属层最好是在温度为150℃以下真空溅射室中形成。热处理金属层的温度可以是0.8Tm-Tm。所有上述形成金属布线层的步骤最好是在真空中进行，并且各步骤之间不要打开真空。
通过下述参照附图的有关本发明的详细描述，将有助于更好地理解本发明的前述目的，在图中：
图1A、1B、1C描述了先有技术的形成金属层的方法（如美国专利申请号07/585，218所描述的）;
图2描述了图1的先有技术方法中金属化后，在半导体基片的表面上形成的硅沉淀;
图3A-3D表示根据本发明的形成金属布线层的方法的一个实施例;
图4A-4D表示根据本发明的形成金属布线层的方法的另一个实施例;
图5是一个SEM图，它给出了一个由金属完全填充的开口，其中金属是在一个根据本发明的一种方法获得的半导体基片上形成的;
图6描述了根据本发明的一种方法最终获得的纯净的半导体基片表面。
较佳实施例的描述：
实施例1
图3A-3D描述了根据本发明，形成了一个金属布线结构的方法的一个实施例。
图3A描述了形成第一金属层的一个步骤。更具体地，在带有绝缘夹层（22）的半导体基片（21）上，形成直径为0.8μm，且其上有一阶梯部分的开口（23），然后净化基片（21）。
下一步，将包括诸如TiN的高熔点金属化合物的阻挡层（24）淀积在绝缘夹层（22）的整个表面与半导体基片（21）的暴露部分上。阻挡层（24）的厚度最好在200-1500埃之间。然后将基片（21）放到一个溅射反应室中（图中没有画出），在此通过淀积诸如铝或不含硅成份的铝合金形成第一金属层，其厚度是整个（复合）金属层的三分之二（当整个金属层的期厚度是6000埃时，它是4000埃），其温度大约是150℃，并且在预定的真空水平下，于是形成的第一金属层有小的铝晶粒与高的表面自由能。
图3B描述了填充开口23的步骤，更进一步说，在不打开真空室的情况下，将半导体晶片移到另一溅射反应室（图中未示出），在此，对第一金属层（25）进行热处理，其温度最好是550℃并且持续3分钟，从而引起铝晶粒向开口（23）处迁移，铝晶粒的迁移引起表面自由能降低，从而使其表面积减小并且如图3B所示能用铝完全填充开口。
图3C描述了在第一金属层（25）上形成第二金属层（26）的步骤，更具体地说，在温度350℃以下，通过淀积整个金属层所需总厚度的其余部分，形成第二金属层（26），从而完成整个金属层的形成。形成第二金属层（26）使用的是诸如Al-Si，或Al-Cu-Si等含硅成份的铝合金。
图3D描述了通过使用用传统的金属版印刷过程（如：已知的在半导体处理工艺中所广泛使用的）除去第二金属层（26）、第一金属层（25）及阻挡层（24）的预定部分而形成的金属布线图案。
实施例2
图4A-4D描述了根据本发明，形成金属布线图案的方法的另一实施例。
图4A描述了形成第一金属层的步骤，更详细地说，在具有SiO2构成的绝缘层（33）的半导体基片（31）上，形成直径0.8μm，并且在其上部具有阶梯的开口（35），然后净化基片（31）。为了阻止布线层与半导体基片（31）或与绝缘层（33）之间的反应，在整个绝缘层（33）表面以及包括开口（35）在内的半导体基片（31）的暴露部分上，形成由Ti组成的第一扩散阻挡层（37）;其厚度最好在100-500埃之间;在第一扩散阻挡层（37）上形成第二扩散阻挡层（39），它由TiN组成（其厚度最好在200-1500埃之间）。
下一步，在温度大约为450℃的N2气体环境下对整个半导体晶片进行热处理，持续半小时。然后，在第二扩散阻挡层（39）上淀积第一金属层（41），其厚度最好是2000-4000埃，使用的合金是例如Al-0.5%Cu。Al-1%Si，或Al-0.5%Cu-1%Si，加热温度是150℃或150℃以下，使用的方法或者是溅射法或者是真空蒸气淀积法。
图4B描述了热处理金属层（41）的一个第一步骤，更进一步说，是在不打开真空的情况下，使用气全传导法，在温度0.8Tm-Tm，在10-2乇或10-2乇以下的一种惰性气体中，或在5×10-7乇或5×10-7乇以下真空中，对金属层（41）进行1-5分钟热处理。
图4C描述了形成第二金属层（43）的步骤，在不打开真空的情况下，温度为350℃以下，在第一金属层（41）的整个表面上形成第二金属层，其厚度最好是在2000-4000埃之间。
图4D描述了对第二金属层（43）进行热处理的第一个第二步骤，从而使金属层的表面平面化。该步骤在不打开真空的条件下，按与第一热处理步骤同样的方式进行。从而在第二金属层（43）的表面上形成一个包括诸如TiN的过渡金属化合物的抗反射层，其厚度最好是在200-500埃之间。然后，根据传统的金属板印刷过程，可以获得一个金属布线图案（图中未示出）。
根据本发明的原理，在对金属层进行热处理时，在半导体晶片上形成的金属层的金属原子向开口迁移。当金属层在较低温下淀积时，在后续的热处理中，金属原子更容易向开口处迁移。此外，在对第一淀积金属层进行热处理之后，在低温下淀积第二金属层，接着对其进行热处理。用这种方式，可以获得平面化金属层，并且很容易和有效地进行后续的金属板印刷步骤。而且，根据本发明，通过适当地处理第二淀积金属层，开口可以完全由金属填充。图5的显微照片描述了该结果。
进一步，根据本发明，含有硅元素的金属与不含硅元素的金属可以连续或同时被淀积以形成复合金属层，当半导体基片的温度降低时，不含硅元素的金属层吸收含硅元素的金属层的硅原子。于是，在形成布线图案之后，半导体器件的表面上并不形成硅沉淀，并且可以完全消除Al峰值。如图6所示，可以实现一个纯净的半导体基片表面，从而，可以获得一个可靠的金属布线图案。
尽管参照特定实施例，描述了本发明，本专业熟练人员在不违背如后附的权利要求书所定义的本发明的精神与范围条件下，可以做出各种修改。

Claims (40)

1、一种制造半导体器件的方法，包括步骤：
在半导体基片31上形成一个绝缘夹层33；
在所述绝缘夹层33上提供一个开口35；
在所述绝缘夹层上面形成第一金属层41；
对所述第一金属41层进行热处理以使用所述第一金属层41的金属填充所述开口35；
在所述第一金属层上开形成一个第二金属层43，从而提供一复合金属层；和
用一种使生成的第二金属层43的表面平面化的方式对第二金属层43进行热处理。
2、根据权利要求1的方法，其中：所述开口35伸向所述半导体基片31的表面，从而暴露出所述半导体基片31表面的一部分;和
形成所述第一金属层的步骤包括在所述绝缘夹层33和所述半导体基片31的暴露的表面部份上面形成所述第一金属层41的步骤。
3、根据权利要求2的方法，进一步在所述绝缘夹层33的表面和限定所述开口35的半导体基片31上形成扩散阻挡层37，39的步骤。
4、根据权利要求3的方法，其中所述扩散阻挡层37，39由从包括过渡金属族和过渡金属化合物中选出的金属所构成。
5、根据权利要求3的方法，其中所述扩散阻挡层37，39由从包括钛族和氮化钛中选出的材料所构成。
6、根据权利要求3的方法，其中所述扩散阻挡层37，39的形成步骤包括步骤：
在所述绝缘夹层33和限定所述开口35的半导体基片31上形成第一扩散阻挡层37;和
在所述的第一扩散阻挡层37上面形成第二扩散阻挡层39。
7、根据权利要求6中的方法，其中，所述第一阻挡层37由Ti构成，所述第二阻挡层由氮化钛构成。
8、根据权利要求6的方法，其中，所述第一阻挡层的厚度100-500埃，第二阻挡层的厚度是200-1500埃。
9、根据权利要求2的方法，其中，所述第一金属层形成步骤包括：在真空中、低温下，在所述绝缘夹层33和所述半导体基片31的暴露表面部分，淀积金属。
10、根据权利要求9的方法，其中所述低温为150℃以下。
11、根据权利要求1中的一种方法，其中所述对第一金属层进行热处理的步骤是在温度变化范围为0.8Tm-Tm下进行的，其中Tm是该金属的熔点。
12、根据权利要求9的方法，其中所述对第一金属层进行热处理的步骤是在不打开真空的条件下进行的。
13、根据权利要求1的方法，其中，所述第一金属层41的厚度为所述复合层预定厚度的三分之一到三分之二。
14、根据权利要求1的方法，其中所述第二金属形成步骤包括在温度为350℃以下时，在所述第一金属层上淀积一种金属的步骤。
15、根据权利要求1的方法，其中所述第二金属层43的厚度为所述复合层的预定厚度的三分之一到三分之二。
16、根据权利要求1的方法，其中所述第二金属层热处理步骤是在温度变化范围为0.8Tm-Tm下进行的，其中Tm是该金属的熔点。
17、根据权利要求1的方法，其中，所有步骤都是在真空下进行，并且各步骤间不要打开真空。
18、根据权利要求1的方法，其中，所有步骤是在一种惰性气体环境中进行的。
19、根据权利要求1的方法，其中，所有步骤是在一种还原气体环境中进行的。
20、根据权利要求18的方法，其中所述步骤是在一种10毫乇或10毫乇以下的惰性气体环境中进行的。
21、根据权利要求2的方法，进一步包括在所述第二金属层上形成一个抗反射层45的步骤。
22、根据权利要求21的方法，其中所述抗反射层45由一种过渡金属化合物构成。
23、根据权利要求22的方法，其中所述过渡金属化合物是氮化钛。
24、根据权利要求2的方法，其中所述第一与第二层41，43由从包括铝族和铝合金中选出的金属所构成。
25、根据权利要求1的方法，其中所述开口35是在其上部有阶梯的接触孔。
26、根据权利要求1的方法，其中所述第一金属层41由从不含硅元素的铝和铝合金族中选出的一种金属构成，而所述第二金属层43则由从含有硅元素的铝族和铝合金中选出的一种金属构成。
27、根据权利要求1的方法，其中所述第一金属层41由从含有硅元素的铝族和铝合金中选出的一种金属构成，而所述第二金属层43则由不含硅元素的铝族和铝合金中选出的一种金属构成。
28、一种制造半导体器件的方法，包括步骤：
提供在其中形成有开口23的半导体晶片;
在半导体晶片上形成金属层25;
对所述金属层23进行热处理，以便用所述金属层的金属完全填充所述开口23;和
所述金属层23的金属由从不含硅成份的纯铝与铝合金族中选出的一种金属构成。
29、根据权利要求28的一种方法，进一步包括在含有限定所述开口23的表面的所述半导体晶片的整个表面上形成一个阻挡层24的步骤。
30、根据权利要求28的一种方法，其中所述铝合金是Al-Cu合金和Al-Ti合金。
31、根据权利要求28的一种方法，其中，所述开口23包括在其上形成有阶梯部分的接触孔。
32、根据权利要求28的一种方法，其中所述金属层形成步骤，是通过在真空中，使用溅射过程，在所述半导体晶片上淀积一种金属来实现的。
33、根据权利要求32的方法，其中所述金属层形成步骤是在温度为150℃或150℃以下进行的。
34、根据权利要求28的一种方法，其中所述开口23的纵横比大于1.0。
35、根据权利要求28的一种方法，其中所述金属层热处理步骤是在一个溅射室中，在真空下并且不打开真空的条件下进行的。
36、根据权利要求28的一种方法，其中所述金属层热处理步骤是在其范围为所述金属熔点的80%与所述金属熔点之间的温度下进行的。
37、根据权利要求29的方法，其中所述阻挡层24由高熔点的金属化合物构成。
38、根据权利要求37的方法，其中所述金属化合物是氮化钛。
39、根据权利要求28的一种方法，进一步包括，在所述金属层25上形成另一金属层26的步骤，所述另一金属层26含有硅元素。
40、根据权利要求28的一种方法，其中所述金属层形成步骤包括使用溅射技术淀积第一金属层25，然后，在所述第一金属层25上淀积第二金属层26的步骤。
CN92105037A 1991-06-27 1992-06-25 制造半导体器件的方法 Expired - Lifetime CN1032285C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR910010766 1991-06-27
KR91-10766 1991-06-27

Publications (2)

Publication Number Publication Date
CN1068681A true CN1068681A (zh) 1993-02-03
CN1032285C CN1032285C (zh) 1996-07-10

Family

ID=19316392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN92105037A Expired - Lifetime CN1032285C (zh) 1991-06-27 1992-06-25 制造半导体器件的方法

Country Status (3)

Country Link
KR (1) KR950010042B1 (zh)
CN (1) CN1032285C (zh)
NL (1) NL194710C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397614C (zh) * 2005-06-10 2008-06-25 海力士半导体有限公司 用于在半导体装置中制造金属线的方法
CN101694835A (zh) * 2009-10-13 2010-04-14 上海宏力半导体制造有限公司 金属层的制造方法
CN104409325A (zh) * 2014-11-17 2015-03-11 福建福顺微电子有限公司 一种改善集成电路厚铝蒸发镀膜工艺铝条缺口的方法
CN111615868A (zh) * 2018-09-17 2020-09-01 株式会社考恩斯特 利用激光化学气相沉积的精细布线形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402778B (en) * 1996-07-12 2000-08-21 Applied Materials Inc Aluminum hole filling using ionized metal adhesion layer
KR100244432B1 (ko) * 1996-11-19 2000-03-02 김영환 반도체 소자의 알루미늄막 형성방법
KR100414746B1 (ko) * 1996-12-31 2004-03-31 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
JPH0727879B2 (ja) * 1989-03-14 1995-03-29 株式会社東芝 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397614C (zh) * 2005-06-10 2008-06-25 海力士半导体有限公司 用于在半导体装置中制造金属线的方法
CN101694835A (zh) * 2009-10-13 2010-04-14 上海宏力半导体制造有限公司 金属层的制造方法
CN104409325A (zh) * 2014-11-17 2015-03-11 福建福顺微电子有限公司 一种改善集成电路厚铝蒸发镀膜工艺铝条缺口的方法
CN104409325B (zh) * 2014-11-17 2017-05-10 福建福顺微电子有限公司 一种改善集成电路厚铝蒸发镀膜工艺铝条缺口的方法
CN111615868A (zh) * 2018-09-17 2020-09-01 株式会社考恩斯特 利用激光化学气相沉积的精细布线形成方法
CN111615868B (zh) * 2018-09-17 2023-11-21 苏州科韵激光科技有限公司 利用激光化学气相沉积的精细布线形成方法

Also Published As

Publication number Publication date
NL194710C (nl) 2002-12-03
KR930001311A (ko) 1993-01-16
CN1032285C (zh) 1996-07-10
NL9201095A (nl) 1993-01-18
KR950010042B1 (ko) 1995-09-06
NL194710B (nl) 2002-08-01

Similar Documents

Publication Publication Date Title
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
KR960010056B1 (ko) 반도체장치 및 그 제조 방법
US5843842A (en) Method for manufacturing a semiconductor device having a wiring layer without producing silicon precipitates
US5843843A (en) Method for forming a wiring layer a semiconductor device
US5665659A (en) Method for forming metal layer of a semiconductor device
US5094977A (en) Stress reduction in metal films by laser annealing
JPH04245457A (ja) レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法
JPS6039866A (ja) 集積半導体回路
CN1032285C (zh) 制造半导体器件的方法
KR100331906B1 (ko) 반도체 장치의 제조 방법
JPH0212011B2 (zh)
JPH09186103A (ja) 金属配線の構造及びその形成方法
US4680854A (en) Forming low resistivity hillock free conductors in VLSI devices
JPH08330427A (ja) 半導体素子の配線形成方法
JP4005295B2 (ja) 半導体装置の製造方法
JP4195432B2 (ja) 相互接続用の自己封止型銀合金
JPH06204218A (ja) 半導体装置の製造方法
JP3167948B2 (ja) 導電構造およびその形成
JPH09186157A (ja) ２層構造の銅拡散防止膜の形成方法
JP2992524B2 (ja) 半導体素子の配線形成方法
JP3368629B2 (ja) 半導体装置
KR100353657B1 (ko) Aㅣ/Ti적층배선과그의형성방법및배선구조
JP3510943B2 (ja) 半導体装置の製造方法
JP2723023B2 (ja) 半導体装置およびその製造方法
KR100250954B1 (ko) Tasinx 확산 방지막의 제조방법과 그를 이용한 반도체 소자의 접촉접합 및 다층금속 배선

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20120626

Granted publication date: 19960710