JP3167948B2 - 導電構造およびその形成 - Google Patents

導電構造およびその形成

Info

Publication number
JP3167948B2
JP3167948B2 JP33540996A JP33540996A JP3167948B2 JP 3167948 B2 JP3167948 B2 JP 3167948B2 JP 33540996 A JP33540996 A JP 33540996A JP 33540996 A JP33540996 A JP 33540996A JP 3167948 B2 JP3167948 B2 JP 3167948B2
Authority
JP
Japan
Prior art keywords
layer
alloy
rare earth
earth element
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33540996A
Other languages
English (en)
Other versions
JPH09186238A (ja
Inventor
マリア・ロネイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09186238A publication Critical patent/JPH09186238A/ja
Application granted granted Critical
Publication of JP3167948B2 publication Critical patent/JP3167948B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路チ
ップ、特に、いくつかのレベルの配線が必要とされる半
導体集積回路チップ上の相互接続配線のための導電構造
に関するものである。
【0002】
【従来の技術】トレンチなどを形成するためにSiO2
または他の誘電体のパターニング、続いてトレンチを充
填するコンフォーマル金属付着、続いてトレンチ外の金
属を除去するための化学機械研磨によるコンフォーマル
金属の平坦化は、ダマシン(Damascene)プロ
セスと呼ばれている。ダマシン・プロセスでは、パター
ニングされた誘電体内に形成されたトレンチすなわちリ
セスに、導体が充填されるが、導体は誘電体特徴部(f
eatures)の表面から完全に除去される。ダマシ
ン・プロセスは、オンチップ配線応用のためのラインお
よびバイアを形成するのに用いられる。反応性イオン・
エッチング(RIE)により導体金属がパターニングさ
れ、続いて誘電体のコンフォーマル付着が行われ、続い
て化学機械研磨による誘電体の平坦化が行われるオンチ
ップ配線プロセスは、かなり高価であり、用いられる合
金元素の量を制限し、アラインメントの問題がある。
【0003】ダマシン・プロセスに現在用いられる金属
(metallurgy)は、例えば、200オングス
トロームのチタン・ライナと、低温付着された2500
オングストロームのAl−1重量%・Si−0.5重量
%・Cu合金と、約500℃で付着された5000オン
グストロームのAl−0.5重量%・Cu合金とよりな
る交互RIEプロセスに用いられる金属と同じである。
この場合、アルミニウム合金は、平均して0.33%の
共晶形成シリコンを有している。チタンは、高温付着の
際に非常に硬い大粒状のTiAl3 を形成し、これが導
体ラインの側壁にクラックを生じさせる。研磨によって
大領域の誘電体からTiAl3 を除去することは非常に
時間がかかり、このことが軟質アルミニウム合金で作る
ことのできる導体の上部のかなりの過研磨を生じる。そ
の結果、導体のシート抵抗が高くなる。
【0004】他の問題は、アルミニウム合金の銅が、研
磨中に研磨スラリーに加わり、したがって研磨がチタン
・リッチの界面層に達すると、スラリー溶液で銅メッキ
されることである。銅のメッキは、誘電体表面を経てワ
イヤ間の短絡を生じさせる。
【0005】
【発明が解決しようとする課題】本発明の目的は、上述
の問題を有さない、アルミニウム合金および金属組合せ
からなる導電構造およびその形成を提供することであ
る。
【0006】本発明の他の目的は、研磨能力を増進する
金属合金および金属組合せからなる導電構造およびその
形成方法を提供することにある。
【0007】本発明のさらに他の目的は、トレンチすな
わちリセス、およびバイアの成形充填(form fi
lling)を改善する金属合金および金属組合せから
なる導電構造およびその形成方法を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明によれば、リセス
を有する誘電体基板と、リセスの底部および側壁の上に
形成され、Ti,Zr,Hf,V,Nb,Ta,W,お
よびそれらの合金よりなるグループから選ばれた材料で
あって、接着性を与え且つ湿潤を増進する働きをする材
料よりなる層と、この層の上に形成され、Al−希土類
元素またはイットリウム合金(希土類元素またはイット
リウムは、0.02〜5原子パーセントの範囲にある)
と、Al−希土類元素またはイットリウム合金の層の上
に形成された、AlCu合金またはAl−Cu−Si合
金またはAl−Cu−Ge合金よりなる層とを備え、A
lCu合金またはAl−Cu−Si合金またはAl−C
u−Ge合金よりなる層は、誘電体層内のリセスを充填
し、合金元素のいずれもが5原子パーセント未満であ
る。本発明は、さらに、複数の層のうちの少なくとも一
方の層内に、Al−M−希土類元素またはAl−M−Y
三成分化合物分散質(Mは、Ti,Zr,Hf,V,N
b,Ta,W,およびそれらの合金よりなるグループか
ら選ばれる)をさらに有している。
【0009】本発明は、さらに、MAl3 (Mは、T
i,Zr,Hf,V,Nb,Ta,W,およびそれらの
合金よりなるグループから選ばれる)の形成に抵抗する
2層構造を提供する。この2層構造は、基板上のMより
なる第1の層と、第1の層の上に形成された、共晶相合
金よりなる第2の層とを備え、共晶相合金は、Alと、
Y,Gd,Dy,Ho,ErおよびSmよりなるグルー
プから選ばれた1種以上の元素とを含んでいる。
【0010】本発明は、さらに、M(Ti,Zr,H
f,V,Nb,Ta,W,およびそれらの合金よりなる
グループから選ばれる)よりなる層と物理的に接触する
Al合金層内でMAl3 の形成を低減する方法を提供す
る。この方法は、基板上にMよりなる層を形成するステ
ップと、Alと、Y,Gd,Dy,Ho,ErおよびS
mよりなるグループから選ばれた1種以上の元素とから
なる共晶相合金を選ぶステップと、Mよりなる層の上
に、共晶相合金よりなる層を形成するステップとを含ん
でいる。本発明は、複数の層を加熱処理して、共晶相合
金よりなる層内に、Al−M−希土類元素の球状分散質
を形成するステップを、さらに含んでいる。
【0011】本発明は、さらに、半導体チップ上の多層
配線のための導体であって、AlR,AlGeR,Al
SiR(Rは、希土類元素またはイットリウムである)
よりなる金属を備え、この金属は、Alとその合金より
なるグループから選ばれた第1の領域と、Rによって第
1の領域に分散されたAlMR化合物,Ge,またはS
iよりなる第2の領域とを有し、第1の領域および第2
の領域は、約共晶界面エネルギーの界面エネルギーを有
し、これにより金属を研磨することにより形成されるく
ずが、共晶界面エネルギーにより強められ、くずのサイ
ズが前記第2の領域の距離により決定される。
【0012】
【発明の実施の形態】図1は、導体構造10を示す。こ
の導体構造は、誘電体12の上に形成されており、誘電
体は、リセス13〜15を有するようにパターニングす
ることができる。誘電体12は、例えば、二酸化シリコ
ン,窒化シリコン,ポリイミド,またはダイアモンドラ
イク・カーボンとすることができる。誘電体12は、基
板16の上にスピン・オンまたは付着することができ
る。基板16は、基板に埋込まれた誘電体および導体の
低レベル配線、あるいは、半導体デバイスおよびコンタ
クト(図示せず)を含む、シリコンのような半導体とす
ることができる。
【0013】導体構造10は、第1の層18を有してい
る。この第1の層は、接着層,湿潤層,および/または
拡散隔壁として機能し、ライナとも呼ばれる。第1の層
18は、Ti,Zr,Hf,V,Nb,Ta,Wおよ
び,それらの合金よりなるグループから選ばれた金属と
することができる。第1層18は、約100〜400オ
ングストロームの範囲の厚さを有することができ、スパ
ッタリング,平行(collimated)スパッタリ
ング,または他の適切な手段によって形成される。第1
の層18の形成に続いて、第2の層20が、室温または
低温で、スパッタリングまたは他の適切な手段によって
形成される。
【0014】第1の層18の上に形成された第2の層2
0は、アルミニウム−希土類元素合金,好ましくはアル
ミニウム−ガドリニウム合金,または他のアルミニウム
−希土類元素合金,またはアルミニウム−イットリウム
合金とすることができる。Gd以外の他の適切な希土類
元素は、表1に示されるDy,Ho,Er,およびSm
である。
【表1】 アルミニウム・リッチ共晶の濃度 Gd..... 5.0原子%.....23.0重量% Dy..... 2.5原子%.....13.4重量% Ho..... 1.8原子%.....10.0重量% Er..... 1.0原子%..... 6.0重量% Sm..... 3.0原子%.....15.0重量% Si.....12.2原子%.....12.6重量% Ge.....28.4原子%.....51.6重量% Al−希土類元素またはAl−Yよりなる第2の層20
は、好ましくは、表1に示す共晶の組成を有している。
または、第2の層20中の希土類元素またはY成分は、
共晶組成よりも少なくなければならない。
【0015】第3の層22が、十分は厚さで第2の層2
0の上に形成され、誘電体12の上面のレベルまで、ま
たはこのレベルの上に、リセスすなわちトレンチ13〜
15を完全に充填する。第3の層22は、例えば約35
0〜550℃の範囲の高温で、形成しあるいは付着する
ことができる。第3の層は、アルミニウム合金、好まし
くはAl−Cu合金、あるいはAl−Si−Cu合金、
あるいはAl−Ge−Cuとすることができ、合金中の
いずれか1つの元素の量が5原子パーセントを越えない
ものとする。
【0016】図2には、導体構造28が示されている。
この導体構造28は、重要である。というのは、MAl
3 (Mは、Ti,Zr,Hf,V,Nb,Ta,Wより
なるグループから選ぶことができる)の形成が、希土類
元素の存在によって軽減されるからである。アルミニウ
ム−希土類元素合金またはアルミニウム−イットリウム
合金、好ましくはアルミニウム−ガドリニウム合金が、
第1の層18の上部の第2の層20として、低温付着さ
れるならば、MAl3 の代わりに、Al−M−希土類元
素またはAl−M−Yの三成分化合物分散質30が、第
1および第2の層の元素から形成される。例えば、第1
の層18がTiであり、第2の層20中の希土類元素が
Gdであるならば、TiAl3 の代わりに、Al−Ti
−Gdの三成分化合物分散質が形成される。三成分化合
物分散質30は、TiAl3 のように硬くない。したが
って、第1および第2の層18,20(導体構造の一部
である)は、側壁にクラッキングを発生させない。フィ
ールド(誘電体の領域)の底部から、研磨によって、三
成分化合物分散質30を除去することは、非常に容易な
ので、アルミニウム合金導体の過研磨は、図3に示すよ
うに、軽減され、あるいは排除される。さらに、導体ラ
イン33〜35は過研磨されないので、導体ライン33
〜35のシート抵抗も減少する。電流が分散質の周りに
拡がるので、導電率の低下は、TiAl3 の連続層によ
る導電率の低下に比べて、問題とはならないことを知る
ことは重要である。
【0017】図2および図3において、図1の装置に対
応する機能に対しては、同一の参照番号を用いている。
【0018】Al−Cu合金(層22に用いられるなら
ば)からの銅は、研磨中にスラリー溶液に加わらない
が、希土類原子またはY原子は、電気的に非常に陰性で
あるので、スラリー溶液に加わる。希土類原子またはY
原子は、Cuに対して犠牲的防食を与える。研磨中にC
uがスラリー溶液に加えられなければ、スラリー溶液で
Cuメッキされない。希土類原子またはY原子は、層2
0のアルミニウム−希土類原子合金、またはアルミニウ
ム−イットリウム合金から、あるいはアルミニウム−M
−希土類原子またはアルミニウム−M−イットリウムの
三成分化合物分散質(Mは、Ti,Zr,Hf,V,N
b,Ta,Wおよびそれらの合金よりなるグループより
選ばれる)から出てくる。
【0019】図3は、誘電体上面17′より上の余分の
導体構造28を研磨することによって形成された、リセ
ス13〜15内の導体ラインを示す。誘電体面17を、
研磨によって少し低下させて、新しい面17′を形成す
ることができた。
【0020】図4は、Al−Gd相図である。図4にお
いて、縦座標は温度(℃)を示し、横座標はガドリニウ
ムの重量%を示す。図4は、5原子パーセントのGdす
なわち23重量パーセントのGdで、共晶が存在するこ
とを示している。図4に示すように、Gdのより小さい
濃度でも、すなわち5原子パーセントよりも小さくて
も、凝固の温度範囲は、多くとも10℃である。したが
って、良好な合金フローのための条件を、層20中の小
さな原子パーセントの合金元素で、満たすことができ
る。このような小さな温度範囲の凝固を実現するには、
表1に示すSiまたはGe合金元素の場合に、より大き
い原子パーセントが必要とされる。図4において、温度
範囲は、カーブまたはライン44と45との間のスペー
スである。イットリウムは、また、同様の相図を有して
いる。
【0021】図5は、研磨前の従来技術のパターニング
された誘電体の上の配線レベル49を示す。図5におい
て、リセス51〜53を有する誘電体50が、パターニ
ングされている。誘電体50の上に付着されたライナ
は、ライナの上に付着されたAl合金層55と反応し、
ライナはTiAl3 の層56を形成する。この層は、ラ
イナ層よりも約3倍厚い厚さを有している。ライナ(図
示せず)は、誘電体50と層56との間に残り得る。
【0022】図6は、研磨後のパターニングされた誘電
体50上の配線レベル49′を示す。研磨された層56
は、薄くなって層56′となっている。層56′は、研
磨に耐えた部分である。パターニングされた誘電体50
は、リセス51〜53間が、研磨またはえぐり取られ
て、層50′となっている。Al合金層55は、かなり
研磨されて、リセス51〜53の領域における誘電体5
0′の減少した高さの故に、55′にまで薄くされてい
る。このことは、領域から硬いTiAl3 層56′を除
去する要求によって、必要とされた。リセス51〜53
内のAl合金55′の断面積が小さくなるにつれて、導
体の抵抗率は増大する。他の問題は、残りの導体の断面
が、約70μΩ・cmの抵抗率を有するTiAl3 層だ
け、さらに減少することである。図6において、図5の
装置に対応する機能に対して、同一の参照番号が用いら
れている。
【0023】ダマシン・プロセスでは、高い寸法的およ
び幾何学的精度で、ほぼ完璧な面を作製し(平坦化と呼
ばれる)、および短絡を引きおこし、高レベルのメタラ
イゼーションにインプリント(imprints)を担
持する欠陥、最も重要には金属表面のスクラッチのない
ようにするには、化学機械研磨プロセスが必要とされ
る。アルミニウムと、AlCuのような合金とは、研磨
するには困難な金属である。というのは、金属自体は軟
らかいが、金属の表面に生じる自然酸化物が、極端に硬
い化合物(それ自体が周知の研磨材である)であるから
である。アルミニウム研磨スラリーに、いかに穏やかな
研磨材が最初に供給されようとも、研磨中に集積回路の
被加工物表面から除去されたアルミニウム粒子が、酸化
される。酸化されたアルミニウム粒子は、スラリー内に
研磨材を作り、被加工物表面にスクラッチを生じる。
【0024】研磨中に研磨面から出るアルミニウムは、
“研磨くず(polishingdebris)”と呼
ばれる。本願発明では、パターニングされない、および
パターニングされた(200μmと0.25μmとの間
でパターン寸法が変化する)アルミニウム膜を研磨中
に、ブランケット膜が最高密度のスクラッチを有し、他
方、パターニングされたアルミニウム膜では、アルミニ
ウム・ラインが細くなればなるだけ、およびこれらライ
ンがアルミニウムの大きなフィールドからさらに離れれ
ば離れるだけ、スクラッチの密度は小さくなることが観
察された。この現象の理由は、次のとおりである。すな
わち、パターニングされた膜では、アルミニウム・ライ
ン面は、SiO2 面と交互し、したがって研磨によって
除去されるアルミニウム粒子が、大きなアルミニウム・
フィールドの研磨中よりも、より小さい断片(piec
es)に分解され、これら小さい粒子が、酸化される
と、小さい研磨粒子となり、小さなスクラッチを形成す
る。しかし、大きいアルミニウム・ラインのスクラッチ
無し研磨は、集積回路チップの構成のレイアウトに依存
することができない。というのは、集積回路チップは、
パッドのための連続するアルミニウム面の大きな領域を
有する必要があり、チップがたとえ0.25μmのアル
ミニウム・ラインのみよりなるとしても、スクラッチ発
生研磨くずは、依然として非常に大きく、その粒子サイ
ズは、2次元すなわち幅と深さに制限される。研磨中に
削られる粒子が小さければ小さいほど、研磨された面の
品質は良くなる。研磨くずを、3次元のすべて、すなわ
ち幅,深さ,長さにおいて、小さいサイズに分解するに
は、アルミニウムまたはその合金(AlCuのような)
が、微細に分散し且つアルミニウムに対し低い界面エネ
ルギーを有する第2の相を含むように、合金化されなけ
ればならない。研磨中に、除去されるアルミニウムまた
はその合金は、第2の相に対する低エネルギー界面に沿
って破砕され、したがって第2の相の粒子間の距離、よ
って低エネルギー界面間の距離は、研磨くずのサイズ、
したがって研磨された面の品質を決定する。
【0025】固体状態で溶液を構成しない2つの元素間
の相図は、一定の組成および一定の温度で形成される共
晶によって特徴づけられる。というのは、系は2つの固
相と1つの液相からなり、したがって自由度を示さな
い。すなわち、組成も温度も、凝固中は変化し得ない。
2つの固相は、融成物から交互に結晶化し、層,ロッ
ド,または球状粒子を形成する。融成物は、元素と同じ
ように、単一の温度で凝固する。このことは、誘電体内
のリセスを成形充填するのに非常に有益である。研磨性
について、固体共晶の最も重要な特性は、以下のことで
ある。すなわち、2つの固相間の界面エネルギーは、す
べての界面エネルギーの間で最低であり、固体共晶を形
成する元素の粒界エネルギーの典型的に1/3〜1/4
である。このような低い界面エネルギーは、研磨中に、
研磨くずを共晶界面間の距離に近いサイズに分解するこ
とを保証する。
【0026】ダマシン研磨のためには、低濃度でアルミ
ニウムと共晶を形成する合金元素を捜さなければならな
い。というのは、大きい原子パーセントの合金元素は、
デバイス問題を生じさせるからである。1つの問題は、
導体またはチップの配線レベルを形成する合金の抵抗率
が高いことである。シリコンおよびゲルマニウムは、非
常に高い原子パーセンテージで、すなわちそれぞれ1
2.2および28.4原子パーセントで、アルミニウム
と共晶を形成する。したがって、非常に多量のこれら合
金元素(SiまたはGe)を、アルミニウムに加えなけ
ればならず、これは合金元素が拡散する故に、あらゆる
ところに存在する十分な量の共晶相を有するようにする
ためである。しかし、希土類元素は、表1に示すよう
に、かなり低い原子パーセントでアルミニウムと共晶を
形成する。例えば、AlGdは、5原子パーセントのG
dで共晶を形成する。この共晶では、Al相およびAl
3 Gd相は、合金内で交互する。それらの界面は、低エ
ネルギー共晶界面であり、この界面は、研磨中に分解
し、研磨くずを小さくする。すべての希土類元素(原子
番号57〜71)は、アルミニウムとの合金に対して同
様に振る舞うが、表1に与えられるこれら希土類元素
は、これらが雰囲気とあまり反応しないが故に、および
これらを購入し使用するに際してのコストの故に、好適
である。表1は、Gd,Dy,Ho,Er,Smが、5
〜1原子パーセントで、アルミニウムと共晶を形成する
ことを示している。
【0027】マイクロ電子応用における成形充填は、高
アスペクト比のトレンチを、周囲温度または上昇温度
で、金属で充填する能力を意味する。成形充填は、合金
の流動度に、および成形充填中に接触されなければなら
ない界面の品質に依存する。流動度は、モールド充填を
可能にする溶融合金の特性である。流動度に影響を与え
る特性は、粘度,表面張力,特定の合金が凝固する態様
である。溶融アルミニウムの粘度は、非常に低く、合金
化によって大きな影響を受けない。表面張力は、銅とシ
リコンとゲルマニウムの合金によって、変更されない。
希土類元素は、溶融アルミニウムの表面張力を、1重量
パーセントの合金元素あたり約10パーセントだけ減少
させる。このことは、成形充填のためには望ましい。
【0028】溶融アルミニウムの低粘度および低表面張
力は、成形充填のために望ましいが、これらの特性のい
ずれもは、凝固温度範囲と同じように重要である。流動
度は、凝固の温度範囲に逆比例する。すなわち、流動度
は、純金属および共晶合金に対しては最大であり、固溶
体合金に対しては最小である。
【0029】以上の実施例では、粘着層と、Al−希土
類元素合金(例えばAlGdまたはAlY合金)と、高
温リフロー中に特別に加熱処理して、接着層および希土
類からの元素と分散質を形成することのできるAl−C
u,またはAl−Cu−Si、またはAl−Cu−Ge
の層とを有する集積回路チップにおける配線レベルにつ
いて説明したが、当業者によれば、本発明の範囲を逸脱
することなく、変形,変更が可能なことは明らかであ
る。
【0030】まとめとして、本発明の構成に関して以下
の事項を開示する。 (1)底部および側壁を持つリセスを有する誘電体基板
と、前記リセスの底部および側壁の上に形成され、T
i,Zr,Hf,V,Nb,Ta,W,およびそれらの
合金よりなるグループから選ばれた材料であって、前記
底部および側壁に接着性を与える働きをする材料よりな
る第1の層と、前記第1の層の上に形成され、Al−希
土類元素合金およびAl−Y合金よりなるグループから
選ばれた第2の層とを備え、前記Al−希土類元素合金
の希土類元素は、0.02〜5原子パーセントの範囲に
あり、前記Al−Y合金のYは、0.02〜5原子パー
セントの範囲にある、ことを特徴とする導電構造。 (2)前記第2の層の上に形成され、Al,AlCu合
金,Al−Cu−Ge合金,およびAl−Cu−Si合
金よりなるグループから選ばれた材料よりなる第3の層
をさらに備える、ことを特徴とする上記(1)に記載の
導電構造。 (3)前記第3の層が、前記誘電体層内の前記リセスを
十分に充填する、ことを特徴とする上記(2)に記載の
導電構造。 (4)Al以外の前記第3の層の材料の成分は、それぞ
れ、5原子パーセント未満である、ことを特徴とする上
記(2)に記載の導電構造。 (5)前記第1の層および第2の層のうちの少なくとも
一方の層内に、Al−M−希土類元素三成分化合物およ
びAl−M−Y三成分化合物(Mは、Ti,Zr,H
f,V,Nb,Ta,W,およびそれらの合金よりなる
グループから選ばれる)よりなるグループから選ばれた
分散質をさらに有する、ことを特徴とする上記(1)に
記載の導電構造。 (6)前記第1の層および第2の層のうちの少なくとも
一方の層内に、Al−M−希土類元素三成分化合物およ
びAl−M−Y三成分化合物(Mは、Ti,Zr,H
f,V,Nb,Ta,W,およびそれらの合金よりなる
グループから選ばれる)よりなるグループから選ばれた
分散質をさらに有する、ことを特徴とする上記(2)に
記載の導電構造。 (7)前記第1の層は、約100〜約400オングスト
ロームの範囲の厚さである、ことを特徴とする上記
(1)に記載の導電構造。 (8)前記第1の層および第2の層が、350℃〜55
0℃の範囲の温度に上昇されて、1つの層を形成する、
ことを特徴とする上記(1)に記載の導電構造。 (9)前記第1の層,第2の層および第3の層が、35
0℃〜550℃の範囲の温度に上昇されて、1つの層を
形成する、ことを特徴とする上記(2)に記載の導電構
造。 (10)MAl3 の形成に抵抗する構造であって、T
i,Zr,Hf,V,Nb,Ta,W,およびそれらの
合金よりなるグループから選ばれた、基板上のMよりな
る第1の層と、前記第1の層の上に形成された、共晶相
合金よりなる第2の層とを備え、前記共晶相合金は、A
lと、Y,Gd,Dy,Ho,ErおよびSmよりなる
グループから選ばれた1種以上の元素とを含むことを特
徴とする構造。 (11)Mよりなる層と物理的に接触するAl合金層内
でMAl3 の形成を低減する方法であって、Ti,Z
r,Hf,V,Nb,Ta,W,およびそれらの合金よ
りなるグループから選ばれた前記Mよりなる層を、基板
上に形成するステップと、Alと、Y,Gd,Dy,H
o,ErおよびSmよりなるグループから選ばれた1種
以上の元素とからなる共晶相合金を選ぶステップと、前
記Mよりなる層の上に、前記共晶相合金よりなる層を形
成するステップと、を含むことを特徴とする方法。 (12)前記共晶相合金よりなる層を形成するステップ
は、23℃以下でのスパッタリングを含む、ことを特徴
とする上記(11)に記載の方法。 (13)前記共晶相合金を選ぶステップは、AlGd合
金を選ぶステップを含むことを特徴とする上記(11)
に記載の方法。 (14)前記複数の層を加熱処理して、前記共晶相合金
よりなる層内に、AlMGdの球状分散質を形成するス
テップを、さらに含むことを特徴とする上記(11)に
記載の方法。 (15)前記加熱処理のステップは、温度を350℃〜
550℃の範囲の温度に上昇させるステップを含む、こ
とを特徴とする上記(14)に記載の方法。 (16)半導体チップ上の多層配線のための導体であっ
て、Al−R(Rは希土類元素)およびAl−Yよりな
るグループから選ばれた合金を備え、前記合金は、Al
よりなる第1の相と、Al3 RおよびAl3 Yよりなる
グループより選ばれた第2の相とからなる2つの相を有
し、前記第1および第2の相は、共晶界面エネルギーに
等しい低界面エネルギーを有し、これにより前記合金を
研磨することにより形成されるくずのサイズが、前記低
エネルギー界面の間の距離によって、実質的に決定され
る、ことを特徴とする導体。 (17)半導体チップ上の多層配線のための導体であっ
て、Al−Ge−R,Al−Si−R,Al−Ge−
Y,およびAl−Si−Y(Rは、希土類元素である)
よりなるグループから選ばれた金属を備え、前記金属
は、Alおよびその合金よりなるグループから選ばれた
第1の領域を有し、前記金属は、GeおよびSiよりな
るグループから選ばれた元素よりなる第2の領域を有
し、前記第2の領域は、前記RおよびYのうちの一方に
よって前記第1の領域に分散されており、前記第1の領
域および第2の領域は、共晶界面エネルギーにほぼ等し
い界面エネルギーを有し、これにより前記金属を研磨す
ることにより形成されるくずが、前記共晶界面エネルギ
ーにより強められ、くずのサイズが前記第2の領域のサ
イズにより実質的に決定される、ことを特徴とする導
体。 (18)研磨スラリーによる研磨中に、Cuを含有する
Al合金を表面に有する被加工物上へのCuによるメッ
キを防止する方法であって、原子番号が57〜71の1
種以上の希土類元素と、Yとよりなるグループから、元
素を選ぶステップと、研磨される面に1種以上の前記元
素を導入し、前記1種以上の元素を、Cuの代わりの犠
牲元素として、研磨スラリーに加えるステップと、を含
むことを特徴とする方法。 (19)前記1種以上の元素を導入するステップが、前
記被加工物が研磨されるときに、研磨のための露出面を
有する、前記1種以上の元素を含む合金を形成するステ
ップを含む、ことを特徴とする上記(18)に記載の方
法。
【図面の簡単な説明】
【図1】本発明の第1の実施例の断面図である。
【図2】本発明の第2の実施例の断面図である。
【図3】本発明の第3の実施例の断面図である。
【図4】Al−Gd相図である。
【図5】研磨する前の従来技術のダマシン配線レベルの
断面図である。
【図6】研磨した後の従来技術のダマシン配線レベルの
断面図である。
【符号の説明】
10,28 導体構造 12,50 誘電体 13,14,15,51,52,53 リセス 16 基板 18 第1の層 20 第2の層 22 第3の層 30 分散質 33,34,35 導体ライン 49 配線レベル 55 Al合金属 56 TiAl3
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−142478(JP,A) 特開 平6−333926(JP,A) 特開 昭55−157238(JP,A) 特開 平8−306693(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】底部および側壁を持つリセスを有する誘電
    体基板と、 前記リセスの底部および側壁の上に形成され、Ti,Z
    r,Hf,V,Nb,Ta,W,およびそれらの合金よ
    りなるグループの材料から選ばれ、前記底部および側壁
    に接着性を与える働きをする第1のライナ層と、 前記第1のライナ層の上に形成され、Al−希土類元素
    の合金およびAl−Yの合金よりなるグループから選ば
    れた第2のライナ層と、 前記第2のライナ層の上に形成され、Al,AlCu合
    金,Al−Cu−Ge合金,およびAl−Cu−Si合
    金よりなるグループから選ばれた配線材料の第3の層
    と、 を備え、 前記Al−希土類元素合金中の希土類元素の含有比、ま
    たは前記Al−Y合金中のYの含有比は、それぞれ、5
    原子パーセント以下で、AIと希土類元素との共晶組成
    比、またはAlとYとの共晶組成比と等しいか、もしく
    はそれ以下の値に選択されている、 ことを特徴とする導電構造。
  2. 【請求項2】前記第3の層が、前記誘電体層内の前記リ
    セスを十分に充填する、ことを特徴とする請求項1記載
    の導電構造。
  3. 【請求項3】Al以外の前記第3の層の材料の成分は、
    それぞれ、5原子パーセント未満である、ことを特徴と
    する請求項1記載の導電構造。
  4. 【請求項4】前記第1の層および第2の層のうちの少な
    くとも一方の層内に、Al−M−希土類元素三成分化合
    物およびAl−M−Y三成分化合物(Mは、Ti,Z
    r,Hf,V,Nb,Ta,W,およびそれらの合金よ
    りなるグループから選ばれる)よりなるグループから選
    ばれた分散質をさらに有する、ことを特徴とする請求項
    1記載の導電構造。
  5. 【請求項5】前記第1の層および第2の層のうちの少な
    くとも一方の層内に、Al−M−希土類元素三成分化合
    物およびAl−M−Y三成分化合物(Mは、Ti,Z
    r,Hf,V,Nb,Ta,W,およびそれらの合金よ
    りなるグループから選ばれる)よりなるグループから選
    ばれた分散質をさらに有する、ことを特徴とする請求項
    2記載の導電構造。
  6. 【請求項6】前記第1の層は、約100〜約400オン
    グストロームの範囲の厚さである、ことを特徴とする請
    求項1記載の導電構造。
  7. 【請求項7】研磨スラリーによる研磨中に、Cuを含有
    するAl合金を表面に有する被加工物上へのCuによる
    メッキを防止する方法であって、 原子番号が57〜71の1種以上の希土類元素と、Yと
    よりなるグループから、元素を選ぶステップと、 研磨される面に1種以上の前記元素を導入し、前記1種
    以上の元素を、Cuの代わりの犠牲元素として、研磨ス
    ラリーに加えるステップと、 を含むことを特徴とする方法。
  8. 【請求項8】前記1種以上の元素を導入するステップ
    が、前記被加工物が研磨されるときに、研磨のための露
    出面を有する、前記1種以上の元素を含む合金を形成す
    るステップを含む、ことを特徴とする請求項7記載の方
    法。
JP33540996A 1995-12-29 1996-12-16 導電構造およびその形成 Expired - Fee Related JP3167948B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US938895P 1995-12-29 1995-12-29
US61601896A 1996-03-14 1996-03-14
US60/009388 1996-03-14
US08/616018 1996-03-14

Publications (2)

Publication Number Publication Date
JPH09186238A JPH09186238A (ja) 1997-07-15
JP3167948B2 true JP3167948B2 (ja) 2001-05-21

Family

ID=26679414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33540996A Expired - Fee Related JP3167948B2 (ja) 1995-12-29 1996-12-16 導電構造およびその形成

Country Status (4)

Country Link
EP (1) EP0782189A3 (ja)
JP (1) JP3167948B2 (ja)
KR (1) KR100233356B1 (ja)
SG (1) SG55246A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW411529B (en) 1997-12-26 2000-11-11 Toshiba Corp Semiconductor device and its manufacturing method
JP3173456B2 (ja) * 1998-03-19 2001-06-04 日本電気株式会社 半導体記憶装置
WO2008066030A1 (en) * 2006-11-30 2008-06-05 Kabushiki Kaisha Kobe Seiko Sho Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141020A (en) * 1976-12-29 1979-02-20 International Business Machines Corporation Intermetallic aluminum-transition metal compound Schottky contact
JPH0779136B2 (ja) * 1986-06-06 1995-08-23 株式会社日立製作所 半導体装置
KR940006186A (ko) * 1992-06-03 1994-03-23 에또 다께또시 스퍼터링 타겟, 전자장치용 배선방법 및 전자장치
US5561083A (en) * 1994-12-29 1996-10-01 Lucent Technologies Inc. Method of making multilayered Al-alloy structure for metal conductors
EP0731507A1 (en) * 1995-03-08 1996-09-11 International Business Machines Corporation Electrode materials

Also Published As

Publication number Publication date
SG55246A1 (en) 1998-12-21
EP0782189A3 (en) 1999-12-22
JPH09186238A (ja) 1997-07-15
EP0782189A2 (en) 1997-07-02
KR100233356B1 (ko) 1999-12-01
KR970052524A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5225034A (en) Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
EP0751567B1 (en) Copper alloys for chip interconnections and method of making
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
US6285082B1 (en) Soft metal conductor
EP0966037B1 (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
US6143656A (en) Slurry for chemical mechanical polishing of copper
US6933230B2 (en) Method for making interconnects and diffusion barriers in integrated circuits
US20110189849A1 (en) Semiconductor device with a barrier film
TW406313B (en) Semiconductor device and manufacturing method of the same
JP3177968B2 (ja) 半導体装置及びその製造方法
KR100707705B1 (ko) 화학 기계적 폴리싱 중 구리의 디싱을 방지하기 위한 국부영역 합금
US5693564A (en) Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
TW298675B (ja)
JPH11330244A (ja) 集積回路
JP3167948B2 (ja) 導電構造およびその形成
CN1032285C (zh) 制造半导体器件的方法
US6110829A (en) Ultra-low temperature Al fill for sub-0.25 μm generation of ICs using an Al-Ge-Cu alloy
JP3368629B2 (ja) 半導体装置
Sullivan Reliability considerations for copper metallizations in ULSI circuits
JP2723023B2 (ja) 半導体装置およびその製造方法
US6960306B2 (en) Low Cu percentages for reducing shorts in AlCu lines
JPH11312655A (ja) Cu合金膜の形成方法および半導体装置の製造方法
JPH0669205A (ja) 半導体装置の製造方法
JPH06151607A (ja) 半導体装置及びその製造方法
JPH1074764A (ja) パターニングされた絶縁体層内に金属ラインを形成する方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees