JPH1074764A - パターニングされた絶縁体層内に金属ラインを形成する方法 - Google Patents

パターニングされた絶縁体層内に金属ラインを形成する方法

Info

Publication number
JPH1074764A
JPH1074764A JP9181491A JP18149197A JPH1074764A JP H1074764 A JPH1074764 A JP H1074764A JP 9181491 A JP9181491 A JP 9181491A JP 18149197 A JP18149197 A JP 18149197A JP H1074764 A JPH1074764 A JP H1074764A
Authority
JP
Japan
Prior art keywords
layer
aluminum alloy
metal
liner
niobium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9181491A
Other languages
English (en)
Inventor
Maria Ronay
マリア・ロネイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1074764A publication Critical patent/JPH1074764A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 パターニングされた絶縁体層内に金属ライン
を形成する方法を提供する。 【解決手段】 最初に、パターニングされた絶縁体層１
４０上に、Ｖｂ族の金属、好ましくはニオブよりなる薄
い（５０〜５００Å）金属層１４２を形成する。次に、
薄いニオブ層上に、ＡｌまたはＡｌ合金の層１４８を形
成する。アルミニウム層を酸化酸性コロイド状アルミナ
・スラリーで化学機械研磨して、ニオブ・ライナーを露
出し、酸化させる。このニオブ・ライナーは研磨停止層
として働く。次に、露出した薄いニオブ・ライナーを、
化学機械研磨を用いて除去する。あるいはまた、ライナ
ーは、ニオブの代わりに、Ｖｂ族金属またはその合金よ
りなる薄い層とすることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路チップの
製造に関し、特に、集積回路チップの製造中に、半導体
ウェハの絶縁層内に導電ラインを形成することに関す
る。
【０００２】
【従来の技術】半導体チップは、金属ストリップの配線
パターンにより相互接続される導電端子を有するデバイ
スのアレイである。超大規模集積回路（ＶＬＳＩ）チッ
プでは、これらの金属配線パターンは、多層に形成され
る。各配線層は、他の導電層からは、絶縁材料の層によ
って分離されている。異なる配線パターン間の相互接続
は、絶縁材料層にエッチングされた穴（バイア）によっ
て行われる。
【０００３】ＶＬＳＩチップ構造が小さくなり、配線層
の数が増大するにつれて、各層における表面凹凸が、続
く層に転写され、続く各層の表面をさらに凹凸にする。
これらの凹凸は、表面に形成される形状を歪ませ、レベ
ル対レベルの位置決めを困難にする。ある場合には、こ
の歪みは、非常に激しく、意図する形状を適切に複製す
る（プリントする）、あるいは前のレベルに対しプリン
ト・マスクを位置決めすることは、ほとんど不可能であ
る。
【０００４】表面凹凸を軽減した従来の１つの方法は、
配線パターンを表面にプリントする前に、バイアを導電
材料で充てんする（すなわち、バイア内にスタッドを形
成する）ことである。しかし、表面上に盛り上がった配
線形状は、続く表面に依然として凹凸を残す。したがっ
て、ほぼ完全にフラットな、すなわち平坦な表面を作製
して、形状が高い寸法および幾何学的精度でプリントさ
れるようにするために、種々のレベルで用いられる方法
が開発された。これらの技術は、プラナリゼーション
（ｐｌａｎａｒｉｚａｔｉｏｎ）として技術上知られて
いる。
【０００５】１つのこのようなプラナリゼーション・プ
ロセスは、Ｃｈｅｍ−Ｍｅｃｈ Ｐｏｌｉｓｈｉｎｇま
たはＣＭＰとして知られている化学機械研磨である。Ｃ
ＭＰは、研磨材分散液（スラリとして知られている）
を、ウェハ表面を研磨しながら、ウェア表面に供給する
ことを含んでいる。研磨液は、ウェハの表面材料と化学
的に反応する添加剤を含むことができる。ＣＭＰは、配
線パターンをプリントするのに、絶縁体層を平坦化し、
滑らかな表面を与えるために、幅広く用いられている。
【０００６】ダマシーン（Ｄａｍａｓｃｅｎｅ）プロセ
スとして知られるＣＭＰ応用は、ＳｉＯ2 のような絶縁
層内に埋込まれた配線パターンを有する平坦面を与え
る。埋込み配線パターンは、絶縁層内に（貫通せずに）
溝を最初にエッチングすることによって形成される。ダ
マシーン・プロセスを用いて、溝の代わりにバイアを形
成する場合には、絶縁層を貫通して穴があけられる。パ
ターンが一旦形成されると、コンフォーマルな金属層
が、パターニングされた面上に付着される。コンフォー
マル金属層は、化学機械研磨され、絶縁上のすべての金
属を除去する。研磨後、絶縁層のパターニングされた溝
または穴内にのみ、金属が残る。金属は、溝または穴を
有さない領域、すなわちフィールドからは、完全に除去
される。
【０００７】現在、チップ内配線のためのアルミニウム
合金ラインおよびバイアを形成する反応性イオン・エッ
チング（ＲＩＥ）には、ダマシーンが好ましい。通常、
金属層は、薄いライナー上に形成されたアルミニウム合
金である。２００〜３００Åの厚さの金属層が、パター
ニングされた絶縁体表面上に形成されるときには、高温
リフロー工程の前に、ライナーが形成される。次に、通
常、Ａｌ−ＣｕまたはＡｌ−Ｃｕ−Ｓｉである合金層の
一部または全部が、約５００℃の高温でライナー上に付
着される。ライナーがチタンの場合には、チタンはバイ
ア界面で酸素を吸収し、これにより酸化アルミニウムの
形成を妨げ、低いバイア接触抵抗を保証する。チタン
は、固体状態で約１０原子％の酸素を溶解するので、こ
の酸素捕獲特性を有している。減少したバイア接触抵抗
に加えて、ダマシーン・プロセスにおいて、チタンは、
ライナー上へのアルミニウムの“フロー（ｆｌｏｗ）”
を促進する。というのは、その酸素捕獲特性が、また、
アルミニウムの酸化を妨げるからである。残念なことに
は、ダマシーン・プロセスは、高温リフロー工程と、Ｃ
ＭＰ工程との両方を含んでいる。これら工程の両方にお
いて、チタン・ライナーは、また、特別のハンディキャ
ップを有している。
【０００８】第１のハンディキャップは、高温リフロー
工程の際に、ライナーの大半およびアルミニウムの一部
が使われ結合されて、ＴｉＡｌ3 を形成することであ
る。高温工程の際には、典型的に、２００〜３００Åの
チタン・ライナーの大半は、６００〜９００ÅのＴｉＡ
ｌ3 を形成し、より薄いチタン・リッチ膜が、絶縁体界
面に残る。ＴｉＡｌ3 は、アルミニウムよりも十分に高
い約７０μΩ・ｃｍの抵抗率を有している。このよう
に、このＴｉＡｌ3 がＡｌを消費するので、アルミニウ
ムの厚さを減少し、その結果、ライン・シート抵抗が増
大する。
【０００９】図１は、半導体構造のダマシーン・リフロ
ーおよび研磨を示している。図１（Ａ）において、アル
ミニウム合金が、パターニングされたＳｉＯ2 層１０２
上に、付着される。パターン凹部は、典型的に、０．２
５μｍ幅と０．５μｍ深さである。絶縁体上の連続アル
ミニウム層１００は、よりまばらにパターニングされた
フィールド（以下、フィールドという）上よりも、アレ
イ（ラインの）上で、１０８で示すように、より薄くな
る。というのは、層１００の合金が、アレイの溝１０４
を充てんするからである。アレイ１０８において、溝１
０４（すなわち、金属ライン）の幅、および絶縁体スペ
ース１０６の幅が等しければ、連続アルミニウム膜１０
０は、１１０で示される隣接フィールド上よりも、アレ
イ１０８において溝深さの半分だけ薄くなる（すなわ
ち、平均表面沈下）。
【００１０】次に、表面アルミニウム合金層１００は、
ＣＭＰ工程で除去される。図１（Ｂ）に示されるよう
に、ＣＭＰの際の過研磨は、アレイ１０８における細い
ＳｉＯ2 スペースの腐食を生じさせる。これは、アルミ
ニウム層１００が、アレイ１０８におけるよりも、フィ
ールド１１０において、より厚いからである。したがっ
て、この場合、フィールド１１０からアルミニウム合金
を完全に研磨することは、パターニングされたアレイ領
域１０８を、過研磨する。というのは、アルミニウム層
１００が除去された後も、長く研磨が続くからである。
したがって、アレイ・ラインの厚さ１１２は、フィール
ド・ライン厚さ（図示せず）よりも十分に小さく、所望
の厚さ１１４よりも十分に小さい。パターン深さが、金
属ラインの厚さを定めるので、この過研磨による腐食
は、薄いアレイ金属ラインを生じ、これがアレイ配線
（ライン）抵抗を高くする。
【００１１】図１（Ｃ）の従来例に示すように、開始の
ライン深さが０．５μｍの場合、ＣＭＰ工程における過
研磨の故に、研磨されたアレイ溝１０４に残る金属１１
６の厚さは、０．２５μｍ深さといったように薄くな
る。さらに、この０．２５μｍのうち０．１μｍほど
を、低導電率のＴｉＡｌ3 １１７に変換される。したが
って、残りの高導電率のアルミニウム合金１１８は、
０．１５μｍのみの厚さとなる。
【００１２】したがって、高温処理中に、ＡｌがＴｉＡ
ｌ3 として消費され、さらに過研磨される故に、アレイ
におけるライン・シート抵抗を低くすることは困難であ
る。低いライン・シート抵抗は、許容できる配線抵抗を
作製するための必要条件である。さらに、Ａｌのこの消
費は、チップを通じて、ましてウェハを通じて、均一な
配線シート抵抗を作製することを、不可能な目標にして
しまう。
【００１３】本発明の目的は、絶縁層内に導電ラインを
形成することにある。
【００１４】本発明の他の目的は、絶縁層内に形成され
る導電ラインの厚さの均一性を改善することにある。
【００１５】本発明のさらに他の目的は、半導体ウェハ
の絶縁層内に形成される導電ラインのライン厚さの均一
性を改善することにある。
【００１６】本発明のさらに他の目的は、集積回路チッ
プの導電層内に形成されるラインのシート抵抗変動を軽
減することにある。
【００１７】本発明のさらに他の目的は、集積回路チッ
プの絶縁層内にラインを形成し、アレイ領域に形成され
たラインが、非アレイ・フィールドに形成されたライン
とほぼ同じ厚さを有するようにすることにある。
【００１８】
【課題を解決するための手段】本発明は、パターニング
された絶縁体層内に金属ラインを形成する方法である。
好適な実施例は、パターニングされたＳｉＯ2 層上に、
薄い（５０〜５００Å）金属層を形成する工程と、最初
の低温Ａｌ付着と、次の高温Ａｌ付着とによって、ライ
ナー上にアルミニウムまたはアルミニウム合金を形成す
る工程と、アルミニウム層を酸化酸性コロイド状アルミ
ナ・スラリーで研磨して、ニオブ・ライナーを露出させ
る工程と、露出したニオブ・ライナーを除去する工程と
を含んでいる。あるいはまた、薄いニオブ・ライナー
を、Ｖｂ族の金属またはその合金よりなる薄い層で置き
換えることができる。また、２工程の化学機械研磨を用
いて、アルミニウム層を除去し、ニオブ・ライナーを露
出させることができる。
【００１９】
【発明の実施の形態】本発明の好適な実施例では、図２
（Ａ）に示すように、絶縁体（ＳｉＯ2 ）層１４０をパ
ターニングし、続いて、付着およびＣＭＰの前に、薄い
ニオブ・ライナー１４２で被覆する。パターン１４４
は、バイア用あるいは配線パターンとすることができ
る。ニオブ層（好ましくは、５０〜５００Å厚さの）
を、従来技術のチタン・ライナーを形成するのと同じよ
うにして、パターニングされた絶縁層１４０の表面１４
６上に形成する。従来技術のチタン・ライナーのよう
に、ニオブ・ライナー１４２は、バイア界面において酸
素と反応し、これにより低いバイア接触抵抗を与える。
しかし、有利なことには、ニオブ・ライナー１４２は、
アレイ腐食を防止し、アルミニウムとの結合に抵抗す
る。
【００２０】本発明の好適な実施例では、アルミニウム
層１４８を、２工程で形成する。各工程では、ニオブ・
ライナー１４２上に、厚さの半分を付着する。まず第１
に、アルミニウムまたはアルミニウム合金を、ニオブ層
１４２上に、低温、好ましくは２５〜１５０℃で付着す
る。この低温付着を、コリメーテッド（ｃｏｌｌｉｍａ
ｔｅｄ）アルミニウム付着、すなわちロング・スロー
“（ｌｏｎｇ ｔｈｒｏｗ）”アルミニウム付着として
技術上知られたものとすることができる。さらに、低温
付着の後に、付着アルミニウムまたはアルミニウム合金
を、高（ｈｉｇｈｅｒ）アルミニウムをリフローする典
型的な温度で、リフローすることができる。次に、高温
（４００〜５００℃）アルミニウム（またはアルミニウ
ム合金）を、低温アルミニウム層上に付着して、アルミ
ニウム１４８の形成を終了する。好ましくは、等しい厚
さのアルミニウムを、各工程で付着する。あるいはま
た、押し込み充てん“（ｆｏｒｃｅ ｆｉｌｌｉｎ
ｇ）”として技術上知られている方法を用いて、Ａｌラ
インを形成する。押し込み充てん方法は、特に、パター
ニングされた絶縁体上にＡｌブリッジを形成し、高圧ガ
スを用いて、ブリッジされたアルミニウムを下のスペー
スに押し込み、パターンをアルミニウムまたはアルミニ
ウム合金で充てんする。また、押し込み充てんを、低温
付着と組合せて、ラインを形成することができる。
【００２１】ＮｂＡｌ3 は、これらの付着温度以上で形
成されるので、非常にわずかな（もし、あれば）ＮｂＡ
ｌ3 が形成される。例えば、図３は、バイアの断面にお
ける走査形電子顕微鏡（ＳＥＭ）写真の複製である。図
３のバイアでは、２０００Å厚さのコリメーテッド・ア
ルミニウム合金を、２００Å厚さのニオブ・ライナー層
上に、低温で付着した。これに続けて、５５００Å厚さ
の高温（５００℃）アルミニウム合金を付着した。薄い
ニオブ・ライナー１４２の均一性は、ＮｂＡｌ3 が形成
されなかったことを示している。Ｘ線回折では、構造に
はＮｂＡｌ3 が含まれないことを示した。ＳＥＭ写真の
コピーは、アルミニウム層１４８には、ボイドが無いこ
とを示している。ＮｂＡｌ3 が無いことは、従来技術の
バイアに対して改善された（低）抵抗となる。
【００２２】好適なライナー１４２上に、アルミニウム
層１４８を形成した後、図２（Ｂ）〜（Ｄ）において、
過剰なアルミニウム合金を表面から研磨して、絶縁体１
４０内に導電ラインを残す。本発明の好適な実施例で
は、７５ｎｍのコロイド状アルミナ粒子を有する酸化酸
性スラリーを用いて、アルミニウム層１４８を除去す
る。好適な実施例では、単一の工程で、全アルミニウム
層１４８を研磨除去する。ニオブ・ライナー１４２は、
酸化スラリーにさらされると、Ｎｂ2 Ｏ5 を形成し、Ｓ
ｉＯ2 １４０上の研磨停止層として働き、スペース１５
０の腐食を軽減する。したがって、本発明では、ニオブ
・ライナー１４２が研磨停止層を与えるので、従来技術
のライナーが有していた過研磨の問題を回避できる。
【００２３】スラリー中の小さい（７５ｎｍ）アルミナ
粒子は、より大きい粒子（例えば１μｍ）が存在するよ
りも、一定の重量％に対しては、かなり多数である。し
たがて、スラリー中のこれらの小さいアルミナ粒子は、
大きな粒子を有するスラリーよりも、より大きな表面積
を有し、このことはアルミナ研磨を加速させる。従来技
術のチタン・ライナーは、このようなスラリーでは、研
磨を低速にし、または停止しないであろう。したがっ
て、ＳｉＯ2 の腐食を許してしまう。しかし、ニオブ
は、オキシダント添加剤を含む酸性溶液中にコロイド状
アルミナ粒子を含むスラリーでは、非常に低い研磨速度
を有している。オキシダント添加剤は、さらされたニオ
ブと結合して、Ｎｂ2 Ｏ5 表面層を形成する。これは、
優れた研磨停止層である。
【００２４】本発明により、ニオブを研磨停止層として
用いることは、２つの非常に利益のある結果を与える。
第１に、アレイにおいて、ニオブ研磨停止層は、細いＳ
ｉＯ2 スペース１５０の腐食を防止する、あるいは少な
くとも劇的に減少させる。したがって、アレイ・ライン
厚さは、その開始厚さ、すなわちＳｉＯ2 スペース１５
０の高さによって定められるパターン深さ近くに保持さ
れる。したがって、本発明により作製されたチップは、
より厚くなり、このため従来技術のチップよりも、かな
り低いアレイ・ライン・シート抵抗平均値を有する。第
２に、酸化酸性コロイド状アルミナ・スラリーによるニ
オブ研磨停止層の研磨速度は、アレイにおけるよりもフ
ィールドにおいて、さらに低速である。したがって、ア
ルミニウム膜上での研磨速度が、ウェハを通じて均一で
ないとしても、いくつかのフィールドがクリアにされた
後にも、研磨を続けることができる。したがって、すべ
ての残留アルミニウムを、個々のアレイまたはフィール
ドを腐食することなしに、ウェハから除去することがで
きる。有利なことには、ニオブ研磨停止層は、アルミニ
ウム膜および研磨速度のウェハにわたっての変動を補償
し、かなり厳格なライン厚さ分布、したがってシート抵
抗分布を与える。
【００２５】本発明のいくつかの他の実施例が存在す
る。第１の実施例では、アルミニウム層１４８を、２工
程の研磨で除去する。２研磨工程の第１の工程では、ア
ルミニウム層１４８の大半を、中性シリカ・スラリーで
除去する。米国特許出願第０８／５７２，３６２号“Ａ
Ｍｅｔｈｏｄ ｏｆ Ｃｈｅｍｉｃａｌｌｙ Ｐｏｌ
ｉｓｈｉｎｇ ａｎ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐ
ｏｎｅｎｔ”は、中性シリカ・スラリーを用いて、シリ
コン表面からアルミニウム層を除去することを開示して
いる。ニオブ層１４２は、オキシダント添加剤を有する
酸性アルミナ・スラリーに対する研磨停止層であるが、
中性シリカ・スラリーに対する研磨停止層ではない。し
たがって、この他の実施例では、第１の研磨は、Ｎｂ層
１４２が露出される前に、終了する。この付加的な第１
の工程は、図２（Ｂ）に示される上部アルミニウム層１
４８の厚さを減少させる。この付加的な第１の研磨の
後、薄くされたアルミニウム層１５２を、７５ｎｍ粒子
サイズを好適に有する酸化酸性コロイド状アルミナ・ス
ラリーを用いて除去する。あるいはまた、大きなアルミ
ナ粒子サイズを用いることもできる。前述した好適な実
施例のように、ニオブ層１４２は、研磨停止層として働
き、図２（Ｃ）に示すように、ＳｉＯ2 スペース１５０
の腐食を防止する。
【００２６】最後に（好適な実施例および他の実施例の
両方において）、図２（Ｄ）に示すように、表面アルミ
ニウム１４８を除去した後、アルミニウム・ライン１５
６間の露出したニオブ研磨停止層１５４を、コロイド状
シリカ・スラリーで化学機械研磨することによって除去
する。この研磨は、前述した他の実施例の付加的な研磨
工程と同じである。ニオブ・ライナー１４２を除去する
と、フィールド領域内およびスペーサ１５０上のＳｉＯ
2 面１４６が露出する。本発明は、絶縁体スペーサ１５
０の腐食を最少にするので、最終ライン１５６の深さ
は、領域およびフィールドの両方において、ほぼ均一に
なり、開始のライン幅に近くなる。したがって、アレイ
・ライン抵抗は、従来技術のアレイ・ライン抵抗より低
くなり、ウェハを通じて、ライン・シート抵抗は低くな
る。したがって、従来技術に対する厚さおよび抵抗分布
よりも、より厳格な厚さおよび抵抗分布が存在する。
【００２７】従来技術と比べると、Ｔｉの抵抗およびＴ
ｉＯ0.01の抵抗（それぞれ４７．８および５５．６μΩ
・ｃｍ）は、Ｎｂの抵抗およびＮｂＯの抵抗（それぞれ
１３および１１μΩ・ｃｍ）よりもかなり大きい。ニオ
ブ中の酸素の溶解度はたった１原子％であるが、高メタ
リックＮｂＯは、５００℃までに形成される。バイア界
面およびニオブ・アルミニウム界面での酸素は、ＮｂＯ
として捕獲され、これにより低接触抵抗を与え、ニオブ
上へのアルミニウムの良好な“フロー（ｆｌｏｗ）”を
保証する。
【００２８】本発明のさらに他の実施例では、元素の周
期表のＶｂ族の金属（例えば、バナジウムまたはタンタ
ル、あるいはニオブ，バナジウム、タンタルの合金）
が、ニオブに置き換えられる。これらの他の実施例は、
特性がわずかに変化するだけで、ニオブの望ましい結果
を実現する。
【００２９】さらに他の実施例では、チタンをこれらＶ
ｂ族の金属と合金にし、チタンがアルミニウムの優れた
“フロー”の促進剤であるという事実を利用する。した
がって、Ｔｉの合金の１０〜９０％を含むＮｂ−Ｔｉ合
金，Ｖ−Ｔｉ合金，またはＴａ−Ｔｉ合金のライナーに
よって作られたラインは、本発明の他の実施例である。
これらの合金において、Ｖｂ族の元素は、Ｎｂライナー
の研磨停止品質を示し、他方、チタンは、アルミニウム
・フローを改善する。さらに、タンタル・ライナーは、
その大きな原子量の故に、さらなる利点を有し、これは
スパッタリング・プロセスにおけるコリメーション（ｃ
ｏｌｌｉｍａｔｉｏｎ）の必要性を排除する。チタン・
ライナーによってラインを形成するには、従来技術で
は、スパッタリングが必要であった。
【００３０】本発明を好適な実施例について説明した
が、当業者によれば、本発明の趣旨から離れることな
く、種々の変形，変更をできることがわかる。特許請求
の範囲は、本発明の趣旨内のこれら変形，変更を含むこ
とを意図している。
【００３１】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）パターニングされた絶縁体層内に金属ラインを形
成する方法において、 ａ）パターニングされた絶縁体層上に、Ｖｂ族の金属を
含む薄い金属層を形成する工程と、 ｂ）前記薄い金属層上に、第２の金属よりなる第２の金
属層を形成する工程と、 ｃ）前記第２の金属層を研磨して、前記薄い金属層を露
出させ、前記第２の金属層を、パターン凹部内に残す工
程と、 ｄ）前記露出した薄い金属層を除去する工程と、を含む
ことを特徴とする方法。 （２）前記Ｖｂ族の金属は、ニオブであることを特徴と
する上記（１）に記載の方法。 （３）前記薄いニオブの層は、５０〜５００Åの厚さで
あることを特徴とする上記（２）に記載の方法。 （４）前記薄いニオブの層は、２００Åの厚さであるこ
とを特徴とする上記（２）に記載の方法。 （５）前記第２の金属は、アルミニウム合金であり、前
記アルミニウム合金の層を形成する工程（ｂ）は、 ｉ）第１の温度で、第１の厚さのコリメーテッド・アル
ミニウム合金を付着する工程と、 ii）前記第１の温度よりも高い第２の温度で、第２の厚
さのコリメーテッド・アルミニウム合金を付着する工程
と、を含むことを特徴とする上記（２）に記載の方法。 （６）前記第２の厚さは、前記第１の厚さに等しく、前
記第１の温度は、２５〜１５０℃であり、前記第２の温
度は、４００〜５００℃であることを特徴とする上記
（５）に記載の方法。 （７）前記アルミニウム合金層を研磨する工程（ｃ）
は、前記アルミニウム合金を、酸化酸性コロイド状アル
ミナ・スラリーで研磨する工程を含むことを特徴とする
上記（５）に記載の方法。 （８）前記アルミニウム合金層を研磨する工程（ｃ）
は、 ｉ）前記アルミニウム合金を、中性シリカ・スラリーで
研磨する工程と、 ii）前記研磨されたアルミニウム合金を、前記薄いニオ
ブ層が露出し、アルミニウム合金がパターニングされた
凹部にのみ残るまで、酸化酸性コロイド状アルミナ・ス
ラリーで研磨する工程と、を含むことを特徴とする上記
（５）に記載の方法。 （９）前記露出した薄いニオブ層を化学機械研磨で除去
するために、前記露出したニオブを、中性シリカ・スラ
リーを用いて、前記工程）ｄで除去することを特徴とす
る上記（２）に記載の方法。 （１０）前記薄い金属層が、Ｖｂ族の金属の合金よりな
る層であることを特徴とする上記（１）に記載の方法。 （１１）パターニングされた絶縁体層内に金属ラインを
形成する方法において、 ａ）パターニングされた絶縁体層上に、Ｖｂ族の金属を
含む５０〜５００Å厚さの金属よりなるライナーを形成
する工程を含み、 ｂ）前記ライナー上に、アルミニウム合金層を形成する
工程を含み、前記アルミニウム合金層を形成する工程
は、 ｉ）第１の温度で、第１の厚さのコリメーテッド・アル
ミニウム合金を付着する工程と、 ii）前記第１の温度よりも高い第２の温度で、第２の厚
さのコリメーテッド・アルミニウム合金を付着する工程
を含み、 ｃ）前記アルミニウム合金層を、前記ライナーが露出
し、アルミニウム合金がパターニングされた凹部にのみ
残るまで、酸化酸性コロイド状アルミナ・スラリーで研
磨する工程を含み、 ｄ）前記露出したライナーを除去する工程を含む、こと
を特徴とする方法。 （１２）前記Ｖｂ族の金属は、ニオブであることを特徴
とする上記（１１）に記載の方法。 （１３）前記薄いニオブの層は、２００Åの厚さである
ことを特徴とする上記（１２）に記載の方法。 （１４）前記第２の厚さは、前記第１の厚さに等しく、
前記第１の温度は、２５〜１５０℃であり、前記第２の
温度は、４００〜５００℃であることを特徴とする上記
（１３）に記載の方法。 （１５）前記露出した薄いニオブ層を化学機械研磨で除
去するために、前記露出した薄いニオブを、中性シリカ
・スラリーを用いて、前記工程（ｄ）で除去することを
特徴とする上記（１４）に記載の方法。 （１６）前記コロイド状アルミナは、７５ｎｍの粒子サ
イズを有することを特徴とする上記（１１）に記載の方
法。 （１７）前記薄い金属層が、Ｖｂ族の金属の合金よりな
る層であることを特徴とする上記（１１）に記載の方
法。 （１８）パターニングされた絶縁体層内に金属ラインを
形成する方法において、 ａ）パターニングされた絶縁体層上に、Ｖｂ族の金属よ
りなる５０〜５００Å厚さのライナーを形成する工程を
含み、 ｂ）前記ライナー上に、アルミニウム合金層を形成する
工程を含み、前記アルミニウム合金層は、 ｉ）２５〜１５０℃で、第１の厚さのコリメーテッド・
アルミニウム合金を付着する工程と、 ii）４００〜５００℃で、第２の厚さのコリメーテッド
・アルミニウム合金を付着する工程を含み、 ｃ）前記アルミニウム合金層を、前記ライナーが露出
し、アルミニウム合金がパターニングされた凹部にのみ
残るまで、酸化酸性コロイド状アルミナ・スラリーで研
磨する工程を含み、 ｄ）前記露出したライナーを、中性シリカ・ライナーで
化学機械研磨する工程を含む、ことを特徴とする方法。 （１９）前記ライナーは、ニオブよりなる２００Å厚さ
の層であることを特徴とする上記（１８）に記載の方
法。 （２０）前記コロイド状アルミナは、７５ｎｍの粒子サ
イズを有すること特徴とする上記（１９）に記載の方法 （２１）前記ライナーが、チタンとＶｂ族の金属との合
金よりなる層であることを特徴とする上記（１９）に記
載の方法。
【図面の簡単な説明】
【図１】従来技術のダマシーン・プロセスによって形成
されたアレイ・ラインを示す図である。
【図２】本発明の好適な実施例によって形成されたアレ
イ・ラインを示す図である。
【図３】本発明の好適な実施例によって形成されたコン
タクトの断面の写真の複製である。
【符号の説明】
１００ Ａｌ層 １０２ ＳｉＯ2 層 １０４ 溝 １０６ 絶縁体スペース １０８ アレイ １１０ フィールド １１６ 金属 １１７ ＴｉＡｌ3 １４０ ＳｉＯ2 層 １４２ ニオブ・ライナー １４４ パターン １４８，１５２ アルミニウム層 １５０ スペース

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】パターニングされた絶縁体層内に金属ライ
    ンを形成する方法において、 ａ）パターニングされた絶縁体層上に、Ｖｂ族の金属を
    含む薄い金属層を形成する工程と、 ｂ）前記薄い金属層上に、第２の金属よりなる第２の金
    属層を形成する工程と 、ｃ）前記第２の金属層を研磨して、前記薄い金属層を
    露出させ、前記第２の金属層を、パターン凹部内に残す
    工程と、 ｄ）前記露出した薄い金属層を除去する工程と、 を含むことを特徴とする方法。
  2. 【請求項２】前記Ｖｂ族の金属は、ニオブであることを
    特徴とする請求項１記載の方法。
  3. 【請求項３】前記薄いニオブの層は、５０〜５００Åの
    厚さであることを特徴とする請求項２記載の方法。
  4. 【請求項４】前記薄いニオブの層は、２００Åの厚さで
    あることを特徴とする請求項２記載の方法。
  5. 【請求項５】前記第２の金属は、アルミニウム合金であ
    り、前記アルミニウム合金の層を形成する工程（ｂ）
    は、 ｉ）第１の温度で、第１の厚さのコリメーテッド・アル
    ミニウム合金を付着する工程と、 ii）前記第１の温度よりも高い第２の温度で、第２の厚
    さのコリメーテッド・アルミニウム合金を付着する工程
    と、 を含むことを特徴とする請求項２記載の方法。
  6. 【請求項６】前記第２の厚さは、前記第１の厚さに等し
    く、前記第１の温度は、２５〜１５０℃であり、前記第
    ２の温度は、４００〜５００℃であることを特徴とする
    請求項５記載の方法。
  7. 【請求項７】前記アルミニウム合金層を研磨する工程
    （ｃ）は、前記アルミニウム合金を、酸化酸性コロイド
    状アルミナ・スラリーで研磨する工程を含むことを特徴
    とする請求項５記載の方法。
  8. 【請求項８】前記アルミニウム合金層を研磨する工程
    （ｃ）は、 ｉ）前記アルミニウム合金を、中性シリカ・スラリーで
    研磨する工程と、 ii）前記研磨されたアルミニウム合金を、前記薄いニオ
    ブ層が露出し、アルミニウム合金がパターニングされた
    凹部にのみ残るまで、酸化酸性コロイド状アルミナ・ス
    ラリーで研磨する工程と、 を含むことを特徴とする請求項５記載の方法。
  9. 【請求項９】前記露出した薄いニオブ層を化学機械研磨
    で除去するために、前記露出したニオブを、中性シリカ
    ・スラリーを用いて、前記工程）ｄで除去することを特
    徴とする請求項２記載の方法。
  10. 【請求項１０】前記薄い金属層が、Ｖｂ族の金属の合金
    よりなる層であることを特徴とする請求項１記載の方
    法。
  11. 【請求項１１】パターニングされた絶縁体層内に金属ラ
    インを形成する方法において、 ａ）パターニングされた絶縁体層上に、Ｖｂ族の金属を
    含む５０〜５００Å厚さの金属よりなるライナーを形成
    する工程を含み、 ｂ）前記ライナー上に、アルミニウム合金層を形成する
    工程を含み、前記アルミニウム合金層を形成する工程
    は、 ｉ）第１の温度で、第１の厚さのコリメーテッド・アル
    ミニウム合金を付着する工程と、 ii）前記第１の温度よりも高い第２の温度で、第２の厚
    さのコリメーテッド・アルミニウム合金を付着する工程
    を含み、 ｃ）前記アルミニウム合金層を、前記ライナーが露出
    し、アルミニウム合金がパターニングされた凹部にのみ
    残るまで、酸化酸性コロイド状アルミナ・スラリーで研
    磨する工程を含み、 ｄ）前記露出したライナーを除去する工程を含む、 ことを特徴とする方法。
  12. 【請求項１２】前記Ｖｂ族の金属は、ニオブであること
    を特徴とする請求項１１記載の方法。
  13. 【請求項１３】前記薄いニオブの層は、２００Åの厚さ
    であることを特徴とする請求項１２記載の方法。
  14. 【請求項１４】前記第２の厚さは、前記第１の厚さに等
    しく、前記第１の温度は、２５〜１５０℃であり、前記
    第２の温度は、４００〜５００℃であることを特徴とす
    る請求項１３記載の方法。
  15. 【請求項１５】前記露出した薄いニオブ層を化学機械研
    磨で除去するために、前記露出した薄いニオブを、中性
    シリカ・スラリーを用いて、前記工程（ｄ）で除去する
    ことを特徴とする請求項１４記載の方法。
  16. 【請求項１６】前記コロイド状アルミナは、７５ｎｍの
    粒子サイズを有することを特徴とする請求項１１記載の
    方法。
  17. 【請求項１７】前記薄い金属層が、Ｖｂ族の金属の合金
    よりなる層であることを特徴とする請求項１１記載の方
    法。
  18. 【請求項１８】パターニングされた絶縁体層内に金属ラ
    インを形成する方法において、 ａ）パターニングされた絶縁体層上に、Ｖｂ族の金属よ
    りなる５０〜５００Å厚さのライナーを形成する工程を
    含み、 ｂ）前記ライナー上に、アルミニウム合金層を形成する
    工程を含み、前記アルミニウム合金層は、 ｉ）２５〜１５０℃で、第１の厚さのコリメーテッド・
    アルミニウム合金を付着する工程と、 ii）４００〜５００℃で、第２の厚さのコリメーテッド
    ・アルミニウム合金を付着する工程を含み、 ｃ）前記アルミニウム合金層を、前記ライナーが露出
    し、アルミニウム合金がパターニングされた凹部にのみ
    残るまで、酸化酸性コロイド状アルミナ・スラリーで研
    磨する工程を含み、 ｄ）前記露出したライナーを、中性シリカ・ライナーで
    化学機械研磨する工程を含む、 ことを特徴とする方法。
  19. 【請求項１９】前記ライナーは、ニオブよりなる２００
    Å厚さの層であることを特徴とする請求項１８記載の方
    法。
  20. 【請求項２０】前記コロイド状アルミナは、７５ｎｍの
    粒子サイズを有すること特徴とする請求項１９記載の方
    法
  21. 【請求項２１】前記ライナーが、チタンとＶｂ族の金属
    との合金よりなる層であることを特徴とする請求項１９
    記載の方法。
JP9181491A 1996-07-31 1997-07-07 パターニングされた絶縁体層内に金属ラインを形成する方法 Pending JPH1074764A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/691,704 US5994241A (en) 1996-07-31 1996-07-31 Method of forming conductive lines on a semiconductor wafer
US08/691704 1996-07-31

Publications (1)

Publication Number Publication Date
JPH1074764A true JPH1074764A (ja) 1998-03-17

Family

ID=24777615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9181491A Pending JPH1074764A (ja) 1996-07-31 1997-07-07 パターニングされた絶縁体層内に金属ラインを形成する方法

Country Status (3)

Country Link
US (1) US5994241A (ja)
EP (1) EP0822592A3 (ja)
JP (1) JPH1074764A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307267B1 (en) 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR101131352B1 (ko) 2009-08-31 2012-04-04 삼성전기주식회사 인쇄회로기판의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US5246885A (en) * 1989-12-13 1993-09-21 International Business Machines Corporation Deposition method for high aspect ratio features using photoablation
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
US5209816A (en) * 1992-06-04 1993-05-11 Micron Technology, Inc. Method of chemical mechanical polishing aluminum containing metal layers and slurry for chemical mechanical polishing
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
EP0594300B1 (en) * 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
US5300155A (en) * 1992-12-23 1994-04-05 Micron Semiconductor, Inc. IC chemical mechanical planarization process incorporating slurry temperature control
US5626715A (en) * 1993-02-05 1997-05-06 Lsi Logic Corporation Methods of polishing semiconductor substrates
KR0166404B1 (ko) * 1993-03-26 1999-02-01 사토 후미오 연마방법 및 연마장치
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
US5332467A (en) * 1993-09-20 1994-07-26 Industrial Technology Research Institute Chemical/mechanical polishing for ULSI planarization
US5444022A (en) * 1993-12-29 1995-08-22 Intel Corporation Method of fabricating an interconnection structure for an integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307267B1 (en) 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6720253B2 (en) 1997-12-26 2004-04-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having an aluminum wiring layer
KR101131352B1 (ko) 2009-08-31 2012-04-04 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
EP0822592A2 (en) 1998-02-04
EP0822592A3 (en) 1998-06-10
US5994241A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
US5300813A (en) Refractory metal capped low resistivity metal conductor lines and vias
EP0558004B1 (en) Refractory metal capped low resistivity metal conductor lines and vias
US6251786B1 (en) Method to create a copper dual damascene structure with less dishing and erosion
US5854140A (en) Method of making an aluminum contact
US6417093B1 (en) Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6461225B1 (en) Local area alloying for preventing dishing of copper during chemical-mechanical polishing (CMP)
US6465376B2 (en) Method and structure for improving electromigration of chip interconnects
JP4949551B2 (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
US6503828B1 (en) Process for selective polishing of metal-filled trenches of integrated circuit structures
KR20000058029A (ko) 연마방법 및 연마액
KR20000012027A (ko) 반도체장치의제조방법
US6716743B2 (en) Method of manufacturing a semiconductor device
JPH1074764A (ja) パターニングされた絶縁体層内に金属ラインを形成する方法
US6362092B1 (en) Planarization method on a damascene structure
US20030109133A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
US20010031555A1 (en) Method for forming aluminum interconnection
JPH06177127A (ja) 配線形成方法
JP4006720B2 (ja) 半導体装置及びその製造方法
JPH10209279A (ja) 金属プラグの形成方法
JP3421926B2 (ja) 配線形成方法
JPH11297699A (ja) 拡散バリア層およびその製造方法
TW468264B (en) Method for preventing Al-Si-Cu interconnect from protruding through via hole
JP2004072074A (ja) 配線構造の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees