KR970008490A - 다층배선을 갖는 반도체 장치 및 그 제조방법 - Google Patents

다층배선을 갖는 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR970008490A
KR970008490A KR1019950021393A KR19950021393A KR970008490A KR 970008490 A KR970008490 A KR 970008490A KR 1019950021393 A KR1019950021393 A KR 1019950021393A KR 19950021393 A KR19950021393 A KR 19950021393A KR 970008490 A KR970008490 A KR 970008490A
Authority
KR
South Korea
Prior art keywords
conductive layer
semiconductor device
tin
insulating film
film
Prior art date
Application number
KR1019950021393A
Other languages
English (en)
Other versions
KR0155857B1 (ko
Inventor
최지현
황병근
신홍재
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950021393A priority Critical patent/KR0155857B1/ko
Publication of KR970008490A publication Critical patent/KR970008490A/ko
Application granted granted Critical
Publication of KR0155857B1 publication Critical patent/KR0155857B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다층배선을 갖는 반도체 장치 및 그 제조방법에 관하여 게시한다. 반도체 기판 또는 다층구조의 도전층 상에 형성된 절연막 상에 하부도전층을 형성하고, 그 도전층 양 측벽에 티타늄막을 형성한다. 이어서, SiOF 를 함유하는 층간 절연막을 형성하고, 상부 도전층과 하부 도전층을 연결하기 위한 비아 콘택홀을 형성한 다음, 티타늄막을 형성하고 그 위에 알루미늄을 포함한 금속막을 형성하여 상부 도전층을 형성한다. 본 발명에 의하면, 후 속의 열처리 과정에서 발생하는 SiOF막의장력으로 인해 도전층에 나타나는 스트레스 마이그레이션을 완전히 방지할 수 있어서, 그로 인해 발생하는 배선저항의 증가 및 단선을 줄일 수 있으며, 또한 반도체 장치의 수율 및 신뢰성을 높일 수 있다.

Description

다층배선을 갖는 반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제5도는 본 발명에 의한 다층배선 형성방법의 일예를 도시한 공정순서도이다.

Claims (10)

  1. 상부도전층과 하부도전층을 비아홀을 갖는 층간절연막을 통하여 연결하는 다층배선을 갖는 반도체 장치에있어서, 상기 하부도전층의 양 측벽과 상기 비아홀을 덮도록 층간절연막 상에 금속막이 형성되어 상기 상부도전층과 하부도전층을 연결하는 것을 특징으로 하는 다층배선을 갖는 반도체 장치.
  2. 제1항에 있어서, 상기 상부도전층과 하부도전층은 Ti＼TiN＼Al＼TiN, Ti＼Al＼Al, Al＼TiN, Al＼Ti 또는 TiN＼Al＼TiN으로 구성하는 것을 특징으로 하는 다층배선을 갖는 반도체 장치.
  3. 제1항 있어서, 상기 층간절연막은 SiOF로 구성하는 것을 특징으로 하는 다층배선을 갖는 반도체 장치.
  4. 반도체 기판 또는 다층배선 상에 절연막을 형성하는 단계: 상기 절연막 상에 하부도전층을 형성하는 단계: 상기 하부도전층 양 측벽에 제1금속막을 형성하는 단계 : 상기 제1금속막이 형성된 기판의 전면에 층간절연막을 형성하는 단계 : 상기 층간절연막 상에 상기 하부도전층이 대기에 노출되도록 비아 콘택홀을 형성하는 단계 : 상기 층간절연막이 형성된 기판의 전면에 제2금속막을 형성하는 단계 : 및 상기 제2금속막 상에 상부도전층을 형성하는 단계를 구비하는 것을 특징으로 하는 다층배선을 갖는 반도체 장치의 제조방법.
  5. 제4항에 있어서, 상기 하부도전층 양 측벽에 티타늄막을 형성하는 것을 특징으로 하는 다층배선을 갖는 반도체 장치의 제조방법.
  6. 제5항에 있어서, 상기 티타늄막은 100Å∼1000Å의 두께로 형성하는 것을 특징으로 하는 다층배선을 갖는 반도체 장치의 제조방법.
  7. 제4항에 있어서, 상기 제2금속막은 티타늄막으로 형성하는 것을 특징으로 하는 다층배선을 갖는 반도체 장치의 제조방법.
  8. 제7항에 있어서, 상기 티타늄막은 100Å∼1000Å의 두께로 형성하는 것을 특징으로 하는 다층배선을 갖는반도체 장치의 제조방법.
  9. 제4항에 있어서, 상기 상부도전층과 하부도전층은 Ti＼TiN＼Al＼TiN, Ti＼Al＼TiN, Al＼TiN, Al＼Ti 또는 TiN＼Al＼TiN을 사용하는 것을 특징으로 하는 다층배선을 갖는 반도체 장치의 제조방법.
  10. 제4항에 있어서, 상기 층간절연막은 SiOF막 또는 SiOF를 함유하는 다층구조의 절연막을 사용하는 것을 특징으로 하는 다층배선을 갖는 반도체 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950021393A 1995-07-20 1995-07-20 다층배선을 갖는 반도체 장치 및 그 제조방법 KR0155857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950021393A KR0155857B1 (ko) 1995-07-20 1995-07-20 다층배선을 갖는 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021393A KR0155857B1 (ko) 1995-07-20 1995-07-20 다층배선을 갖는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970008490A true KR970008490A (ko) 1997-02-24
KR0155857B1 KR0155857B1 (ko) 1998-12-01

Family

ID=19421045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021393A KR0155857B1 (ko) 1995-07-20 1995-07-20 다층배선을 갖는 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0155857B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004585A (ko) * 1997-06-28 1999-01-15 김영환 반도체 소자의 다중 금속 배선 형성방법

Also Published As

Publication number Publication date
KR0155857B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR920020620A (ko) 반도체 집적회로장치의 배선접속구조 및 그 제조방법
KR890007386A (ko) 반도체 장치 및 그 제조방법
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR960039147A (ko) 접속홀의 플러그 형성 방법
KR880013239A (ko) 반도체소자의 접속구멍형성 방법
KR900013585A (ko) 반도체 소자의 제조방법
KR920017184A (ko) 반도체 장치의 제조방법
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR930003260A (ko) 반도체 장치 및 그 제조 방법
KR930003256A (ko) 반도체 집적 회로에 금속화 배선층을 형성하는 방법
KR950021406A (ko) 멀티 레벨 상호 접속 구조를 가진 반도체 장치
KR970008490A (ko) 다층배선을 갖는 반도체 장치 및 그 제조방법
KR870008388A (ko) 반도체장치 및 그 제조방법
KR950030248A (ko) 반도체 소자의 평탄화방법
KR940001280A (ko) 반도체 장치의 제조방법
KR970053528A (ko) 반도체 소자 제조시 금속 배선 형성 방법
KR960026628A (ko) 금속배선 형성 방법
KR970052257A (ko) 금속 콘택 방법
KR960005871A (ko) 반도체 소자의 다층금속 배선형성방법
KR950030310A (ko) 다층 금속배선 형성방법
KR970018413A (ko) 반도체장치의 다층배선 형성방법
KR920013629A (ko) 반도체장치
KR970052920A (ko) 반도체 소자의 금속배선 형성방법
KR930006888A (ko) 금속 배선막 형성방법
KR950034690A (ko) 반도체 소자의 다중 금속층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee