JPS61219152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61219152A JPS61219152A JP5995185A JP5995185A JPS61219152A JP S61219152 A JPS61219152 A JP S61219152A JP 5995185 A JP5995185 A JP 5995185A JP 5995185 A JP5995185 A JP 5995185A JP S61219152 A JPS61219152 A JP S61219152A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- hole
- protrusion
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は集積回路等の半導体装置に関する。
（従来の技術）
従来、多数の素子を集積し、アルミニウム等の配線層を
多層化した半導体装置に於て、異なる配線層間を連結す
る為に設けられるスルーホールはその内壁が基板面に対
してほぼ垂直となる部分を有することから、スルーホー
ル内のアルミニウム膜厚が極めて薄くなり易く、これに
よる配線抵抗の増大や断線などの発生が製造歩留を悪化
させる大きな要因となっていた。
多層化した半導体装置に於て、異なる配線層間を連結す
る為に設けられるスルーホールはその内壁が基板面に対
してほぼ垂直となる部分を有することから、スルーホー
ル内のアルミニウム膜厚が極めて薄くなり易く、これに
よる配線抵抗の増大や断線などの発生が製造歩留を悪化
させる大きな要因となっていた。
（発明が解決しようとする問題点）
第３図は従来のアルミニウム２層配線を有する半導体装
置の一例の断面図である。
置の一例の断面図である。
第３図において、１は拡散層を含む半導体基板、２は第
１層のアルミニウム配線層、３は絶縁層、４は第２層の
アルミニウム配線層、５は絶縁層３に設けられたスルー
ホールである。
１層のアルミニウム配線層、３は絶縁層、４は第２層の
アルミニウム配線層、５は絶縁層３に設けられたスルー
ホールである。
このスルーホール５の内壁の番号７で示す部分において
アルミニウム膜厚が極めて薄くなり易く、これによる配
線抵抗の増大や断線の発生などの問題を生じていた。
アルミニウム膜厚が極めて薄くなり易く、これによる配
線抵抗の増大や断線の発生などの問題を生じていた。
本発明の目的は、上記問題点を解決し、スルーホール部
分での金属配線の抵抗の増大や断線の発生などのない多
層配線構造を有する半導体装置を提供することにある。
分での金属配線の抵抗の増大や断線の発生などのない多
層配線構造を有する半導体装置を提供することにある。
（問題点を解決するための手段）
本発明の半導体装置は、半導体基板上に設けられた下層
配線層と、該下層配線層の上に設けられた絶縁層と、該
絶縁層に設けられたスルーホールと、前記絶縁層の上に
設けられ前記スルーホールを介して前記下層配線層と接
続する上層配線層とを有する多層配線構造の半導体装置
に２いて、前記スルーホール位置の下層配線層に突起部
を設けたことを特徴として構成される。
配線層と、該下層配線層の上に設けられた絶縁層と、該
絶縁層に設けられたスルーホールと、前記絶縁層の上に
設けられ前記スルーホールを介して前記下層配線層と接
続する上層配線層とを有する多層配線構造の半導体装置
に２いて、前記スルーホール位置の下層配線層に突起部
を設けたことを特徴として構成される。
（実施例）
次に、本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例の断面図である。
拡散層を含む半導体基板１の上に第１層のアルミニウム
配線２を設ける。このアルミニウム配線２はスルーホー
ル５が形成される部分に突起部６が設けられている。こ
れが本発明の特徴である。
配線２を設ける。このアルミニウム配線２はスルーホー
ル５が形成される部分に突起部６が設けられている。こ
れが本発明の特徴である。
このアルミニウム配線２の上に絶縁層３、第２層のアル
ミニウム配線４を形成する。突起部６が設けられている
ため、絶縁層３に形成されるスルーホール５での段差は
小さくなりて２す、スルーホール内壁で第２層のアルミ
ニウム配線４が薄くなったり、断線したりするようなこ
とはなくなる。
ミニウム配線４を形成する。突起部６が設けられている
ため、絶縁層３に形成されるスルーホール５での段差は
小さくなりて２す、スルーホール内壁で第２層のアルミ
ニウム配線４が薄くなったり、断線したりするようなこ
とはなくなる。
次に、本発明の半導体装置の製造方法について説明する
。
。
第２図は本発明の一実施例の製造途中工程に２ける断面
図である。
図である。
半導体基板ｌに第１層のアルミニウム配線２を設け、突
起部６を形成する部分をホトレジストなどでマスクする
。そして、アルミニウムエツチング全行い、マスクされ
た部分以外のアルミニウムを薄くする。これにより突起
部６が形成される。
起部６を形成する部分をホトレジストなどでマスクする
。そして、アルミニウムエツチング全行い、マスクされ
た部分以外のアルミニウムを薄くする。これにより突起
部６が形成される。
しかる後、マスクを除去する。
次に、絶縁層３を被着する。絶縁層３は、突起部６の上
では破線３１で示すように隆起する。次に、スルーホー
ル５をあけるのであるが、これは次のようにする。まず
、破線で囲んだ３２０部分を除去するために、径の大き
な円形の空白を持つホトレジストのマスクを設けてエツ
チングする。
では破線３１で示すように隆起する。次に、スルーホー
ル５をあけるのであるが、これは次のようにする。まず
、破線で囲んだ３２０部分を除去するために、径の大き
な円形の空白を持つホトレジストのマスクを設けてエツ
チングする。
次に、３３の部分を除去するために、径の小さな円形の
空白を持つホトレジストのマスクを設けてエツチングす
る。この２段のエツチングにより図示する形状のスルー
ホール５が形成される。後は、通常の方法で第２層のア
ルミニウム配線４を形成する。
空白を持つホトレジストのマスクを設けてエツチングす
る。この２段のエツチングにより図示する形状のスルー
ホール５が形成される。後は、通常の方法で第２層のア
ルミニウム配線４を形成する。
上記方法によって形成されたスルーホール５は、第３図
の従来品に比べて浅くなっており、また、基板面に対す
る傾斜も緩くなって完全に垂直となる部分は少なくなる
。この結果、第２層のアルミニウム配線層はスルーホー
ル部における厚みが平坦部とそれほど変化のない値を維
持することになり、配線抵抗の増大や断線の発生がなく
なる。
の従来品に比べて浅くなっており、また、基板面に対す
る傾斜も緩くなって完全に垂直となる部分は少なくなる
。この結果、第２層のアルミニウム配線層はスルーホー
ル部における厚みが平坦部とそれほど変化のない値を維
持することになり、配線抵抗の増大や断線の発生がなく
なる。
上記実施例では下層配線のアルミニウム配線２の厚さを
異ならしめることにより下層配線に突起部を設けたが、
アルミニウム配線層の下部に多結晶シリコン層又は窒化
膜層又は酸化膜層を形成しておき、その厚さをスルーホ
ール部のみ厚くするか、スルーホール以外の部分を除去
する等により結果的にその上のアルミニウム配線層に突
起金主じさせる方法等もある。
異ならしめることにより下層配線に突起部を設けたが、
アルミニウム配線層の下部に多結晶シリコン層又は窒化
膜層又は酸化膜層を形成しておき、その厚さをスルーホ
ール部のみ厚くするか、スルーホール以外の部分を除去
する等により結果的にその上のアルミニウム配線層に突
起金主じさせる方法等もある。
又、絶縁層にスルーホールを形成する為のエツチングに
先立ってかけられる円形空白のホトレジストが露光時の
目金せずれ等によって絶縁層の突起に対してずれが生じ
た場合は、そのずれが余９大きくない範囲ではスルーホ
ールのある部分に於ては第１図に示す断面形態を有する
ことになるので、既述の発明の効果は有効に存在し得る
。
先立ってかけられる円形空白のホトレジストが露光時の
目金せずれ等によって絶縁層の突起に対してずれが生じ
た場合は、そのずれが余９大きくない範囲ではスルーホ
ールのある部分に於ては第１図に示す断面形態を有する
ことになるので、既述の発明の効果は有効に存在し得る
。
（発明の効果）
本発明は、以上説明したように、多層配線の下層配線層
のスルーホール位置に突起部を設けるようにしたので上
層配線の断線や配線抵抗増などを生じない多層配線構造
の半導体装［−得ることができる。
のスルーホール位置に突起部を設けるようにしたので上
層配線の断線や配線抵抗増などを生じない多層配線構造
の半導体装［−得ることができる。
第１図は本発明の一実施例の断面図、第２図は本発明の
一実施例の製造途中工程における断面図、第３図は従来
のアルミニウム２層配線を有する半導体装置の一例の断
面図である。 １・・・・・・半導体基板、２・・・・・・第１層のア
ルミニウム配線、３・・・・・・絶縁層、４・・・・・
・第２層のアルミニウム配線、５・・・・・・スルーホ
ール、６・・・・・・突起部、７・・・・・・アルミニ
ウム配線の薄くなる部分。 ’ｆ−ｔｇ 詐Ｚ珂 ”千３田
一実施例の製造途中工程における断面図、第３図は従来
のアルミニウム２層配線を有する半導体装置の一例の断
面図である。 １・・・・・・半導体基板、２・・・・・・第１層のア
ルミニウム配線、３・・・・・・絶縁層、４・・・・・
・第２層のアルミニウム配線、５・・・・・・スルーホ
ール、６・・・・・・突起部、７・・・・・・アルミニ
ウム配線の薄くなる部分。 ’ｆ−ｔｇ 詐Ｚ珂 ”千３田
Claims (1)
- 半導体基板上に設けられた下層配線層と、該下層配線層
の上に設けられた絶縁層と、該絶縁層に設けられたスル
ーホールと、前記絶縁層の上に設けられ前記スルーホー
ルを介して前記下層配線層と接続する上層配線層とを有
する多層配線構造の半導体装置において、前記スルーホ
ール位置の下層配線層に突起部を設けたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5995185A JPS61219152A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5995185A JPS61219152A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61219152A true JPS61219152A (ja) | 1986-09-29 |
Family
ID=13127959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5995185A Pending JPS61219152A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61219152A (ja) |
-
1985
- 1985-03-25 JP JP5995185A patent/JPS61219152A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US4321284A (en) | Manufacturing method for semiconductor device | |
| JPS62118543A (ja) | 半導体集積回路装置 | |
| JPS61219152A (ja) | 半導体装置 | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH04162719A (ja) | 半導体装置 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| JPS60110142A (ja) | 半導体装置の製造方法 | |
| JPH01312854A (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0212825A (ja) | 半導体装置の製造方法 | |
| JPS63211742A (ja) | 半導体装置の製造方法 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS6340344A (ja) | 半導体装置 | |
| JPS63287034A (ja) | 半導体装置 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPH0230123A (ja) | 半導体装置の製造方法 |