CN110289221B - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN110289221B
CN110289221B CN201910554804.9A CN201910554804A CN110289221B CN 110289221 B CN110289221 B CN 110289221B CN 201910554804 A CN201910554804 A CN 201910554804A CN 110289221 B CN110289221 B CN 110289221B
Authority
CN
China
Prior art keywords
layer
pattern
area
graph
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910554804.9A
Other languages
English (en)
Other versions
CN110289221A (zh
Inventor
盛备备
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910554804.9A priority Critical patent/CN110289221B/zh
Priority to US16/581,010 priority patent/US11024534B2/en
Publication of CN110289221A publication Critical patent/CN110289221A/zh
Application granted granted Critical
Publication of CN110289221B publication Critical patent/CN110289221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，在粘合层上形成光刻胶层之后，利用光刻技术形成刻蚀图形时，非引出区上对应的掩膜版的图形为亚分辨率辅助图形，引出区上对应的掩膜版的图形为可曝光图形，这样，在光刻工艺中，亚分辨率辅助图形对应的光刻胶层中将形成具有部分曝光深度的第一部分曝光区，而在可曝光图形对应的光刻胶层中将形成完全曝光的曝光图形，利用该光刻胶层进行粘合层的各项异性刻蚀后，同时在部分厚度粘合层中形成开口以及贯穿粘合层的过孔。这样，通过一次刻蚀工艺，同时形成开口和过孔，开口则用于过孔填充工艺时平坦化过程中的负载均衡，实现平坦化过程中的负载均衡，同时降低制造成本。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着半导体技术的不断发展，晶圆键合技术得到了广泛的应用，晶圆键合是通过键合技术将两片晶圆粘合在一起，实现两片晶圆的垂直互联。
混合键合(hybrid bonding)是目前常采用的一种晶圆键合方式，在实现过程中，需要在晶圆上将顶层金属层上形成将其电引出的键合垫，该键合垫分布在晶圆的部分区域上，而不形成键合垫的区域会造成化学机械平坦化过程中的负载不均衡的问题，导致晶圆表面不平坦，进而造成器件的失效。
发明内容
有鉴于此，本发明的目的在于提供一种半导体器件及其制造方法，。实现平坦化过程中的负载均衡，同时降低制造成本。
为实现上述目的，本发明有如下技术方案：
一种半导体器件的制造方法，包括：
提供衬底，所述衬底上形成有介质材料的覆盖层，所述覆盖层中形成有顶层连线层；
在所述覆盖层上形成粘合层，所述粘合层包括引出区和非引出区，所述引出区位于所述顶层连线层之上；
在所述粘合层上形成光刻胶层，并进行光刻工艺，将掩膜版的图形成像至所述光刻胶层，所述掩膜版的图形包括：对应于所述非引出区且为亚分辨率辅助图形的第一图形，以及对应于所述引出区且可曝光的第二图形，所述非引出区的光刻胶层中形成有与所述第一图形所在区域对应且仅具有部分曝光深度的第一部分曝光区，以及在所述引出区的光刻胶层中形成有第二图形的曝光图形；
利用所述光刻胶层，进行所述粘合层的各项异性刻蚀，以同时在所述第一部分曝光区下的部分厚度的粘合层中形成第一开口，以及在所述曝光图形下的粘合层中形成贯穿至所述顶层连线层的过孔；
进行导电材料填充及平坦化工艺。
可选地，所述掩膜版的图形还包括：对应于所述引出区且为亚分辨率辅助图形的第三图形，所述第三图形包围所述第二图形；则，
在所述进行光刻工艺的步骤中，还包括：在所述引出区的光刻胶层中形成与所述第三图形所在区域对应且仅具有部分曝光深度的第二部分曝光区；
在所述进行所述粘合层的各项异性刻蚀的步骤中，还包括：
在所述第二部分曝光区下的部分厚度的粘合层中形成第二开口。
可选地，所述第一图形或所述第三图形的排布方式包括：
点阵列排布、条形排布、嵌套排布或纵横交错排布。
可选地，所述第二图形为多个。
可选地，所述粘合层包括：氧化硅层、NDC层或他们的叠层。
一种半导体器件，包括：
衬底；
所述衬底上介质材料的覆盖层，以及所述覆盖层中的顶层连线层；
所述覆盖层上的粘合层，所述粘合层包括引出区和非引出区，所述引出区位于所述顶层连线层之上；
所述非引出区部分厚度的粘合层中的第一非引出层，所述第一非引出层包括第一开口及其中的导电材料；以及
贯穿所述引出区的粘合层中的引出孔，所述引出孔包括贯穿至所述顶层连线层的过孔及其中的导电材料
可选地，还包括：
所述引出区部分厚度的粘合层中的第二非引出层，所述第二非引出层包括第二开口以及其中的导电材料，所述第二开口包围所述过孔。
可选地，所述过孔为多个。
可选地，所述粘合层包括：氧化硅层、NDC层或他们的叠层。
一种掩膜版，应用于形成引出顶层连线层的过孔时的光刻工艺中，所述掩膜版的图形包括：对应于非引出区且为亚分辨率辅助图形的第一图形，以及对应于引出区且可曝光的第二图形，所述引出区为对应于顶层连线层所在区域。
可选地，，所述掩膜版的图形还包括：对应于引出区且为亚分辨率辅助图形的第三图形，所述第三图形包围所述第二图形。
可选地，，所述第一图形或所述第三图形的排布方式包括：
点阵列排布、条形排布、嵌套排布或纵横交错排布。
本发明实施例提供的半导体器件及其制造方法，在粘合层上形成光刻胶层之后，利用光刻技术形成刻蚀图形时，非引出区上对应的掩膜版的图形为亚分辨率辅助图形，引出区上对应的掩膜版的图形为可曝光图形，这样，在光刻工艺中，亚分辨率辅助图形对应的光刻胶层中将形成具有部分曝光深度的第一部分曝光区，而在可曝光图形对应的光刻胶层中将形成完全曝光的曝光图形，利用该光刻胶层进行粘合层的各项异性刻蚀后，同时在部分厚度粘合层中形成开口以及贯穿粘合层的过孔。这样，通过一次刻蚀工艺，同时形成开口和过孔，开口则用于过孔填充工艺时平坦化过程中的负载均衡，实现平坦化过程中的负载均衡，同时降低制造成本。
附图说明
为了更清楚地说明本发。
明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例半导体器件的制造方法的流程示意图；
图2-9示出了根据本发明实施例的制造方法形成器件过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在化学机械平坦化过程中的负载不均衡的问题，导致晶圆表面不平坦，进而造成器件的失效。为此，本申请提出了一种半导体器件及其制造方法，尤其适用于混合键合的晶圆，在粘合层上形成光刻胶层之后，利用光刻技术形成刻蚀图形时，非引出区上对应的掩膜版的图形为亚分辨率辅助图形，引出区上对应的掩膜版的图形为可曝光图形，这样，在光刻工艺中，亚分辨率辅助图形对应的光刻胶层中将形成具有部分曝光深度的第一部分曝光区，而在可曝光图形对应的光刻胶层中将形成完全曝光的曝光图形，利用该光刻胶层进行粘合层的各项异性刻蚀后，同时在部分厚度粘合层中形成开口以及贯穿粘合层的过孔。这样，通过一次刻蚀工艺，同时形成开口和过孔，开口则用于过孔填充工艺时平坦化过程中的负载均衡，实现平坦化过程中的负载均衡，同时降低制造成本。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图1以及附图2-9对具体的实施例进行详细的描述。
参考图1所示，在步骤S01，提供衬底100，所述衬底100上形成有介质材料的覆盖层110，所述覆盖层110中形成有顶层连线层120，参考图2所示。
在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，衬底100还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，该衬底100可以为硅衬底。
在本申请实施例中，可以已经完成了器件加工的所有工艺，衬底100上可以已经形成有所需的器件结构以及用于电连接器件结构的互连结构，其中，器件结构可以由介质材料覆盖，该介质材料可以为叠层结构，可以包括层间介质层、金属间介质层等，互连结构形成于介质材料中，器件结构可以为MOS器件、存储器件和/或其他无源器件，存储器件可以包括非易失性存储器或随机存储器等，非易失性存储器例如可以包括NOR型闪存、NAND型闪存等浮栅场效应晶体管或者铁电存储器、相变存储器等，器件结构可以为平面型器件或立体器件，立体器件例如可以为FIN-FET(鳍式场效应晶体管)、三维存储器等。互连结构可以包括层包括接触塞、过孔及互连层，互连层可以包括一层或多层，互连结构可以为金属材料，例如可以为钨、铝、铜等。在本申请实施例的图示中，仅图示出互连结构中的顶层连线层120，此处仅是为了简化附图，可以理解的是，此处仅为示例，在不同的设计和应用中，可以根据需要形成所需层数的互连层。
在本申请实施例中，顶层连线层120为形成键合垫之前的最顶层的互连层，在一些应用中，该顶层连线层120也称作金属层(top metal)，覆盖层110为用于隔离该顶层连线层120的介质材料，覆盖层可以为单层或多层结构。在一个实施例中，该覆盖层110可以为叠层结构，可以包括氮化硅层以及其上的氧化硅层，氮化硅层可以作为扩散阻挡层，氧化硅层可以为FSG(Fluorinated Silicate Glass，氟硅酸盐玻璃)。
顶层连线层120形成于覆盖层110中，可以由金属材料形成，例如可以为金属铜。在一些实施例中，还可以在覆盖层110之上设置扩散阻挡层122，该扩散阻挡层122覆盖了覆盖层110以及顶层连线层120，可以避免刻蚀过程中金属材料的顶层连线层120的溅射以及扩散，该扩散阻挡层122的材料例如可以为氮化硅。
在步骤S02，在所述覆盖层110及顶层连线层120上形成粘合层130，所述粘合层130包括引出区1302和非引出区1301，所述引出区1302位于所述顶层连线层120之上，参考图2所示。
粘合层130为用于键合的键合(bonding)材料，该粘合层130可以为单层或叠层结构，粘合层130的材料例如可以包括：键合用氧化硅(bonding oxide)、键合用氮化硅(bonding nitride)或NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)等或他们的组合。在一个实施例中，如图2所示，粘合层130为叠层结构，包括键合用氧化硅的第一粘合层132以及其上的NDC材料的第二粘合层134。此外，粘合层130之上还可以形成有保护层(图未示出)，保护层用于粘合层130在后续形成顶层互连层120上的电引出结构时不受损伤，该保护层例如可以为氧化硅。
粘合层130包括引出区1302和非引出区1301，引出区1302位于顶层互连层120之上，该引出区为用于形成顶层互连层120的电引出结构的区域；该非引出区1301上并不形成互连层的引出结构，但在形成顶层互连层120的电引出结构时，若保留该区域为空白区域，在平坦化过程中会导致CMP的负载不均衡，引起CMP的工艺缺陷，导致晶圆表面不平坦，进而造成器件的失效。因此，需要在该非引出区1301上引入伪结构，来进行CMP的负载均衡，在具体的应用中，该非引出区1301可以设置于任意需要的位置处，例如非引出区1301可以位于顶层互连层120或其他区域之上。
在步骤S03，在所述粘合层130上形成光刻胶层140，并进行光刻工艺，将掩膜版的图形成像至所述光刻胶层140，所述掩膜版20的图形包括：对应于所述非引出区1301且为亚分辨率辅助图形的第一图形22，以及对应于所述引出区1302且可曝光的第二图形23，所述非引出区1301的光刻胶层140中形成有与所述第一图形23所在区域对应且仅具有部分曝光深度的第一部分曝光区142，以及在所述引出区1302的光刻胶层140中形成有第二图形23的曝光图形143，参考图3-图5所示。
可以通过旋涂光阻材料，在粘合层130上形成光刻胶层140，光阻材料为光敏材料，也叫光敏刻蚀剂、光刻胶等，而后利用光刻工艺，通过曝光、显影等步骤，将掩膜版中的图形转移到光刻胶层140中。
在本申请实施例中，掩膜版中的图形包括为亚分辨率辅助图形的第一图形以及可曝光的第二图形，其中，亚分辨率辅助图形由密集分布的细小图形构成，这些细小的图形的尺寸小于光刻机设备的分辨率，因此，在光刻工艺曝光时，这些图形对光线起散射作用，并不会被转移到光刻胶层中，但在这些图形的所在区域，会被部分曝光，在光刻胶层中形成具有部分曝光深度的区域，该区域对应于亚分辨率辅助图形所在的区域。而可曝光的图形的尺寸则大于光刻机设备的分辨率，在光刻工艺曝光时，可曝光的图形将会被转移到光刻交层中，形成完全曝光的曝光图形。
参考图3、图4以及图5所示，图5中示出了不同图形的掩膜版的局部俯视示意图，其中，(A1)-(A4)为与非引出区1301对应的掩膜版20所在区域的示意图，(B1)-(B4)为与引出区1302对应的掩膜版20所在区域的示意图。在一些实施例中，参考图3所示，亚分辨率辅助图形的第一图形22可以对应设置于非引出区1301之上，在另一些实施例中，参考图4所示，还可以包括为亚分辨率辅助图形的第三图形25，该第三图形25对应于非引出区1302，该第三图形25包围第二图形23，其中，第二图形23的数量可以为一个或多个，当包括多个第二图形23时，每个第二图形23的周围都可以排布有第三图形25。这样，在光刻工艺曝光后，由于第二图形23周围为第三图形25，而第三图形25为亚分辨率辅助图形，该第三图形25对应区域的光刻胶层140将不会被完全曝光，参考图4所示，在引出区1302的光刻胶层140中，将形成完全曝光的曝光图形143以及曝光图形143周围的仅具有部分曝光深度的第二部分曝光区145。
在具体的实施例中，参考图5所示，第一图形22和第三图形25可以为点阵列排布、条形排布、嵌套排布或纵横交错排布，图5中的(A1)-(A4)分别示出了第一图形22呈点阵列排布、条形排布、嵌套排布或纵横交错排布的示意图，图5中的(B1)-(B4)分别示出了第一图形22呈点阵列排布、条形排布、嵌套排布或纵横交错排布的示意图，且第二图形23被第三图形25包围。在点阵排布方式中，曝光的部分呈块状分布，块状可以为方形或圆形，方形可以包括正方形或长方形；条形排布方式中，曝光的部分为条形分布，条形可以具有相同或不同长度；嵌套排布方式中，曝光的部分呈封闭的环形且这些具有不同半径的环形同心嵌套在一起，构成嵌套排布的图形，环形可以为方形或圆形；纵横交错排布方式中，曝光去除的部分为横向和纵向交叉分布的条形。由于第一图形22和第三图形25为亚分辨率辅助图形，图形的尺寸小于光刻机设备的分辨率，这样的图形并不会真正被曝光至光刻胶层140中，参考图5A所示，其中(a1)和(a2)分别为在利用上述掩膜版20进行光刻工艺之后，非引出区1301和引出区1302的光刻胶层140的局部俯视示意图，结合图4所示，在非引出区1301的光刻胶层140中形成了与第一图形22所在区域对应的仅具有部分曝光深度的第一部分曝光区142，在引出区1302的光刻胶层140中形成了与第三图形25所在区域对应的仅具有部分曝光深度的第二部分曝光区145，以及与第二图形23对应的完全曝光的曝光图形143。
上述的刻蚀图形是利用光刻技术将掩膜版中的图案显影至光刻胶层140中形成，在掩膜版设计中，通过掩膜版的设计实现不同的刻蚀图形，掩膜版的数量决定了整个器件制造的工艺成本，可以将上述的刻蚀图形的图案设计在一张掩膜版中，这样，在具体的应用中，可以通过一块掩膜版利用光刻技术，在光刻胶层中形成上述不同深度的刻蚀图形。这样，可以减少光刻工艺的步骤，降低制造成本，提高工艺集成度。
在步骤S04，利用所述光刻胶层140，进行所述粘合层130的各项异性刻蚀，以同时在所述第一部分曝光区142下的部分厚度的粘合层130中形成第一开口152，以及在所述曝光图形143下的粘合层130中形成贯穿至所述顶层连线层120的过孔153，参考图7所示。
在该步骤中，光刻胶层140中已经形成有所需的刻蚀图形，进而，可以利用该光刻胶层140，通过一次刻蚀工艺，将刻蚀图形转移到粘合层130中，由于采用各项异性刻蚀，例如可以为反应离子刻蚀(RIE)，各向异性刻蚀主要进行垂直于衬底方向的刻蚀，在刻蚀过程中，由于刻蚀图形具有不同的深度，曝光图形143下的粘合层130将先被刻蚀，而第一部分曝光区142和第二部分曝光区145下还存有部分厚度的光刻胶层140，在刻蚀中，首先将该部分厚度的光刻胶层140去除，而后，再进行第一部分曝光区142和第二部分曝光区145下粘合层130的刻蚀，因此，当曝光图形143下的粘合层130被刻蚀贯通至顶层连线层120，形成过孔153时，第一部分曝光区142和第二部分曝光区145下粘合层130并未被贯通，将分别形成第一开口152和第二开口155，其下方还保留有部分厚度的粘合层130，这些第一开口152和第二开口155在后续填充过孔153并进行平坦化的工艺中，起到平衡平坦化负载的作用。
在利用光刻胶层140，进行所述粘合层130的各项异性刻蚀时，在一些实施例中，可以直接以光刻胶层140为掩蔽，进行粘合层130的刻蚀，将光刻胶层140中的刻蚀图形先后转移至粘合层140中，参考图6所示。之后，可以将光刻胶层140去除，参考图7所示。
在另一些实施例中，在形成光刻胶层140之间，还可以先形成硬掩膜层(图未示出)，硬掩膜层例如可以为氧化硅、氮化硅、氮氧化硅等介质材料或他们的叠层，并将光刻胶层140中的刻蚀图形先转移至硬掩膜层中，而后以硬掩膜为掩蔽，进行粘合层130的刻蚀，间接将光刻胶层140中的刻蚀图形转移至粘合层140中。之后，可以将光刻胶层140以及硬掩膜层去除。
在具体的应用中，可以根据具体设计的需要，调整第一图形，或者进一步调整第三图形，相对于第二图形的密度以及尺寸，使得在粘合层刻蚀中，使得第二图形下可以形成过孔，而第一图形以及第三图形下可以形成所需深度的开口。
在步骤S05，进行导电材料160填充及平坦化工艺，参考图9所示。
去除所述光刻胶层之后，在导电材料160填充工艺中，过孔153以及第一开口152、第二开口155中都填充有导电材料160，该导电材料160可以为金属材料，例如可以为铜、钨等，同时，粘合层130及过孔153、开口152、155之上也将形成有导电材料160，参考图8所示。而在平坦化工艺中，例如可以采用CMP工艺，仅将保留孔内的导电材料，粘合层130以及过孔、开口之外的导电材料将会在平坦化工艺中被去除。
由于在非引出区1301以及引出区1302的用于引出的第二图形旁都同时形成有亚分辨率图形，使得形成用于引出的过孔153的同时，在非引出区1301以及引出区1302都形成了开口152、155，这些开口152、155在导电材料将会在平坦化工艺中起到平衡平坦化负载的作用，避免平坦化工艺中出现缺陷，提高器件性能，同时降低制造成本。
在进行平坦化工艺之后，就在过孔153中形成了顶层连线层120的引出孔163，在第一开口152和第二开口155中分别形成第一非引出层162以及第二非引出层165，参考图9所示。
至此就形成了本申请实施例的半导体器件，之后，可以将形成有该半导体器件的晶圆进一步与另一晶圆进行键合，以形成键合结构，并将键合结构进行切割，从而，形成具有上述半导体器件的芯片结构。
此外，本申请还提供了由上述方法形成的半导体器件，参考图9所示，包括：
衬底100；
所述衬底100上介质材料的覆盖层110，以及所述覆盖层110中的顶层连线层120；
所述覆盖层110及顶层连线层120上的粘合层130，所述粘合层130包括引出区1302和非引出区1301，所述引出区1302位于所述顶层连线层120之上；
所述非引出区1301部分厚度的粘合层130中的第一非引出层162，所述第一非引出层162包括第一开口152及其中的导电材料；以及
贯穿所述引出区1302的粘合层130中的引出孔162，所述引出孔163包括贯穿至所述顶层连线层120的过孔153及其中的导电材料。
进一步地，还包括：所述引出区1302部分厚度的粘合层130中的第二非引出层165，所述第二非引出层165包括第二开口155以及其中的导电材料，所述第二开口155包围所述过孔153。
进一步地，所述过孔153为多个。
进一步地，所述粘合层130包括：氧化硅层、NDC层或他们的叠层。
此外，参考图4和图5所示，本申请还提供了应用于上述制造方法中的掩膜版，该掩膜版应用于引出顶层连线层的过孔时的光刻工艺中，所述掩膜版20的图形包括：对应于非引出区且为亚分辨率辅助图形的第一图形22，以及对应于引出区且可曝光的第二图形23，所述引出区为对应于顶层连线层所在区域。
进一步地，所述掩膜版20的图形还包括：对应于引出区且为亚分辨率辅助图形的第三图形25，所述第三图形25包围所述第二图形23。
进一步地，所述第一图形22或所述第三图形25的排布方式包括：点阵列排布、条形排布、嵌套排布或纵横交错排布。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有介质材料的覆盖层，所述覆盖层中形成有顶层连线层；
在所述覆盖层上形成粘合层，所述粘合层包括引出区和非引出区，所述引出区位于所述顶层连线层之上；
在所述粘合层上形成光刻胶层，并进行光刻工艺，将掩膜版的图形成像至所述光刻胶层，所述掩膜版的图形包括：对应于所述非引出区且为亚分辨率辅助图形的第一图形，以及对应于所述引出区且可曝光的第二图形，所述非引出区的光刻胶层中形成有与所述第一图形所在区域对应且仅具有部分曝光深度的第一部分曝光区，以及在所述引出区的光刻胶层中形成有第二图形的曝光图形；
利用所述光刻胶层，进行所述粘合层的各项异性刻蚀，以同时在所述第一部分曝光区下的部分厚度的粘合层中形成第一开口，以及在所述曝光图形下的粘合层中形成贯穿至所述顶层连线层的过孔；
进行导电材料填充及平坦化工艺。
2.根据权利要求1所述的制造方法，其特征在于，所述掩膜版的图形还包括：对应于所述引出区且为亚分辨率辅助图形的第三图形，所述第三图形包围所述第二图形；则，
在所述进行光刻工艺的步骤中，还包括：在所述引出区的光刻胶层中形成与所述第三图形所在区域对应且仅具有部分曝光深度的第二部分曝光区；
在所述进行所述粘合层的各项异性刻蚀的步骤中，还包括：
在所述第二部分曝光区下的部分厚度的粘合层中形成第二开口。
3.根据权利要求2所述的制造方法，其特征在于，所述第一图形或所述第三图形的排布方式包括：
点阵列排布、条形排布、嵌套排布或纵横交错排布。
4.根据权利要求1所述的制造方法，其特征在于，所述第二图形为多个。
5.根据权利要求1所述的制造方法，其特征在于，所述粘合层包括：氧化硅层、NDC层或他们的叠层。
6.一种掩膜版，其特征在于，应用于形成引出顶层连线层的过孔时的光刻工艺中，所述掩膜版的图形包括：对应于非引出区且为亚分辨率辅助图形的第一图形，以及对应于引出区且可曝光的第二图形，所述引出区为对应于顶层连线层所在区域。
7.根据权利要求6所述的掩膜版，其特征在于，所述掩膜版的图形还包括：对应于引出区且为亚分辨率辅助图形的第三图形，所述第三图形包围所述第二图形。
8.根据权利要求7所述的掩膜版，其特征在于，所述第一图形或所述第三图形的排布方式包括：
点阵列排布、条形排布、嵌套排布或纵横交错排布。
CN201910554804.9A 2019-06-25 2019-06-25 一种半导体器件及其制造方法 Active CN110289221B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910554804.9A CN110289221B (zh) 2019-06-25 2019-06-25 一种半导体器件及其制造方法
US16/581,010 US11024534B2 (en) 2019-06-25 2019-09-24 Semiconductor device having opening and via hole and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910554804.9A CN110289221B (zh) 2019-06-25 2019-06-25 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110289221A CN110289221A (zh) 2019-09-27
CN110289221B true CN110289221B (zh) 2021-06-29

Family

ID=68005557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910554804.9A Active CN110289221B (zh) 2019-06-25 2019-06-25 一种半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US11024534B2 (zh)
CN (1) CN110289221B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767605B (zh) * 2019-11-04 2022-10-18 武汉新芯集成电路制造有限公司 一种金属衬垫的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105319832A (zh) * 2014-07-10 2016-02-10 台湾积体电路制造股份有限公司 用于光刻工艺的辅助部件
WO2018153872A1 (en) * 2017-02-25 2018-08-30 Asml Netherlands B.V. Patterning device, a method of making the same, and a patterning device design method
US10141391B2 (en) * 2017-02-23 2018-11-27 International Business Machines Corporation Microstructure modulation for 3D bonded semiconductor containing an embedded resistor structure
CN109891582A (zh) * 2019-01-30 2019-06-14 长江存储科技有限责任公司 使用虚设键合触点和虚设互连的混合键合

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135624A (ja) * 2008-12-05 2010-06-17 Tokyo Electron Ltd 半導体装置の製造方法
KR102305092B1 (ko) * 2014-07-16 2021-09-24 삼성전자주식회사 포토리소그래피용 마스크와 그 제조 방법
US9612526B2 (en) * 2014-08-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for fabricating integrated circuit
US10366890B2 (en) * 2016-05-23 2019-07-30 Tokyo Electron Limited Method for patterning a substrate using a layer with multiple materials
CN109917616B (zh) * 2017-12-12 2022-07-05 中芯国际集成电路制造(北京)有限公司 用于双重图案化的掩模版的制作方法及双重图案化方法
CN109752930B (zh) * 2019-01-03 2021-11-05 长江存储科技有限责任公司 掩模版的形成方法及掩模版

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105319832A (zh) * 2014-07-10 2016-02-10 台湾积体电路制造股份有限公司 用于光刻工艺的辅助部件
US10141391B2 (en) * 2017-02-23 2018-11-27 International Business Machines Corporation Microstructure modulation for 3D bonded semiconductor containing an embedded resistor structure
WO2018153872A1 (en) * 2017-02-25 2018-08-30 Asml Netherlands B.V. Patterning device, a method of making the same, and a patterning device design method
CN109891582A (zh) * 2019-01-30 2019-06-14 长江存储科技有限责任公司 使用虚设键合触点和虚设互连的混合键合

Also Published As

Publication number Publication date
CN110289221A (zh) 2019-09-27
US20200411368A1 (en) 2020-12-31
US11024534B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
US8933540B2 (en) Thermal via for 3D integrated circuits structures
CN113345857B (zh) 半导体元件及其制备方法
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
CN112567514B (zh) 存储器结构及其形成方法
CN111244057B (zh) 一种键合结构及其制造方法
KR20090072201A (ko) 반도체 소자의 패턴 형성 방법
CN113838823B (zh) 晶片键合结构及其制作方法
US20200075457A1 (en) Semiconductor device and fabrication method thereof
US11804458B2 (en) Method of fabricating integrated circuit device
US7553759B2 (en) Semiconductor device and method of manufacturing a semiconductor device
CN110289221B (zh) 一种半导体器件及其制造方法
CN112736054B (zh) 半导体元件及其制备方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
US7572694B2 (en) Method of manufacturing a semiconductor device
US7575996B2 (en) Semiconductor device and method for manufacturing the same
CN105575880A (zh) 一种半导体器件的制作方法
US10395980B1 (en) Dual airgap structure
CN112435977B (zh) 半导体器件及其制作方法
JP2006108571A (ja) 半導体装置
US6787431B2 (en) Method and semiconductor wafer configuration for producing an alignment mark for semiconductor wafers
KR100685531B1 (ko) 반도체 메모리 소자의 금속 배선 형성 방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
CN110223926A (zh) 一种半导体器件及其制造方法
CN118610192A (zh) 半导体结构及其形成方法、以及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address