KR20010073536A - 전극패드 하부에 그물형 플러그가 형성된 반도체 칩 - Google Patents

전극패드 하부에 그물형 플러그가 형성된 반도체 칩 Download PDF

Info

Publication number
KR20010073536A
KR20010073536A KR1020000002146A KR20000002146A KR20010073536A KR 20010073536 A KR20010073536 A KR 20010073536A KR 1020000002146 A KR1020000002146 A KR 1020000002146A KR 20000002146 A KR20000002146 A KR 20000002146A KR 20010073536 A KR20010073536 A KR 20010073536A
Authority
KR
South Korea
Prior art keywords
electrode pad
semiconductor chip
pad
bonding
plug
Prior art date
Application number
KR1020000002146A
Other languages
English (en)
Inventor
이진혁
김남석
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000002146A priority Critical patent/KR20010073536A/ko
Publication of KR20010073536A publication Critical patent/KR20010073536A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 집적회로의 입출력 단자로 사용되는 전극패드의 기계적 충격에 대한 보강 구조로서 전극패드 하부에 그물형 플러그(mesh type plug)가 형성된 반도체 칩에 관한 것으로서, 전극패드가 형성된 반도체 칩에 있어서, 전극패드의 하부에 형성되는 절연막, 그 절연막 하부에 형성되는 폴리층, 절연막을 관통하여 전극패드와 폴리층을 연결하는 플러그를 포함하는 것을 특징으로 한다. 이에 따르면, 전극패드 하부에 그물모양의 플러그가 형성되어 전극패드에 가해지는 열적 또는 기계적 충격에 강하여 패드 개방이나 금속 개방과 같은 불량의 발생을 방지할 수 있어 본딩에 대한 신뢰성 향상을 도모할 수 있다. 더욱이, 전극패드의 두께 증가 없이 반도체 소자들에게서 요구되는 속도 및 열 특성 등으로 인한 제약이 극복될 수 있다. 또한, 와이어 본딩뿐만 아니라 고밀도 실장 기술의 발전에 따른 빔 리드 본딩 등에 의한 기계적 충격이 증가하더라도 이에 대처할 수 있다.

Description

전극패드 하부에 그물형 플러그가 형성된 반도체 칩{Semiconductor chip having mesh type plug below the electro-pad}
본 발명은 반도체 칩에 관한 것으로서, 더욱 상세하게는 집적회로의 입출력 단자로 사용되는 전극패드의 기계적 충격에 대한 보강 구조로서 전극패드 하부에 그물형 플러그(mesh type plug)가 형성된 반도체 칩에 관한 것이다.
도 1은 일반적인 반도체 칩의 본딩패드 하부 구조를 나타낸 단면도이다.
도 1을 참조하면, 반도체 칩(100)은 외부와의 전기적인 연결을 위하여 입출력 단자로서 집적회로가 형성된 활성면에 전극패드(113)를 가지고 있다. 보통, 전극패드(113)는 주 재질이 알루미늄(Al) 재질이며, 필드 산화막(field oxidation layer; 117) 위의 절연막(115) 위에 형성된다. 전극패드(113)는 반도체 칩(100)의 활성면에 형성된 보호막(passivation layer; 119)으로부터 소정의 크기만큼 개방되어 본딩패드(111)를 형성한다.
전극패드는 반도체 칩 패키지를 제조하기 위한 패키징(packaging) 과정에서 초음파를 이용한 와이어 본딩(wire bonding)에 의해 알루미늄 또는 금 재질의 도전성 금속선과 접합된다. 이와 같은 와이어 본딩 과정에서 전극패드에 기계적 충격과 열로 인한 기계적 응력이 가해지기 때문에 이로 인한 패드의 손상을 감소시키기 위한 광범위한 연구가 진행되어 왔다. 잘 알려진 방법으로는 전극패드 하부에 질화티타늄(TiN)층의 두께를 조절하는 방법과 본딩될 때 가해지는 온도, 초음파의 세기 등의 본딩 파라미터(bonding parameter)를 조절하는 방법이 있다. 현재, 이러한 방법들을 적절히 조화시켜 전극패드에 대한 손상을 감소시키고 있다.
그러나, 최근 전극패드 주변에 발생되는 분화구형 손상(cratering damage)과전극패드 하부의 층간 계면박리(delamination)는 금속간 절연막(inter-metallic dielectric layer) 또는 층간 절연막(inter-layer Dielectric Layer)의 구성이나 재질에 따라서도 영향을 받는 것으로 밝혀져 이에 대한 연구가 새롭게 진행되고 있다. 이러한 전극패드 손상은 실제로 와이어 본딩 공정의 진행 중 또는 진행 후에 실시되는 각종 테스트에서 발생되고 있으며, 대표적인 불량으로는 패드 개방(pad open)과 금속 개방(metal open)을 들 수 있다.
패드 개방은 도전성 금속선과 전극패드가 박리되는 불량이며 주로 본딩 조건과 전극패드 표면의 상태에 의해 영향을 받는다. 따라서, 이와 같은 불량은 와이어 본딩 공정, 도전성 금속선과 전극패드 표면의 상호접합 물질(inter-metallic material)의 재질 특성 등의 개선을 통하여 해결할 수 있다. 그리고, 금속 개방은 전극패드와 층간 절연막간의 계면 박리 또는 그 이하의 층간 박리가 유발되어 전극패드 상당 부위가 뜯겨져 나가는 현상으로서, 보통은 도전성 금속선의 인장력 테스트(pulling test)에서 발생하나, 매우 취약한 전극패드 구조에서는 와이어 본딩의 진행 중에 발생하는 경우도 있다.
더욱이 고밀도 실장 기술 적용을 위한 빔 리드 본딩(beam lead bonding)과 같은 본딩 기술이 적용됨에 따라 전극패드는 더욱 기계적 강도가 요구되기 때문에 불량 발생의 확률이 증가되고 있다. 이러한 문제를 해결하기 위하여 전극패드의 두께를 점차 증가시키는 방법을 적용하고 있으나, 전극패드의 두께 증가는 소자 특성 저하 등으로 인한 제한을 받고 있으며, 금속간 절연막 또는 층간 절연막의 구성 변경이나 재질 변경도 소자 특성에 민감하게 영향을 미치는 요인이므로 실장 측면의전극패드 신뢰성을 보장하기에 매우 어려운 상황이다.
미세 피치(fine pitch)의 전극패드나 다층의 층간 절연막을 적용하는 반도체 소자에서는 이미 이러한 문제에 대한 해결 방안으로 전극패드에 대한 보강 구조를 적용해오고 있다. 그 예로 텍사스 인스트루먼트(Texas Instruments)사(社)의 반도체 칩을 소개하기로 한다.
도 2는 종래 기술에 따른 반도체 칩의 본딩패드 하부 구조를 나타낸 단면도이다.
도 2를 참조하며, 이 반도체 칩(200)은 복수의 금속층(213a,213b,213c)을 가지고 있다. 금속층(213a,213b,213c) 사이에는 층간 절연막들(215a,215b,215c)이 각각 형성되어 있고, 그 층간 절연막들(215a,215b,215c)을 수직으로 관통하는 텅스텐 재질의 플러그(223a,223b)에 의해 각각의 금속층들(213a,213b,213c)이 전기적으로 연결되어 있다. 패시베이션막(passivation layer; 219)에 의해 개방되는 부분이 본딩패드(211)가 된다.
이와 같은 반도체 칩은 전극패드로 이용되는 금속층을 다층으로 형성하고 텅스텐 재질의 플러그가 금속층과 금속층간을 연결해 주도록 형성하여 기계적 충격에 대한 보강을 하고 있다. 그러나, 이러한 구조는 구조적인 측면에서 어느 정도의 효과를 기대할 수 있지만, 다른 불량을 일으킬 수 있는 문제점을 내포하고 있다. 예를 들어, 텅스텐 재질의 플러그에 의해 전극패드 표면 상태가 취약해져 접합 조건에 따라서는 패드 개방을 쉽게 유발한다.
또한, 플러그를 형성하기 위해서는 층간절연막이 존재하는 화학적 기계적 연마(CMP; Chemical Mechanical Polishing) 공정이 적용되는 반도체 소자에만 한정적으로 적용될 수 있으며, 반드시 전극패드가 다층의 구조를 가지고 있어야 한다.
본 발명의 목적은 전극패드의 두께 증가 없이 패드 개방 또는 금속 개방과 같은 불량의 발생을 방지할 수 있도록 전극패드의 하부 구조에 대한 변경을 하여 와이어 본딩뿐만 아니라 빔 리드 본딩 등의 여러 본딩에 의한 손상을 방지할 수 있는 반도체 칩을 제공하는 데에 있다.
도 1은 일반적인 반도체 칩의 본딩패드 하부 구조를 나타낸 단면도,
도 2는 종래 기술에 따른 반도체 칩의 본딩패드 하부 구조를 나타낸 단면도,
도 3a내지 도 6b는 본 발명에 따른 반도체 칩의 실시예들로서 본딩패드 하부 구조를 나타낸 단면도와 본딩영역 하부에서의 전극패드와 플러그의 결합 관계를 나타낸 개략도,
도 7a와 도 7b는 일반적인 반도체 칩과 제 1실시예의 반도체 칩의 유한요소해석 시뮬레이션 결과를 나타낸 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,30; 반도체 칩 11,31; 본딩패드
13,33; 전극패드 15,35; 층간 절연막
17,37; 필드 산화막 19,39,43; 보호막
21; 게이트 폴리층 23; 플러그
41; 금속층
이와 같은 목적을 달성하기 위한 본 발명에 따른 전극패드 하부에 그물형 플러그가 형성된 반도체 칩은, 전극패드가 형성된 반도체 칩에 있어서, 전극패드의 하부에 형성되는 절연막, 그 절연막 하부에 형성되는 폴리층(poly layer), 절연막을 관통하여 전극패드와 폴리층을 연결하는 플러그를 포함하는 것을 특징으로 한다. 전극패드에서 절연막을 관통하는 플러그가 전극패드로부터 전기적인 연결과 무관한 폴리층에 다다르도록 형성되어 본딩시 가해지는 기계적 충격에 견딜 수 있으며 접합 후 각각의 계면간에 발생되는 스트레스를 감소시킬 수 있다.
여기서, 플러그를 그물모양으로 전극패드 전체에 균일하게 형성되도록 하는 것이 힘의 균형적인 분산 및 지지를 가능하게 한다는 점에서 바람직하나, 필요에 따라 전극패드의 가장자리 또는 중앙부 중의 어느 한 부분에만 형성되도록 하는 것도 가능하다. 또한, 전극패드를 이중의 적층 형태로 하는 것이 더욱 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 전극패드 하부에 플러그가 형성된 반도체 칩을 보다 상세하게 설명하고자 한다.
도 3a는 본 발명에 따른 반도체 칩의 제 1실시예로서 본딩패드 하부 구조를 나타낸 단면도이고, 도 3b는 도 3a의 본딩패드 하부의 전극패드와 플러그의 결합 관계를 나타낸 개략도이다.
도 3a와 도 3b를 참조하면, 제 1실시예로서의 본 발명에 따른 반도체 칩(10)은 알루미늄 재질의 전극패드(13) 아래에 층간 절연막(15)이 형성되어 있고, 그 층간 절연막(15) 아래에 게이트 폴리층(21)이 형성되어 있다. 게이트 폴리층(21)의 하부는 필드 산화막(17)이다. 그리고, 전극패드(13)에서 층간 절연막(15)을 수직으로 관통하는 플러그(23)가 게이트 폴리층(21)에 연결되도록 형성되어 있다. 플러그(23)는 전극패드(13) 재질과 동일한 재질로 구성하거나 텅스텐 재질로 구성할 수 있다. 보호막(19)은 전극패드(13)가 개방되도록 형성되어 본딩패드(11)를 형성하며 반도체 칩(10)의 집적회로가 형성된 표면을 외부환경으로부터 보호한다.
층간 절연막(15)을 수직으로 관통하는 플러그(23)는 전극패드 전면에 대응되어 고른 분포를 갖는 그물모양(mesh)으로 형성되어 있다. 주 재질이 알루미늄인 전극패드(13)의 경우에 모듈러스(modulus)가 100MPa이고 절연막이 60MPa 이하인 것도 있는 반면에 텅스텐 재질의 금속층의 경우에 300MPa이상의 강도를 갖고 있기 때문에, 전극패드(13)에 충격이 가해질 경우에 상대적으로 취약한 부분인 절연막(15)을 관통하도록 형성된 그물모양의 플러그(23)가 구조를 보강하게 된다.
도 4a 내지 도 4b는 본 발명에 따른 반도체 칩의 제 2실시예로서 본딩패드 하부 구조를 나타낸 단면도와 본딩패드 하부의 전극패드와 플러그의 결합 관계를나타낸 개략도이다.
도 4a와 도 4b를 참조하면, 제 2실시예의 반도체 칩(30)은 기본적으로 플러그(43)가 형성되어 있으며 전극패드(33)의 상부에 또 다른 전극패드로서 금속층(53)이 형성되어 있는 이중의 전극패드 구조를 가지고 있다. 금속층(53)의 개방 영역이 본딩패드(31)이다. 상위에 금속층(53)이 하위의 전극패드(33)보다 더 넓게 형성되어 직접 접하고 있는 이중의 전극패드 구조는 구조적인 측면에서 제 1실시예에 비해 보다 안정적이다. 참조번호 35는 절연막, 37은 필드 산화막, 39와 59는 보호막, 41은 게이트 폴리층이며, 45는 제 1실시예에서의 본딩패드이다.
제 1실시예와 제 2실시예에서와 같이 본 발명에 따른 반도체 칩은 전기적 연결과는 상관없고 강도가 높은 게이트 폴리와 같은 폴리층에 전극패드를 지지하는 플러그를 형성하여 기계적 충격에 대한 보강을 하고 있는 구조로서, 전극패드의 두께 증가가 아닌 전극패드 하부 구조의 보강을 통하여 전극패드의 하부에서 발생하는 손상이나 계면박리를 방지한다. 그리고, 본 발명에서의 플러그는 전기적 연결과는 무관한 층, 예를 들어 폴리층에 형성되기 때문에 전극패드를 구성하는 금속층이 다층으로 형성되어야 하는 종래 기술로 소개한 도 2의 플러그와는 구별되며, 화학적 기계적 연마 공정이 적용되는 반도체 소자뿐만 아니라 다양하게 적용이 가능하다.
본 발명에 따른 반도체 칩은 위의 실시예에 한정되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 다른 실시예를 소개한다.
도 5a 내지 도 6b는 본 발명에 따른 반도체 칩의 제 3실시예와 제 4실시예로서 본딩패드 하부 구조를 나타낸 단면도와 본딩패드 하부의 전극패드와 플러그의 결합 관계를 나타낸 개략도이다.
도 5a와 도 5b를 참조하면, 여기에 도시된 제 3실시예는 전극패드(13)의 하부 중앙부에만 그물모양의 플러그(23)가 형성되어 있는 형태로서, 전극패드 중앙부가 엠보싱(embossing) 형태가 된다. 여기서, 전극패드 크기는 100㎛×100㎛이고 그물모양의 플러그가 약 40㎛×40㎛ 크기로 형성되어 있다.
이와 같은 제 3실시예는 엠보싱 형태의 전극패드를 갖기 때문에 결합력이 증가되어 와이어 본딩에서의 도전성 금속선의 볼과 빔 리드 본딩에서의 빔 리드와의 결합력이 증가된다. 따라서, 와이어 본딩 후 당김(pulling)에 대한 구조적 안정성을 가지며, 와이어 본딩의 볼 본딩이나 빔 리드 본딩 후의 패드 개방을 방지할 수 있다.
한편, 볼 본딩(ball bonding) 시에는 볼의 크기가 전극패드 중앙 부위에 형성된 엠보싱 부위를 덮어야 하므로 볼 크기는 대략 60㎛×60㎛ 이상이 되도록 한다. 또한, 빔 리드 본딩 시에는 빔 리드가 본딩패드 중앙 부위에 형성된 엠보싱 부위에 접착되도록 하여 빔 리드와 전극패드간의 접착 강도가 향상되도록 한다.
도 6a와 도 6b를 참조하면, 본 발명의 제 4실시예는 전극패드(13)의 하부 가장자리에 그물모양의 플러그(23)가 형성되어 있는 형태이다. 전극패드(13)의 외곽을 따라 형성된 그물모양의 플러그(23)는 제 3실시예와 마찬가지로 볼 본딩 시에는 볼의 외형을 따라 전극패드(13) 하부에서 발생되는 열적-기계적 스트레스를 완화시켜주는 역할을 하며, 구조적으로도 보강된 구조이므로 와이어 당김에 대한 손상을 완화시킬 수 있으며, 전기적 특성 측면에서도 기존 전극패드 구조 대비 유의차 없이 양호한 특성을 가질 수 있다.
도 7a와 도 7b는 일반적인 반도체 칩과 제 1실시예의 반도체 칩의 유한요소해석 시뮬레이션 결과를 나타낸 그래프이다.
도 7a와 도 7b를 참조하면, 실제로 유한요소해석(Finite Element Method) 시뮬레이션을 실행하여 본 결과 기존 전극패드 하부 구조에서 스트레스 값이 최대 105.1MPa이고 본 발명에서의 전극패드 하부 구조를 적용할 때 47.4MPa로 약 50% 이상의 스트레스 감소를 가져올 수 있음을 알 수 있다.
이상과 같은 본 발명에 의한 전극패드 하부에 그물형 플러그가 형성된 반도체 칩 구조에 따르면, 전극패드 하부에 그물모양의 플러그가 형성되어 전극패드에 가해지는 열적 또는 기계적 충격에 강하여 패드 개방이나 금속 개방과 같은 불량의 발생을 방지할 수 있어 본딩에 대한 신뢰성 향상을 도모할 수 있다. 더욱이, 전극패드의 두께 증가 없이 반도체 소자들에게서 요구되는 속도 및 열 특성 등으로 인한 제약이 극복될 수 있다. 또한, 와이어 본딩뿐만 아니라 고밀도 실장 기술의 발전에 따른 빔 리드 본딩 등에 의한 기계적 충격이 증가하더라도 이에 대처할 수 있다.

Claims (3)

  1. 전극패드가 형성된 반도체 칩에 있어서, 상기 전극패드의 하부에 형성되는 절연막, 상기 절연막 하부에 형성되는 폴리층, 상기 절연막을 관통하여 상기 전극패드와 상기 폴리층을 연결하는 플러그를 포함하는 것을 특징으로 하는 전극패드 하부에 그물형 플러그가 형성된 반도체 칩.
  2. 제 1항에 있어서, 상기 플러그는 그물모양으로 형성되어 있는 것을 특징으로 하는 전극패드 하부에 그물형 플러그가 형성된 반도체 칩.
  3. 제 1항에 있어서, 상기 전극패드는 서로 접하는 이중구조로 이루어진 것을 특징으로 하는 전극패드 하부에 그물형 플러그가 형성된 반도체 칩.
KR1020000002146A 2000-01-18 2000-01-18 전극패드 하부에 그물형 플러그가 형성된 반도체 칩 KR20010073536A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000002146A KR20010073536A (ko) 2000-01-18 2000-01-18 전극패드 하부에 그물형 플러그가 형성된 반도체 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000002146A KR20010073536A (ko) 2000-01-18 2000-01-18 전극패드 하부에 그물형 플러그가 형성된 반도체 칩

Publications (1)

Publication Number Publication Date
KR20010073536A true KR20010073536A (ko) 2001-08-01

Family

ID=19639229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000002146A KR20010073536A (ko) 2000-01-18 2000-01-18 전극패드 하부에 그물형 플러그가 형성된 반도체 칩

Country Status (1)

Country Link
KR (1) KR20010073536A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416614B1 (ko) * 2002-03-20 2004-02-05 삼성전자주식회사 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
US9305855B2 (en) 2013-10-29 2016-04-05 Samsung Electronics Co., Ltd. Semiconductor package devices including interposer openings for heat transfer member

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416614B1 (ko) * 2002-03-20 2004-02-05 삼성전자주식회사 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
US9305855B2 (en) 2013-10-29 2016-04-05 Samsung Electronics Co., Ltd. Semiconductor package devices including interposer openings for heat transfer member
US9620484B2 (en) 2013-10-29 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor package devices including interposer openings for heat transfer member

Similar Documents

Publication Publication Date Title
KR100329407B1 (ko) 반도체 소자의 전극 구조
US6864562B1 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
JP2000183104A (ja) 集積回路上でボンディングするためのシステム及び方法
JP4938983B2 (ja) 半導体集積回路
US7470994B2 (en) Bonding pad structure and method for making the same
US6812578B2 (en) Semiconductor device bonding pad resistant to stress and method of fabricating the same
US20060043605A1 (en) Semiconductor device
JP2000058583A (ja) 半導体装置
US4578304A (en) Multilayer wiring substrate
KR20000018729A (ko) 다층 금속배선을 갖는 반도체소자의 패드 및 그 제조방법
JP2007103656A (ja) 半導体装置およびその製造方法
US7026547B1 (en) Semiconductor device and a method for fabricating a semiconductor device
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
KR20010073536A (ko) 전극패드 하부에 그물형 플러그가 형성된 반도체 칩
JPH031538A (ja) 半導体装置
KR100529199B1 (ko) 반도체 집적 장치
US6459154B2 (en) Bonding pad structure of a semiconductor device and method of fabricating the same
JP2003179063A (ja) 半導体装置
JPH10154708A (ja) 半導体デバイスのパッド構造
KR20000002910A (ko) 페리-비아 구조를 갖는 반도체 칩
JP2006179916A (ja) パッシベーション層を有する半導体素子
KR20010017176A (ko) 반도체소자 제조방법
KR0138301B1 (ko) 리드 온 칩(loc) 구조의 패키지
JP2000332116A (ja) 半導体集積回路装置およびその製造方法
JPH08191187A (ja) 多層回路配線基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid