JP2003179063A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003179063A JP2003179063A JP2002312266A JP2002312266A JP2003179063A JP 2003179063 A JP2003179063 A JP 2003179063A JP 2002312266 A JP2002312266 A JP 2002312266A JP 2002312266 A JP2002312266 A JP 2002312266A JP 2003179063 A JP2003179063 A JP 2003179063A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 第２層間絶縁膜１０ｂの破壊、およびバリア
メタル１３の層間絶縁膜１０からの剥離を防止する。安
価で品質、信頼性の高いエリアパッド構造の半導体装置
を安定して量産する。上記半導体装置の歩留りを向上さ
せる。 【解決手段】 アクティブ素子２０上に形成された層間
絶縁膜１０とバリアメタル１３との間に、上記バリアメ
タル１３と密着性の高い例えば窒化シリコン膜からなる
絶縁膜１１を設ける。これにより、バリアメタル１３、
絶縁膜１１、層間絶縁膜１０の３層の密着性が確実に増
し、ボンディング時またはボンディング後に電極パッド
３０に外力が加わった場合でも、バリアメタル１３がそ
の下層から剥がれにくくなる。
メタル１３の層間絶縁膜１０からの剥離を防止する。安
価で品質、信頼性の高いエリアパッド構造の半導体装置
を安定して量産する。上記半導体装置の歩留りを向上さ
せる。 【解決手段】 アクティブ素子２０上に形成された層間
絶縁膜１０とバリアメタル１３との間に、上記バリアメ
タル１３と密着性の高い例えば窒化シリコン膜からなる
絶縁膜１１を設ける。これにより、バリアメタル１３、
絶縁膜１１、層間絶縁膜１０の３層の密着性が確実に増
し、ボンディング時またはボンディング後に電極パッド
３０に外力が加わった場合でも、バリアメタル１３がそ
の下層から剥がれにくくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば液晶ドライ
バー等に利用される半導体集積回路装置（以下、単に半
導体装置と記載する）に関するものであり、特に半導体
装置の電極パッド構造に関するものである。
バー等に利用される半導体集積回路装置（以下、単に半
導体装置と記載する）に関するものであり、特に半導体
装置の電極パッド構造に関するものである。
【０００２】
【従来の技術】従来から、ダブルメタル構造の半導体チ
ップ（半導体装置）が量産されているが、この種の半導
体チップの大部分は、図１９に示すように、回路素子部
以外の部分に電極パッド７０を有する構造となってい
る。
ップ（半導体装置）が量産されているが、この種の半導
体チップの大部分は、図１９に示すように、回路素子部
以外の部分に電極パッド７０を有する構造となってい
る。
【０００３】つまり、シリコン基板５１上には、例えば
低圧ＣＶＤ法（Chemical Vapor Deposition method）に
よって形成されるシリコン酸化膜（以下ではＣＶＤ−シ
リコン酸化膜と称する）５５とＢＰＳＧ（ボロンリンシ
リケートガラス）膜５６とがこの順で積層されており、
さらに上記ＢＰＳＧ膜５６上に、バリアメタル５８と１
層目メタル５９とが配線材料としてこの順で積層されて
いる。
低圧ＣＶＤ法（Chemical Vapor Deposition method）に
よって形成されるシリコン酸化膜（以下ではＣＶＤ−シ
リコン酸化膜と称する）５５とＢＰＳＧ（ボロンリンシ
リケートガラス）膜５６とがこの順で積層されており、
さらに上記ＢＰＳＧ膜５６上に、バリアメタル５８と１
層目メタル５９とが配線材料としてこの順で積層されて
いる。
【０００４】１層目メタル５９は、シリコンやシリコン
銅を含有するアルミ合金もしくはアルミ等で構成され
る。しかし、アルミ系配線だけでは、フォトレジスト工
程でのハレーション、熱応力による応力マイグレーショ
ン等により信頼性が劣る。このため、１μｍ以下に対応
するプロセスでは、チタン、タングステン、あるいはチ
タンタングステン等の高融点金属およびそのシリサイ
ド、高融点金属オキシナイトライド等からなるバリアメ
タル５８上に１層目メタル５９が積層される。
銅を含有するアルミ合金もしくはアルミ等で構成され
る。しかし、アルミ系配線だけでは、フォトレジスト工
程でのハレーション、熱応力による応力マイグレーショ
ン等により信頼性が劣る。このため、１μｍ以下に対応
するプロセスでは、チタン、タングステン、あるいはチ
タンタングステン等の高融点金属およびそのシリサイ
ド、高融点金属オキシナイトライド等からなるバリアメ
タル５８上に１層目メタル５９が積層される。
【０００５】１層目メタル５９上には、一般的に第１層
間絶縁膜６０ａ、第２層間絶縁膜６０ｂ、第３層間絶縁
膜６０ｃの３層から構成される層間絶縁膜６０が設けら
れる。第１層間絶縁膜６０ａおよび第３層間絶縁膜６０
ｃは、例えばシリコン酸化膜や窒化シリコン膜等のシリ
コン系の膜からなっている。第２層間絶縁膜６０ｂは、
１層目メタル５９の配設によって生ずる段差をフラット
にするＳＯＧ（Spin On Glass ）等からなっている。
間絶縁膜６０ａ、第２層間絶縁膜６０ｂ、第３層間絶縁
膜６０ｃの３層から構成される層間絶縁膜６０が設けら
れる。第１層間絶縁膜６０ａおよび第３層間絶縁膜６０
ｃは、例えばシリコン酸化膜や窒化シリコン膜等のシリ
コン系の膜からなっている。第２層間絶縁膜６０ｂは、
１層目メタル５９の配設によって生ずる段差をフラット
にするＳＯＧ（Spin On Glass ）等からなっている。
【０００６】１層目メタル５９とアルミ合金等からなる
２層目メタル６４とは、層間絶縁膜６０に形成されたス
ルーホールにより、バリアメタル６３を介して互いに密
着する構造となっている。つまり、１層目メタル５９と
２層目メタル６４との間には、上記両者を絶縁するため
の層間絶縁膜６０は存在しない。
２層目メタル６４とは、層間絶縁膜６０に形成されたス
ルーホールにより、バリアメタル６３を介して互いに密
着する構造となっている。つまり、１層目メタル５９と
２層目メタル６４との間には、上記両者を絶縁するため
の層間絶縁膜６０は存在しない。
【０００７】層間絶縁膜６０および２層目メタル６４上
には、ＰＳＧ（リンシリケートガラス）や窒化シリコン
等からなるパッシベーション膜６５ａ・６５ｂが形成さ
れている。ＩＬＢ（Inner Lead Bonding）法による接合
方式では、同図に示すように、チタンタングステン等の
高融点金属からなるバリアメタル６６が、上記パッシベ
ーション膜６５ａ・６５ｂおよび２層目メタル６４上に
形成され、さらにバリアメタル６６上に金バンプ６７が
形成される。
には、ＰＳＧ（リンシリケートガラス）や窒化シリコン
等からなるパッシベーション膜６５ａ・６５ｂが形成さ
れている。ＩＬＢ（Inner Lead Bonding）法による接合
方式では、同図に示すように、チタンタングステン等の
高融点金属からなるバリアメタル６６が、上記パッシベ
ーション膜６５ａ・６５ｂおよび２層目メタル６４上に
形成され、さらにバリアメタル６６上に金バンプ６７が
形成される。
【０００８】ところで、最近では、図２０に示すよう
に、電気回路のアクティブ素子５０上に電極パッド７０
を形成する、いわゆるエリアパッド技術を用いた半導体
チップが量産されている。この技術によれば、アクティ
ブ素子５０上に電極パッド７０を形成するので、元来使
用されていなかったパッド下地を有効的に利用すること
ができ、チップの縮小化を図ることができる。また、電
極パッド７０をチップ上のどの部分にも配置できるよう
になるので、半導体チップの設計の自由度を上げること
ができる。以下、この種の半導体チップのウエハ作製工
程について、図２０、および図２１（ａ）ないし図２１
（ｄ）に基づいて説明する。
に、電気回路のアクティブ素子５０上に電極パッド７０
を形成する、いわゆるエリアパッド技術を用いた半導体
チップが量産されている。この技術によれば、アクティ
ブ素子５０上に電極パッド７０を形成するので、元来使
用されていなかったパッド下地を有効的に利用すること
ができ、チップの縮小化を図ることができる。また、電
極パッド７０をチップ上のどの部分にも配置できるよう
になるので、半導体チップの設計の自由度を上げること
ができる。以下、この種の半導体チップのウエハ作製工
程について、図２０、および図２１（ａ）ないし図２１
（ｄ）に基づいて説明する。
【０００９】まず、図２１（ａ）に示すように、シリコ
ン基板５１にシリコン酸化膜５２を形成し、上記シリコ
ン酸化膜５２上に導電層として、ポリシリコン膜５３を
形成し、ゲート電極を作製する。次に、図２１（ｂ）に
示すように、シリコン基板５１に拡散層５４ａ・５４ｂ
を形成し、その後、低圧ＣＶＤ法によってＣＶＤ−シリ
コン酸化膜５５を形成する。
ン基板５１にシリコン酸化膜５２を形成し、上記シリコ
ン酸化膜５２上に導電層として、ポリシリコン膜５３を
形成し、ゲート電極を作製する。次に、図２１（ｂ）に
示すように、シリコン基板５１に拡散層５４ａ・５４ｂ
を形成し、その後、低圧ＣＶＤ法によってＣＶＤ−シリ
コン酸化膜５５を形成する。
【００１０】続いて、図２１（ｃ）に示すように、ＣＶ
Ｄ−シリコン酸化膜５５上に、常圧でＢＰＳＧ膜５６を
形成した後、上記ＣＶＤ−シリコン酸化膜５５およびＢ
ＰＳＧ膜５６をフォトエッチングし、コンタクトホール
部５７ａ・５７ｂを形成する。その後、スパッタ法によ
り、チタンタングステン等からなるバリアメタル５８ａ
・５８ｂ、アルミシリコンやアルミ銅シリコン等のアル
ミ合金膜やアルミからなるメタル配線としての１層目メ
タル５９ａ・５９ｂを形成した後、ドライエッチングに
よって上記バリアメタル５８ａ・５８ｂおよび１層目メ
タル５９ａ・５９ｂを必要な配線形状に加工する。
Ｄ−シリコン酸化膜５５上に、常圧でＢＰＳＧ膜５６を
形成した後、上記ＣＶＤ−シリコン酸化膜５５およびＢ
ＰＳＧ膜５６をフォトエッチングし、コンタクトホール
部５７ａ・５７ｂを形成する。その後、スパッタ法によ
り、チタンタングステン等からなるバリアメタル５８ａ
・５８ｂ、アルミシリコンやアルミ銅シリコン等のアル
ミ合金膜やアルミからなるメタル配線としての１層目メ
タル５９ａ・５９ｂを形成した後、ドライエッチングに
よって上記バリアメタル５８ａ・５８ｂおよび１層目メ
タル５９ａ・５９ｂを必要な配線形状に加工する。
【００１１】次に、図２１（ｄ）に示すように、ＢＰＳ
Ｇ膜５６および１層目メタル５９ａ・５９ｂ上に、シリ
コン酸化膜、窒化シリコン膜等からなる第１層間絶縁膜
６０ａ、ＳＯＧ（Spin On Glass ）等からなる第２層間
絶縁膜６０ｂ、シリコン酸化膜、窒化シリコン膜等から
なる第３層間絶縁膜６０ｃを順次積層し、３層構造の層
間絶縁膜６０を形成する。
Ｇ膜５６および１層目メタル５９ａ・５９ｂ上に、シリ
コン酸化膜、窒化シリコン膜等からなる第１層間絶縁膜
６０ａ、ＳＯＧ（Spin On Glass ）等からなる第２層間
絶縁膜６０ｂ、シリコン酸化膜、窒化シリコン膜等から
なる第３層間絶縁膜６０ｃを順次積層し、３層構造の層
間絶縁膜６０を形成する。
【００１２】このように、第２層間絶縁膜６０ｂが第１
層間絶縁膜６０ａおよび第３層間絶縁膜６０ｃで挟持さ
れて層間絶縁膜６０が構成されているのは、半導体装置
作製時の加熱によって、第２層間絶縁膜６０ｂのＳＯＧ
等から発生する水蒸気等のガスが上層や下層に侵入して
行かないようにするためである。もし、ＳＯＧを挟み込
むようにシリコン酸化膜や窒化シリコン膜が形成されて
いなければ、上記ガスによって「リーク不良」が生じる
場合がある。
層間絶縁膜６０ａおよび第３層間絶縁膜６０ｃで挟持さ
れて層間絶縁膜６０が構成されているのは、半導体装置
作製時の加熱によって、第２層間絶縁膜６０ｂのＳＯＧ
等から発生する水蒸気等のガスが上層や下層に侵入して
行かないようにするためである。もし、ＳＯＧを挟み込
むようにシリコン酸化膜や窒化シリコン膜が形成されて
いなければ、上記ガスによって「リーク不良」が生じる
場合がある。
【００１３】なお、ＳＯＧから発生するガスを封じ込め
るには、シリコン酸化膜よりもガス遮断性のある窒化シ
リコン膜の方が良好であるが、窒化シリコン膜でＳＯＧ
を挟持した場合、ガス圧によっては層間絶縁膜６０が膨
れて、最悪の場合、層間絶縁膜６０が形成されなくなる
こともある。
るには、シリコン酸化膜よりもガス遮断性のある窒化シ
リコン膜の方が良好であるが、窒化シリコン膜でＳＯＧ
を挟持した場合、ガス圧によっては層間絶縁膜６０が膨
れて、最悪の場合、層間絶縁膜６０が形成されなくなる
こともある。
【００１４】続いて、層間絶縁膜６０にスルーホールを
形成した後、図２０に示すように、層間絶縁膜６０上
に、チタンタングステン等からなるバリアメタル６３、
およびアルミやアルミ合金等からなる２層目メタル６４
をパッドメタルおよび配線として形成する。
形成した後、図２０に示すように、層間絶縁膜６０上
に、チタンタングステン等からなるバリアメタル６３、
およびアルミやアルミ合金等からなる２層目メタル６４
をパッドメタルおよび配線として形成する。
【００１５】その後、２層目メタル６４上の所定部位に
ＰＳＧや窒化シリコン膜等からなるパッシベーション膜
６５ａ・６５ｂを、ボンディング時にダメージが入らな
いように形成する。このとき、図２２の平面図に示すよ
うに、パッシベーション膜６５（６５ａ・６５ｂ）の窓
開けエッジ６５ｃを、２層目メタル６４のエッジ部６４
ａから２．５〜１０μｍ程度内側に入り込んだところに
形成する。ワイヤボンディング法によってパッドメタル
としての２層目メタル６４に金ワイヤやアルミ合金線を
接続する場合は本工程で終了し、半導体チップのウエハ
が完成する。
ＰＳＧや窒化シリコン膜等からなるパッシベーション膜
６５ａ・６５ｂを、ボンディング時にダメージが入らな
いように形成する。このとき、図２２の平面図に示すよ
うに、パッシベーション膜６５（６５ａ・６５ｂ）の窓
開けエッジ６５ｃを、２層目メタル６４のエッジ部６４
ａから２．５〜１０μｍ程度内側に入り込んだところに
形成する。ワイヤボンディング法によってパッドメタル
としての２層目メタル６４に金ワイヤやアルミ合金線を
接続する場合は本工程で終了し、半導体チップのウエハ
が完成する。
【００１６】一方、ＩＬＢ法による接合方式を用いる場
合は、チタンやチタンタングステン等の高融点金属から
なるバリアメタル６６をスパッタ法で２層目メタル６４
およびパッシベーション膜６５ａ・６５ｂ上に形成し、
その後、電気メッキ法により金バンプ６７を形成し、イ
ンナーリード６８（図２３参照）をこの金バンプ６７に
接合する。
合は、チタンやチタンタングステン等の高融点金属から
なるバリアメタル６６をスパッタ法で２層目メタル６４
およびパッシベーション膜６５ａ・６５ｂ上に形成し、
その後、電気メッキ法により金バンプ６７を形成し、イ
ンナーリード６８（図２３参照）をこの金バンプ６７に
接合する。
【００１７】
【発明が解決しようとする課題】ところが、従来のエリ
アパッド構造の半導体チップの構成では、ワイヤボンデ
ィングやＩＬＢ時のボンディング条件が強い場合、ある
いはボンディング後に外力が加わった場合に、図２３に
示すように、電極パッド７０下層部が局部ダメージを受
けて破壊されると共に、バリアメタル６３が第３層間絶
縁膜６０ｃから剥がれるという「オープン不良」が発生
し、最終的に電極パッド７０が取れて「断線不良」が発
生するという品質上大きな問題が生ずる。
アパッド構造の半導体チップの構成では、ワイヤボンデ
ィングやＩＬＢ時のボンディング条件が強い場合、ある
いはボンディング後に外力が加わった場合に、図２３に
示すように、電極パッド７０下層部が局部ダメージを受
けて破壊されると共に、バリアメタル６３が第３層間絶
縁膜６０ｃから剥がれるという「オープン不良」が発生
し、最終的に電極パッド７０が取れて「断線不良」が発
生するという品質上大きな問題が生ずる。
【００１８】その原因としては、ＳＯＧのような機械的
に脆い物質からなる第２層間絶縁膜６０ｂが電極パッド
７０下に存在していること、および、ＰＳＧやＢＰＳＧ
等からなるバリアメタル６３と、チタンタングステン等
の高融点金属からなる第３層間絶縁膜６０ｃとの密着性
がないことが挙げられる。
に脆い物質からなる第２層間絶縁膜６０ｂが電極パッド
７０下に存在していること、および、ＰＳＧやＢＰＳＧ
等からなるバリアメタル６３と、チタンタングステン等
の高融点金属からなる第３層間絶縁膜６０ｃとの密着性
がないことが挙げられる。
【００１９】このように、従来の半導体チップの構成で
は、ボンディングの際におけるパッド下層部の破壊やパ
ッド部の剥離といった不良の発生を防止することが十分
ではない。そのため、上記不良の発生を防止し得る構造
を有する半導体装置が求められている。
は、ボンディングの際におけるパッド下層部の破壊やパ
ッド部の剥離といった不良の発生を防止することが十分
ではない。そのため、上記不良の発生を防止し得る構造
を有する半導体装置が求められている。
【００２０】本発明は、上記の問題点を解決するために
なされたもので、その目的は、パッド下層部の破壊およ
びパッド部の剥離を防止することのできるエリアパッド
構造の半導体装置を提供することにある。
なされたもので、その目的は、パッド下層部の破壊およ
びパッド部の剥離を防止することのできるエリアパッド
構造の半導体装置を提供することにある。
【００２１】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、上記の課題を解決するために、半導体基板
のアクティブ素子上に、電極パッドのパッドメタルを形
成するためのバリアメタル層が層間絶縁膜を介して設け
られた半導体装置において、上記層間絶縁膜と上記バリ
アメタル層との間に、上記バリアメタル層と密着性の高
い絶縁膜が設けられていることを特徴としている。
導体装置は、上記の課題を解決するために、半導体基板
のアクティブ素子上に、電極パッドのパッドメタルを形
成するためのバリアメタル層が層間絶縁膜を介して設け
られた半導体装置において、上記層間絶縁膜と上記バリ
アメタル層との間に、上記バリアメタル層と密着性の高
い絶縁膜が設けられていることを特徴としている。
【００２２】上記構成によれば、半導体基板のアクティ
ブ素子上に、層間絶縁膜と、電極パッドのパッドメタル
を形成するためのバリアメタル層とが順次積層されて半
導体装置が構成される。
ブ素子上に、層間絶縁膜と、電極パッドのパッドメタル
を形成するためのバリアメタル層とが順次積層されて半
導体装置が構成される。
【００２３】ここで、バリアメタル層は、当該バリアメ
タル層と密着性の高い絶縁膜を介して層間絶縁膜上に設
けられるので、バリアメタル層、絶縁膜、層間絶縁膜の
３層の密着性が確実に増す。これにより、たとえば、電
極パッドにおけるボンディング時に外力が加わった場合
でも、バリアメタル層がその下層から剥がれにくくな
る。
タル層と密着性の高い絶縁膜を介して層間絶縁膜上に設
けられるので、バリアメタル層、絶縁膜、層間絶縁膜の
３層の密着性が確実に増す。これにより、たとえば、電
極パッドにおけるボンディング時に外力が加わった場合
でも、バリアメタル層がその下層から剥がれにくくな
る。
【００２４】したがって、上記構成によれば、バリアメ
タル層の剥離に起因して断線不良が発生することを防止
することができる。その結果、アクティブ素子上に電極
パッドを形成するエリアパッド構造の半導体装置を安定
して量産することができると共に、安価で品質、信頼性
の高い半導体装置を供給することができる。また、バリ
アメタル層の剥離が抑制されるので、エリアパッド構造
の半導体装置の歩留りを確実に向上させることができ
る。
タル層の剥離に起因して断線不良が発生することを防止
することができる。その結果、アクティブ素子上に電極
パッドを形成するエリアパッド構造の半導体装置を安定
して量産することができると共に、安価で品質、信頼性
の高い半導体装置を供給することができる。また、バリ
アメタル層の剥離が抑制されるので、エリアパッド構造
の半導体装置の歩留りを確実に向上させることができ
る。
【００２５】請求項２の発明に係る半導体装置は、上記
の課題を解決するために、請求項１の構成において、上
記絶縁膜が、窒化シリコン膜であることを特徴としてい
る。
の課題を解決するために、請求項１の構成において、上
記絶縁膜が、窒化シリコン膜であることを特徴としてい
る。
【００２６】上記の構成によれば、窒化シリコン膜から
なる絶縁膜がバリアメタル層に密着すると、上記窒化シ
リコン膜は酸素を含まないので、上記バリアメタル層の
酸化がかなり抑制される。したがって、バリアメタル層
と絶縁膜とをより確実に密着させることができる。ま
た、窒化シリコン膜は、水分を通しにくい緻密な硬い膜
であるため、絶縁膜下部のアクティブ素子のリーク不良
をも防止することができる。
なる絶縁膜がバリアメタル層に密着すると、上記窒化シ
リコン膜は酸素を含まないので、上記バリアメタル層の
酸化がかなり抑制される。したがって、バリアメタル層
と絶縁膜とをより確実に密着させることができる。ま
た、窒化シリコン膜は、水分を通しにくい緻密な硬い膜
であるため、絶縁膜下部のアクティブ素子のリーク不良
をも防止することができる。
【００２７】請求項３の発明に係る半導体装置は、上記
の課題を解決するために、請求項１または２の構成にお
いて、上記絶縁膜が、上記層間絶縁膜から発生するガス
を通過させるスリットを有していることを特徴としてい
る。
の課題を解決するために、請求項１または２の構成にお
いて、上記絶縁膜が、上記層間絶縁膜から発生するガス
を通過させるスリットを有していることを特徴としてい
る。
【００２８】上記の構成によれば、半導体装置の作製時
の加熱によって層間絶縁膜から発生する水蒸気等のガス
が、絶縁膜に設けられたスリットを介して外部に放出さ
れる。したがって、上記ガスの圧力によって層間絶縁膜
に変形、クラック、膨れ、割れ等が生じるのを回避で
き、高品質の半導体装置を得ることができる。
の加熱によって層間絶縁膜から発生する水蒸気等のガス
が、絶縁膜に設けられたスリットを介して外部に放出さ
れる。したがって、上記ガスの圧力によって層間絶縁膜
に変形、クラック、膨れ、割れ等が生じるのを回避で
き、高品質の半導体装置を得ることができる。
【００２９】請求項４の発明に係る半導体装置は、上記
の課題を解決するために、請求項１、２または３の構成
において、上記層間絶縁膜が、窒化シリコン膜、ＳＯ
Ｇ、シリコン酸化膜をこの順で積層した３層構造の絶縁
膜であることを特徴としている。
の課題を解決するために、請求項１、２または３の構成
において、上記層間絶縁膜が、窒化シリコン膜、ＳＯ
Ｇ、シリコン酸化膜をこの順で積層した３層構造の絶縁
膜であることを特徴としている。
【００３０】上記の構成によれば、上記層間絶縁膜が、
ＳＯＧを含んで構成されているので、層間絶縁膜の下部
に形成された段差をこのＳＯＧで補償することができ
る。また、ＳＯＧが窒化シリコン膜およびシリコン酸化
膜で挟持された構造となるので、半導体装置作製時の加
熱によってＳＯＧから発生する水蒸気等のガスは、窒化
シリコン膜で遮られる一方、シリコン酸化膜を透過して
逃げる。その結果、水蒸気等のガス圧で層間絶縁膜が膨
れたり、割れたりするのを防止することができる。
ＳＯＧを含んで構成されているので、層間絶縁膜の下部
に形成された段差をこのＳＯＧで補償することができ
る。また、ＳＯＧが窒化シリコン膜およびシリコン酸化
膜で挟持された構造となるので、半導体装置作製時の加
熱によってＳＯＧから発生する水蒸気等のガスは、窒化
シリコン膜で遮られる一方、シリコン酸化膜を透過して
逃げる。その結果、水蒸気等のガス圧で層間絶縁膜が膨
れたり、割れたりするのを防止することができる。
【００３１】請求項５の発明に係る半導体装置は、上記
の課題を解決するために、請求項１、２または３の構成
において、上記層間絶縁膜が、ＴＥＯＳ、ＳＯＧ、ＴＥ
ＯＳをこの順で積層した３層構造の絶縁膜であることを
特徴としている。
の課題を解決するために、請求項１、２または３の構成
において、上記層間絶縁膜が、ＴＥＯＳ、ＳＯＧ、ＴＥ
ＯＳをこの順で積層した３層構造の絶縁膜であることを
特徴としている。
【００３２】上記の構成によれば、上記層間絶縁膜が、
ＳＯＧを含んで構成されているので、層間絶縁膜の下部
に形成された段差をこのＳＯＧで補償することができ
る。また、半導体装置作製時の加熱によってＳＯＧから
発生する水蒸気等のガスは、ＳＯＧを挟持しているＴＥ
ＯＳを透過して逃げる。その結果、水蒸気等のガス圧で
層間絶縁膜が膨れたり、割れたりするのを防止すること
ができる。
ＳＯＧを含んで構成されているので、層間絶縁膜の下部
に形成された段差をこのＳＯＧで補償することができ
る。また、半導体装置作製時の加熱によってＳＯＧから
発生する水蒸気等のガスは、ＳＯＧを挟持しているＴＥ
ＯＳを透過して逃げる。その結果、水蒸気等のガス圧で
層間絶縁膜が膨れたり、割れたりするのを防止すること
ができる。
【００３３】請求項６の発明に係る半導体装置は、上記
の課題を解決するために、半導体基板上にメタル配線を
有するアクティブ素子が設けられ、当該アクティブ素子
上に、電極パッドのパッドメタルを形成するためのバリ
アメタル層が層間絶縁膜を介して設けられた半導体装置
において、上記層間絶縁膜は、上記メタル配線の段差を
補償する段差補償膜を少なくとも有し、上記段差補償膜
は、パッドメタル下部においてのみ除去されていること
を特徴としている。
の課題を解決するために、半導体基板上にメタル配線を
有するアクティブ素子が設けられ、当該アクティブ素子
上に、電極パッドのパッドメタルを形成するためのバリ
アメタル層が層間絶縁膜を介して設けられた半導体装置
において、上記層間絶縁膜は、上記メタル配線の段差を
補償する段差補償膜を少なくとも有し、上記段差補償膜
は、パッドメタル下部においてのみ除去されていること
を特徴としている。
【００３４】上記構成によれば、半導体基板のアクティ
ブ素子上には、機械的に脆い段差補償膜を有する層間絶
縁膜を介して、電極パッドのパッドメタルを形成するた
めのバリアメタル層が形成されている。
ブ素子上には、機械的に脆い段差補償膜を有する層間絶
縁膜を介して、電極パッドのパッドメタルを形成するた
めのバリアメタル層が形成されている。
【００３５】ここで、パッドメタル下部においてのみ、
本来ボンディング時の応力によって破壊されやすい段差
補償膜が完全に除去されているので、メタル配線の段差
は補償されないが、パッドメタル下部で段差補償膜の破
壊が起こることがない。
本来ボンディング時の応力によって破壊されやすい段差
補償膜が完全に除去されているので、メタル配線の段差
は補償されないが、パッドメタル下部で段差補償膜の破
壊が起こることがない。
【００３６】したがって、上記構成によれば、段差補償
膜の破壊に起因したバリアメタル層の下層からの剥離を
防止することができる。これにより、アクティブ素子上
に電極パッドを形成するエリアパッド構造の半導体装置
を安定して量産することができると共に、安価で良質、
信頼性の高い半導体装置を供給することができる。ま
た、バリアメタル層の剥離が抑制されるので、エリアパ
ッド構造の半導体装置の歩留りを確実に向上させること
ができる。
膜の破壊に起因したバリアメタル層の下層からの剥離を
防止することができる。これにより、アクティブ素子上
に電極パッドを形成するエリアパッド構造の半導体装置
を安定して量産することができると共に、安価で良質、
信頼性の高い半導体装置を供給することができる。ま
た、バリアメタル層の剥離が抑制されるので、エリアパ
ッド構造の半導体装置の歩留りを確実に向上させること
ができる。
【００３７】請求項７の発明に係る半導体装置は、上記
の課題を解決するために、半導体基板上にメタル配線を
有するアクティブ素子が設けられ、当該アクティブ素子
上に、電極パッドのパッドメタルを形成するためのバリ
アメタル層が層間絶縁膜を介して設けられた半導体装置
において、上記層間絶縁膜は、上記メタル配線の段差を
補償する段差補償膜を少なくとも有し、上記段差補償膜
は、上記メタル配線の段差を補償することができる最小
限の厚さで設けられていることを特徴としている。
の課題を解決するために、半導体基板上にメタル配線を
有するアクティブ素子が設けられ、当該アクティブ素子
上に、電極パッドのパッドメタルを形成するためのバリ
アメタル層が層間絶縁膜を介して設けられた半導体装置
において、上記層間絶縁膜は、上記メタル配線の段差を
補償する段差補償膜を少なくとも有し、上記段差補償膜
は、上記メタル配線の段差を補償することができる最小
限の厚さで設けられていることを特徴としている。
【００３８】上記の構成によれば、半導体基板のアクテ
ィブ素子上には、段差補償膜を有する層間絶縁膜を介し
て、電極パッドのパッドメタルを形成するためのバリア
メタル層が形成されている。
ィブ素子上には、段差補償膜を有する層間絶縁膜を介し
て、電極パッドのパッドメタルを形成するためのバリア
メタル層が形成されている。
【００３９】ここで、パッドメタル下層部の段差補償膜
が、メタル配線の段差補償を行うのに必要最小限の厚さ
で設けられているので、メタル配線の段差を補償するこ
とができることに加え、本来は衝撃等によって破壊され
やすい段差補償膜の破壊の程度を軽減することができ
る。つまり、パッドメタル下層部の破壊防止と段差補償
とを同時に達成することができる。
が、メタル配線の段差補償を行うのに必要最小限の厚さ
で設けられているので、メタル配線の段差を補償するこ
とができることに加え、本来は衝撃等によって破壊され
やすい段差補償膜の破壊の程度を軽減することができ
る。つまり、パッドメタル下層部の破壊防止と段差補償
とを同時に達成することができる。
【００４０】したがって、上記構成によれば、アクティ
ブ素子上に電極パッドを形成するエリアパッド構造の半
導体装置を安定して量産することができると共に、安価
で品質、信頼性の高い半導体装置を供給することができ
る。また、バリアメタル層の剥離が抑制されるので、エ
リアパッド構造の半導体装置の歩留りを確実に向上させ
ることができる。
ブ素子上に電極パッドを形成するエリアパッド構造の半
導体装置を安定して量産することができると共に、安価
で品質、信頼性の高い半導体装置を供給することができ
る。また、バリアメタル層の剥離が抑制されるので、エ
リアパッド構造の半導体装置の歩留りを確実に向上させ
ることができる。
【００４１】請求項８の発明に係る半導体装置は、上記
の課題を解決するために、請求項１から７の何れか１項
の構成に加えて、上記パッドメタル上に、当該パッドメ
タルの大部分を覆うようにしてパッシベーション膜が設
けられていることを特徴としている。
の課題を解決するために、請求項１から７の何れか１項
の構成に加えて、上記パッドメタル上に、当該パッドメ
タルの大部分を覆うようにしてパッシベーション膜が設
けられていることを特徴としている。
【００４２】上記の構成によれば、本来はパッドメタル
の一部を覆うようにして形成されるパッシベーション膜
が、パッドメタルの大部分を覆うようにして形成され
る。これにより、ボンディング時またはボンディング後
の衝撃や応力等によって、パッドメタルの下層部にスト
レスが加わり、バリアメタル層がその下層から剥離しよ
うとしても、バリアメタル層が上記パッシベーション膜
で受けとめられ、剥離しにくくなる。したがって、上述
のようにパッシベーション膜を設けることによって、バ
リアメタル層の下層からの剥離を確実に低減することが
できる。
の一部を覆うようにして形成されるパッシベーション膜
が、パッドメタルの大部分を覆うようにして形成され
る。これにより、ボンディング時またはボンディング後
の衝撃や応力等によって、パッドメタルの下層部にスト
レスが加わり、バリアメタル層がその下層から剥離しよ
うとしても、バリアメタル層が上記パッシベーション膜
で受けとめられ、剥離しにくくなる。したがって、上述
のようにパッシベーション膜を設けることによって、バ
リアメタル層の下層からの剥離を確実に低減することが
できる。
【００４３】請求項９の発明に係る半導体装置は、上記
の課題を解決するために、半導体基板上にアクティブ素
子が設けられ、当該アクティブ素子を覆うように層間絶
縁膜が形成されている半導体装置において、上記層間絶
縁膜は５層構造となっているとともに、１層目、３層
目、および５層目の絶縁膜が窒化シリコン膜またはシリ
コン酸化膜からなっており、かつ、２層目および４層目
の絶縁膜がＳＯＧからなっていることを特徴としてい
る。
の課題を解決するために、半導体基板上にアクティブ素
子が設けられ、当該アクティブ素子を覆うように層間絶
縁膜が形成されている半導体装置において、上記層間絶
縁膜は５層構造となっているとともに、１層目、３層
目、および５層目の絶縁膜が窒化シリコン膜またはシリ
コン酸化膜からなっており、かつ、２層目および４層目
の絶縁膜がＳＯＧからなっていることを特徴としてい
る。
【００４４】上記の構成によれば、機械的に脆いＳＯＧ
膜が１層目メタルの間にしか残存しない。そのため、ボ
ンディング時の外力がバンプを通して層間絶縁膜に伝達
することになっても、この外力による作用がＳＯＧ膜に
集中して発生しない。しかも、この５層構造の層間絶縁
膜は段差補償膜を兼ね、構造的にも安定しており、さら
に、パッドメタルとの密着性にも優れている。
膜が１層目メタルの間にしか残存しない。そのため、ボ
ンディング時の外力がバンプを通して層間絶縁膜に伝達
することになっても、この外力による作用がＳＯＧ膜に
集中して発生しない。しかも、この５層構造の層間絶縁
膜は段差補償膜を兼ね、構造的にも安定しており、さら
に、パッドメタルとの密着性にも優れている。
【００４５】その結果、ボンディング時またはボンディ
ング後に電極パッドに外力が加わった場合でも、バリア
メタル層がその下層から剥がれにくくなる。そのため、
構造的に安定で、安価で良質、かつ信頼性の高いエリア
パッド構造の半導体装置を安定して量産することができ
る。
ング後に電極パッドに外力が加わった場合でも、バリア
メタル層がその下層から剥がれにくくなる。そのため、
構造的に安定で、安価で良質、かつ信頼性の高いエリア
パッド構造の半導体装置を安定して量産することができ
る。
【００４６】請求項１０の発明に係る半導体装置は、上
記の課題を解決するために、半導体基板上にアクティブ
素子が設けられ、当該アクティブ素子を覆うように層間
絶縁膜が形成されている半導体装置において、上記層間
絶縁膜は３層構造となっているとともに、１層目および
３層目の絶縁膜が窒化シリコン膜またはシリコン酸化膜
からなっており、かつ、２層目の絶縁膜がＳＯＧからな
っていることを特徴としている。
記の課題を解決するために、半導体基板上にアクティブ
素子が設けられ、当該アクティブ素子を覆うように層間
絶縁膜が形成されている半導体装置において、上記層間
絶縁膜は３層構造となっているとともに、１層目および
３層目の絶縁膜が窒化シリコン膜またはシリコン酸化膜
からなっており、かつ、２層目の絶縁膜がＳＯＧからな
っていることを特徴としている。
【００４７】上記の構成によれば、ボンディング時の外
力がバンプを通して層間絶縁膜に伝達することになって
も、この外力による作用がＳＯＧ膜に集中して発生せ
ず、層間絶縁膜を安定した構造とすることができるとと
もに、製造工程の簡素化および製造コストの低減を図る
ことができる。
力がバンプを通して層間絶縁膜に伝達することになって
も、この外力による作用がＳＯＧ膜に集中して発生せ
ず、層間絶縁膜を安定した構造とすることができるとと
もに、製造工程の簡素化および製造コストの低減を図る
ことができる。
【００４８】請求項１１の発明に係る半導体装置は、上
記の課題を解決するために、半導体基板上にアクティブ
素子が設けられ、当該アクティブ素子上に下部層間絶縁
膜を介してメタル配線が設けられ、当該メタル配線上に
上部層間絶縁膜を介して電極パッドのパッドメタルが設
けられている半導体装置において、上記下部層間絶縁膜
および上部層間絶縁膜は、５層構造となっているととも
に、１層目、３層目および５層目の絶縁膜が窒化シリコ
ン膜またはシリコン酸化膜からなっており、かつ、２層
目および４層目の絶縁膜がＳＯＧからなっていることを
特徴としている。
記の課題を解決するために、半導体基板上にアクティブ
素子が設けられ、当該アクティブ素子上に下部層間絶縁
膜を介してメタル配線が設けられ、当該メタル配線上に
上部層間絶縁膜を介して電極パッドのパッドメタルが設
けられている半導体装置において、上記下部層間絶縁膜
および上部層間絶縁膜は、５層構造となっているととも
に、１層目、３層目および５層目の絶縁膜が窒化シリコ
ン膜またはシリコン酸化膜からなっており、かつ、２層
目および４層目の絶縁膜がＳＯＧからなっていることを
特徴としている。
【００４９】上記の構成によれば、メタル配線が２層を
超えて多層構造化しても、ボンディング時の外力が層間
絶縁膜へ作用することが抑制され、層間絶縁膜をより安
定した構造とすることができる。
超えて多層構造化しても、ボンディング時の外力が層間
絶縁膜へ作用することが抑制され、層間絶縁膜をより安
定した構造とすることができる。
【００５０】請求項１２の発明に係る半導体装置は、上
記の課題を解決するために、半導体基板上にアクティブ
素子が設けられ、当該アクティブ素子上に下部層間絶縁
膜を介してメタル配線が設けられ、当該メタル配線上に
上部層間絶縁膜を介して電極パッドのパッドメタルが設
けられている半導体装置において、上記下部層間絶縁膜
および上部層間絶縁膜は３層構造となっているととも
に、１層目および３層目の絶縁膜が窒化シリコン膜また
はシリコン酸化膜からなっており、かつ、２層目の絶縁
膜がＳＯＧからなっていることを特徴としている。
記の課題を解決するために、半導体基板上にアクティブ
素子が設けられ、当該アクティブ素子上に下部層間絶縁
膜を介してメタル配線が設けられ、当該メタル配線上に
上部層間絶縁膜を介して電極パッドのパッドメタルが設
けられている半導体装置において、上記下部層間絶縁膜
および上部層間絶縁膜は３層構造となっているととも
に、１層目および３層目の絶縁膜が窒化シリコン膜また
はシリコン酸化膜からなっており、かつ、２層目の絶縁
膜がＳＯＧからなっていることを特徴としている。
【００５１】また、請求項１３の発明に係る半導体装置
は、上記の課題を解決するために、請求項１１の構成に
加えて、上記下部層間絶縁膜および上部層間絶縁膜の少
なくとも一方は、３層構造の上に、さらにＳＯＧからな
る４層目の絶縁膜と窒化シリコン膜またはシリコン酸化
膜からなる５層目の絶縁膜とを形成した５層構造となっ
ていることを特徴としている。
は、上記の課題を解決するために、請求項１１の構成に
加えて、上記下部層間絶縁膜および上部層間絶縁膜の少
なくとも一方は、３層構造の上に、さらにＳＯＧからな
る４層目の絶縁膜と窒化シリコン膜またはシリコン酸化
膜からなる５層目の絶縁膜とを形成した５層構造となっ
ていることを特徴としている。
【００５２】上記の構成によれば、メタル配線が２層を
超えて多層構造化しても、層間絶縁膜をより安定した構
造とすることができるとともに、層間絶縁膜が３層構造
となっているために、５層構造の層間絶縁膜と比べて製
造工程の簡素化と製造コストの低減を図ることができ
る。
超えて多層構造化しても、層間絶縁膜をより安定した構
造とすることができるとともに、層間絶縁膜が３層構造
となっているために、５層構造の層間絶縁膜と比べて製
造工程の簡素化と製造コストの低減を図ることができ
る。
【００５３】請求項１４の発明に係る半導体装置は、上
記の課題を解決するために、請求項８、１０または１２
の構成に加えて、上記４層目の絶縁膜であるＳＯＧは、
エッチングによりほぼ除去されていることを特徴として
いる。
記の課題を解決するために、請求項８、１０または１２
の構成に加えて、上記４層目の絶縁膜であるＳＯＧは、
エッチングによりほぼ除去されていることを特徴として
いる。
【００５４】上記の構成によれば、機械的に脆いＳＯＧ
膜が１層目メタルの間にしか残存せず、さらに、４層目
のＳＯＧ膜がほぼ除去されているために、ボンディング
時の外力がバンプを通して層間絶縁膜に伝達することに
なっても、この外力による作用が集中して発生するＳＯ
Ｇ膜は、ほぼ２層目にしか形成されていないことにな
る。そのため、層間絶縁膜の構造をより安定したものと
することができる。
膜が１層目メタルの間にしか残存せず、さらに、４層目
のＳＯＧ膜がほぼ除去されているために、ボンディング
時の外力がバンプを通して層間絶縁膜に伝達することに
なっても、この外力による作用が集中して発生するＳＯ
Ｇ膜は、ほぼ２層目にしか形成されていないことにな
る。そのため、層間絶縁膜の構造をより安定したものと
することができる。
【００５５】請求項１５の発明に係る半導体装置は、上
記の課題を解決するために、半導体基板に設けられてい
るアクティブ素子と、該アクティブ素子の上方に層状に
設けられている複数のメタル配線と、上記メタル配線の
間にそれぞれ形成されている層間絶縁膜とを備えてお
り、上記層間絶縁膜は、窒化シリコン膜またはシリコン
酸化膜からなる絶縁膜に、ＳＯＧからなる絶縁膜が挟持
された構造を少なくとも有する多層構造となっているこ
とを特徴としている。
記の課題を解決するために、半導体基板に設けられてい
るアクティブ素子と、該アクティブ素子の上方に層状に
設けられている複数のメタル配線と、上記メタル配線の
間にそれぞれ形成されている層間絶縁膜とを備えてお
り、上記層間絶縁膜は、窒化シリコン膜またはシリコン
酸化膜からなる絶縁膜に、ＳＯＧからなる絶縁膜が挟持
された構造を少なくとも有する多層構造となっているこ
とを特徴としている。
【００５６】上記の構成によれば、メタル配線が多層構
造である場合であっても、メタル配線同士の間に上記構
成の層間絶縁膜を形成することにより、機械的に脆いＳ
ＯＧ膜がメタル配線の間にしか残存しないことになる。
そのため、ボンディング時の外力がバンプを通して層間
絶縁膜に伝達することになっても、この外力による作用
がＳＯＧ膜に集中して発生しない。それゆえ、層間絶縁
膜の構造をより安定化することができる。
造である場合であっても、メタル配線同士の間に上記構
成の層間絶縁膜を形成することにより、機械的に脆いＳ
ＯＧ膜がメタル配線の間にしか残存しないことになる。
そのため、ボンディング時の外力がバンプを通して層間
絶縁膜に伝達することになっても、この外力による作用
がＳＯＧ膜に集中して発生しない。それゆえ、層間絶縁
膜の構造をより安定化することができる。
【００５７】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について、図１ないし図４に基づいて説明すれ
ば、以下の通りである。本実施形態における半導体チッ
プ（半導体装置）は、図１に示すように、拡散層４ａ・
４ｂを含むシリコン基板１（半導体基板）にシリコン酸
化膜２が形成されており、このシリコン酸化膜２上にゲ
ート電極となる導電層としてのポリシリコン膜３が形成
されている。
一形態について、図１ないし図４に基づいて説明すれ
ば、以下の通りである。本実施形態における半導体チッ
プ（半導体装置）は、図１に示すように、拡散層４ａ・
４ｂを含むシリコン基板１（半導体基板）にシリコン酸
化膜２が形成されており、このシリコン酸化膜２上にゲ
ート電極となる導電層としてのポリシリコン膜３が形成
されている。
【００５８】シリコン酸化膜２およびポリシリコン膜３
上には、低圧ＣＶＤ法によって形成されるＣＶＤ−シリ
コン酸化膜５と、ＢＰＳＧ膜６とがこの順で積層されて
いる。これらＣＶＤ−シリコン酸化膜５およびＢＰＳＧ
膜６にはコンタクトホールが形成され、そこにチタンタ
ングステン等からなるバリアメタル８ａ・８ｂ、アルミ
シリコンやアルミ銅シリコン等のアルミ合金膜やアルミ
からなるメタル配線としての１層目メタル９ａ・９ｂが
形成されてアクティブ素子２０が構成されている。
上には、低圧ＣＶＤ法によって形成されるＣＶＤ−シリ
コン酸化膜５と、ＢＰＳＧ膜６とがこの順で積層されて
いる。これらＣＶＤ−シリコン酸化膜５およびＢＰＳＧ
膜６にはコンタクトホールが形成され、そこにチタンタ
ングステン等からなるバリアメタル８ａ・８ｂ、アルミ
シリコンやアルミ銅シリコン等のアルミ合金膜やアルミ
からなるメタル配線としての１層目メタル９ａ・９ｂが
形成されてアクティブ素子２０が構成されている。
【００５９】また、ＢＰＳＧ膜６および１層目メタル９
ａ・９ｂ上には、層間絶縁膜１０が形成されている。こ
の層間絶縁膜１０は、第１層間絶縁膜１０ａ、第２層間
絶縁膜１０ｂ、第３層間絶縁膜１０ｃがこの順で積層さ
れた３層構造の絶縁膜である。
ａ・９ｂ上には、層間絶縁膜１０が形成されている。こ
の層間絶縁膜１０は、第１層間絶縁膜１０ａ、第２層間
絶縁膜１０ｂ、第３層間絶縁膜１０ｃがこの順で積層さ
れた３層構造の絶縁膜である。
【００６０】第１層間絶縁膜１０ａおよび第３層間絶縁
膜１０ｃは、シリコン酸化膜、窒化シリコン膜、ＴＥＯ
Ｓ（テトラエトオキシシラン）、ＰＳＧ（リンシリケー
トガラス）、ＢＰＳＧ（ボロンリンシリケートガラ
ス）、ＮＳＧ（ノンドープシリケートガラス）等のシリ
コンを含有した膜である。また、第２層間絶縁膜１０ｂ
は、ＳＯＧ（Spin On Glass ）等からなっており、１層
目メタル９ａ・９ｂで発生する段差を補償する段差補償
膜としての機能を有している。
膜１０ｃは、シリコン酸化膜、窒化シリコン膜、ＴＥＯ
Ｓ（テトラエトオキシシラン）、ＰＳＧ（リンシリケー
トガラス）、ＢＰＳＧ（ボロンリンシリケートガラ
ス）、ＮＳＧ（ノンドープシリケートガラス）等のシリ
コンを含有した膜である。また、第２層間絶縁膜１０ｂ
は、ＳＯＧ（Spin On Glass ）等からなっており、１層
目メタル９ａ・９ｂで発生する段差を補償する段差補償
膜としての機能を有している。
【００６１】第１層間絶縁膜１０ａと第３層間絶縁膜１
０ｃとのうち、一方が例えば窒化シリコン膜で構成さ
れ、他方が例えばシリコン酸化膜、ＴＥＯＳ等で構成さ
れた場合、半導体装置作製時の加熱によってＳＯＧから
発生する水蒸気等のガスは、窒化シリコン膜で遮られる
一方、シリコン酸化膜やＴＥＯＳを透過して逃げる。そ
の結果、水蒸気等のガス圧で層間絶縁膜１０が膨れた
り、割れたりするのを防止することができる。なお、第
１層間絶縁膜１０ａおよび第３層間絶縁膜１０ｃが両方
とも、ガス抜きを行うことが可能なシリコン酸化膜、Ｔ
ＥＯＳ等で構成されていてもよい。
０ｃとのうち、一方が例えば窒化シリコン膜で構成さ
れ、他方が例えばシリコン酸化膜、ＴＥＯＳ等で構成さ
れた場合、半導体装置作製時の加熱によってＳＯＧから
発生する水蒸気等のガスは、窒化シリコン膜で遮られる
一方、シリコン酸化膜やＴＥＯＳを透過して逃げる。そ
の結果、水蒸気等のガス圧で層間絶縁膜１０が膨れた
り、割れたりするのを防止することができる。なお、第
１層間絶縁膜１０ａおよび第３層間絶縁膜１０ｃが両方
とも、ガス抜きを行うことが可能なシリコン酸化膜、Ｔ
ＥＯＳ等で構成されていてもよい。
【００６２】層間絶縁膜１０上には、電極パッド３０の
２層目メタル１４を形成するための、チタンタングステ
ン等からなるバリアメタル１３（バリアメタル層）が、
絶縁膜１１を介して設けられており、さらにバリアメタ
ル１３上には、アルミやアルミ合金等からなるパッドメ
タルおよび配線としての２層目メタル１４が形成されて
いる。
２層目メタル１４を形成するための、チタンタングステ
ン等からなるバリアメタル１３（バリアメタル層）が、
絶縁膜１１を介して設けられており、さらにバリアメタ
ル１３上には、アルミやアルミ合金等からなるパッドメ
タルおよび配線としての２層目メタル１４が形成されて
いる。
【００６３】上記２層目メタル１４などのアルミ系配線
は、例えば、熱ストレスによるストレスマイグレーショ
ン等により断線等を起こし易い。それゆえ、このアルミ
系配線の下層に、チタン系化合物等からなるバリアメタ
ル１３を形成することが特に好ましく、これによって、
アルミ系配線の信頼性を向上させることができる。
は、例えば、熱ストレスによるストレスマイグレーショ
ン等により断線等を起こし易い。それゆえ、このアルミ
系配線の下層に、チタン系化合物等からなるバリアメタ
ル１３を形成することが特に好ましく、これによって、
アルミ系配線の信頼性を向上させることができる。
【００６４】上記絶縁膜１１は、バリアメタル１３と密
着性の高い例えば窒化シリコン膜で構成されており、例
えばプラズマＣＶＤ法によって膜厚２００〜６００ｎｍ
で形成されている。この絶縁膜１１は、図２の平面図で
示すように、層間絶縁膜１０から発生するガスの逃げ道
としてのスリット１１ａを有しており、２層目メタル１
４よりも４μｍ程度広くなるように形成されている。こ
のようにスリット１１ａが絶縁膜１１に形成されている
ことにより、上記ガスの圧力によって層間絶縁膜に変
形、クラック、膨れ、割れ等が生じるのを回避でき、高
品質の半導体装置を得ることができる。なお、絶縁膜１
１に上記のようなスリット１１ａを形成せずに、図３に
示すように、２層目メタル１４の全面に絶縁膜１１を形
成してもほとんど問題はない。
着性の高い例えば窒化シリコン膜で構成されており、例
えばプラズマＣＶＤ法によって膜厚２００〜６００ｎｍ
で形成されている。この絶縁膜１１は、図２の平面図で
示すように、層間絶縁膜１０から発生するガスの逃げ道
としてのスリット１１ａを有しており、２層目メタル１
４よりも４μｍ程度広くなるように形成されている。こ
のようにスリット１１ａが絶縁膜１１に形成されている
ことにより、上記ガスの圧力によって層間絶縁膜に変
形、クラック、膨れ、割れ等が生じるのを回避でき、高
品質の半導体装置を得ることができる。なお、絶縁膜１
１に上記のようなスリット１１ａを形成せずに、図３に
示すように、２層目メタル１４の全面に絶縁膜１１を形
成してもほとんど問題はない。
【００６５】また、上記絶縁膜１１は、バリアメタル１
３と密着性の高い絶縁膜であればよく、上記の窒化シリ
コン膜以外にも例えばシリコン酸化膜（ＳｉＯ、ＳｉＯ
2 ）、ＰＳＧ、ＢＰＳＧ、ＮＳＧ等が挙げられる。バリ
アメタル１３を構成するチタンタングステン等は酸化し
やすいため、絶縁膜１１としては、特に酸素を含まない
窒化シリコン膜が好適である。また、窒化シリコン膜
は、水分を通しにくい緻密な硬い膜であるため、絶縁膜
１１下部の素子のリークを防止する効果もある。
３と密着性の高い絶縁膜であればよく、上記の窒化シリ
コン膜以外にも例えばシリコン酸化膜（ＳｉＯ、ＳｉＯ
2 ）、ＰＳＧ、ＢＰＳＧ、ＮＳＧ等が挙げられる。バリ
アメタル１３を構成するチタンタングステン等は酸化し
やすいため、絶縁膜１１としては、特に酸素を含まない
窒化シリコン膜が好適である。また、窒化シリコン膜
は、水分を通しにくい緻密な硬い膜であるため、絶縁膜
１１下部の素子のリークを防止する効果もある。
【００６６】２層目メタル１４上の所定部位には、ＰＳ
Ｇや窒化シリコン膜等からなるパッシベーション膜１５
ａ・１５ｂが形成されている。本実施形態では、図２に
示すように、パッシベーション膜１５ａ・１５ｂの窓開
けエッジ１５ｃが、２層目メタル１４のエッジ部１４ａ
から例えば２．５〜１０μｍ程度内側に入り込んで形成
されている。
Ｇや窒化シリコン膜等からなるパッシベーション膜１５
ａ・１５ｂが形成されている。本実施形態では、図２に
示すように、パッシベーション膜１５ａ・１５ｂの窓開
けエッジ１５ｃが、２層目メタル１４のエッジ部１４ａ
から例えば２．５〜１０μｍ程度内側に入り込んで形成
されている。
【００６７】そして、２層目メタル１４およびパッシベ
ーション膜１５ａ・１５ｂ上には、チタンやチタンタン
グステン等の高融点金属からなるバリアメタル１６が形
成され、このバリアメタル１６上に、インナーリード
（図示せず）と電気的に接続される金バンプ１７が形成
されている。なお、ワイヤボンディング法を用いる場合
には、パッドメタルとしての２層目メタル１４に金ワイ
ヤやアルミ合金線が接合される。このようにして、電極
パッド３０が形成される。
ーション膜１５ａ・１５ｂ上には、チタンやチタンタン
グステン等の高融点金属からなるバリアメタル１６が形
成され、このバリアメタル１６上に、インナーリード
（図示せず）と電気的に接続される金バンプ１７が形成
されている。なお、ワイヤボンディング法を用いる場合
には、パッドメタルとしての２層目メタル１４に金ワイ
ヤやアルミ合金線が接合される。このようにして、電極
パッド３０が形成される。
【００６８】次に、本実施形態の半導体チップの製造方
法について、図４（ａ）ないし図４（ｆ）に基づいて説
明する。なお、図４（ｄ）で示す工程までは、従来と同
じである。
法について、図４（ａ）ないし図４（ｆ）に基づいて説
明する。なお、図４（ｄ）で示す工程までは、従来と同
じである。
【００６９】つまり、図４（ａ）に示すように、シリコ
ン基板１にシリコン酸化膜２を形成した後、上記シリコ
ン酸化膜２上にポリシリコン膜３を形成し、ゲート電極
を作製する。次に、図４（ｂ）に示すように、シリコン
基板１に拡散層４ａ・４ｂを形成した後、低圧ＣＶＤ法
によってＣＶＤ−シリコン酸化膜５を形成する。続い
て、図４（ｃ）に示すように、ＣＶＤ−シリコン酸化膜
５上に、常圧でＢＰＳＧ膜６を形成した後、上記ＣＶＤ
−シリコン酸化膜５およびＢＰＳＧ膜６をフォトエッチ
ングし、コンタクトホール部７ａ・７ｂを形成する。
ン基板１にシリコン酸化膜２を形成した後、上記シリコ
ン酸化膜２上にポリシリコン膜３を形成し、ゲート電極
を作製する。次に、図４（ｂ）に示すように、シリコン
基板１に拡散層４ａ・４ｂを形成した後、低圧ＣＶＤ法
によってＣＶＤ−シリコン酸化膜５を形成する。続い
て、図４（ｃ）に示すように、ＣＶＤ−シリコン酸化膜
５上に、常圧でＢＰＳＧ膜６を形成した後、上記ＣＶＤ
−シリコン酸化膜５およびＢＰＳＧ膜６をフォトエッチ
ングし、コンタクトホール部７ａ・７ｂを形成する。
【００７０】その後、スパッタ法により、チタンタング
ステン等からなるバリアメタル８ａ・８ｂ、アルミシリ
コンやアルミ銅シリコン等のアルミ合金膜やアルミから
なるメタル配線としての１層目メタル９ａ・９ｂを形成
した後、ドライエッチングによって上記バリアメタル８
ａ・８ｂおよび１層目メタル９ａ・９ｂを必要な配線形
状に加工する。
ステン等からなるバリアメタル８ａ・８ｂ、アルミシリ
コンやアルミ銅シリコン等のアルミ合金膜やアルミから
なるメタル配線としての１層目メタル９ａ・９ｂを形成
した後、ドライエッチングによって上記バリアメタル８
ａ・８ｂおよび１層目メタル９ａ・９ｂを必要な配線形
状に加工する。
【００７１】次に、図４（ｄ）に示すように、ＢＰＳＧ
膜６および１層目メタル９ａ・９ｂ上に、層間絶縁膜１
０を形成する。つまり、ＢＰＳＧ膜６および１層目メタ
ル９ａ・９ｂ上に、シリコン酸化膜等からなる第１層間
絶縁膜１０ａを、第２層間絶縁膜１０ｂを形成する前の
段階で例えばプラズマＣＶＤ法によって形成する。続い
て、上記第１層間絶縁膜１０ａ上に、ＳＯＧ等からなる
第２層間絶縁膜１０ｂを、例えばスピンコート法により
１回または２回に分けて形成する。そして、上記第２層
間絶縁膜１０ｂ上に、シリコン酸化膜等からなる第３層
間絶縁膜１０ｃを、例えばプラズマＣＶＤ法によって形
成する。
膜６および１層目メタル９ａ・９ｂ上に、層間絶縁膜１
０を形成する。つまり、ＢＰＳＧ膜６および１層目メタ
ル９ａ・９ｂ上に、シリコン酸化膜等からなる第１層間
絶縁膜１０ａを、第２層間絶縁膜１０ｂを形成する前の
段階で例えばプラズマＣＶＤ法によって形成する。続い
て、上記第１層間絶縁膜１０ａ上に、ＳＯＧ等からなる
第２層間絶縁膜１０ｂを、例えばスピンコート法により
１回または２回に分けて形成する。そして、上記第２層
間絶縁膜１０ｂ上に、シリコン酸化膜等からなる第３層
間絶縁膜１０ｃを、例えばプラズマＣＶＤ法によって形
成する。
【００７２】その後、本実施形態では、図４（ｅ）に示
すように、第３層間絶縁膜１０ｃ上に、バリアメタル１
３と密着性の高い例えば窒化シリコン膜からなる絶縁膜
１１をプラズマＣＶＤ法によってパッド部分およびパッ
ド周辺に形成する。
すように、第３層間絶縁膜１０ｃ上に、バリアメタル１
３と密着性の高い例えば窒化シリコン膜からなる絶縁膜
１１をプラズマＣＶＤ法によってパッド部分およびパッ
ド周辺に形成する。
【００７３】次に、図４（ｆ）に示すように、層間絶縁
膜１０および絶縁膜１１にスルーホール１２を形成した
後、チタンタングステン等からなるバリアメタル１３、
およびアルミやアルミ合金等からなる２層目メタル１４
をパッドメタルおよび配線として形成する。
膜１０および絶縁膜１１にスルーホール１２を形成した
後、チタンタングステン等からなるバリアメタル１３、
およびアルミやアルミ合金等からなる２層目メタル１４
をパッドメタルおよび配線として形成する。
【００７４】その後、２層目メタル１４上の所定部位に
ＰＳＧや窒化シリコン膜等からなるパッシベーション膜
１５ａ・１５ｂを形成する。そして、ワイヤボンディン
グ法によってパッドメタルとしての２層目メタル１４に
金ワイヤやアルミ合金線を接続する場合は本工程で終了
し、半導体チップのウエハが完成する。
ＰＳＧや窒化シリコン膜等からなるパッシベーション膜
１５ａ・１５ｂを形成する。そして、ワイヤボンディン
グ法によってパッドメタルとしての２層目メタル１４に
金ワイヤやアルミ合金線を接続する場合は本工程で終了
し、半導体チップのウエハが完成する。
【００７５】一方、ＩＬＢ法による接合方式を用いる場
合は、図１に示すように、チタンやチタンタングステン
等の高融点金属からなるバリアメタル１６を、スパッタ
法で２層目メタル１４およびパッシベーション膜１５ａ
・１５ｂ上に形成し、その後、バリアメタル１６上に電
気メッキ法により金バンプ１７を形成し、インナーリー
ド（図示せず）をこの金バンプ１７に接合する。
合は、図１に示すように、チタンやチタンタングステン
等の高融点金属からなるバリアメタル１６を、スパッタ
法で２層目メタル１４およびパッシベーション膜１５ａ
・１５ｂ上に形成し、その後、バリアメタル１６上に電
気メッキ法により金バンプ１７を形成し、インナーリー
ド（図示せず）をこの金バンプ１７に接合する。
【００７６】上記の構成によれば、バリアメタル１３
は、このバリアメタル１３と密着性の高い絶縁膜１１を
介して層間絶縁膜１０上に設けられるので、バリアメタ
ル１３、絶縁膜１１、層間絶縁膜１０の３層の密着性が
確実に増す。これにより、例えば電極パッド３０におけ
るボンディング時に外力が加わった場合でも、バリアメ
タル１３がその下層から剥がれにくくなる。実際に、電
極パッド部３０が外れて「オープン不良」になることは
皆無であった。
は、このバリアメタル１３と密着性の高い絶縁膜１１を
介して層間絶縁膜１０上に設けられるので、バリアメタ
ル１３、絶縁膜１１、層間絶縁膜１０の３層の密着性が
確実に増す。これにより、例えば電極パッド３０におけ
るボンディング時に外力が加わった場合でも、バリアメ
タル１３がその下層から剥がれにくくなる。実際に、電
極パッド部３０が外れて「オープン不良」になることは
皆無であった。
【００７７】したがって、上記構成によれば、バリアメ
タル１３の剥離に起因して「断線不良」が発生するのを
防止することができる。その結果、アクティブ素子２０
上に電極パッド３０を形成するエリアパッド構造の半導
体装置を安定して量産することができると共に、安価で
品質、信頼性の高い半導体装置を供給することができ
る。また、「オープン不良」がなくなるので、エリアパ
ッド構造の半導体装置の歩留りを確実に向上させること
ができる。
タル１３の剥離に起因して「断線不良」が発生するのを
防止することができる。その結果、アクティブ素子２０
上に電極パッド３０を形成するエリアパッド構造の半導
体装置を安定して量産することができると共に、安価で
品質、信頼性の高い半導体装置を供給することができ
る。また、「オープン不良」がなくなるので、エリアパ
ッド構造の半導体装置の歩留りを確実に向上させること
ができる。
【００７８】〔実施の形態２〕本発明の実施の他の形態
について、図５ないし図７に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、実施の形態１で用
いた部材と同一の機能を有する部材には同一の部材番号
を付記し、その説明を省略する。
について、図５ないし図７に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、実施の形態１で用
いた部材と同一の機能を有する部材には同一の部材番号
を付記し、その説明を省略する。
【００７９】図５に示すように、本実施形態における半
導体チップは、図１で示した半導体チップにおいて、第
３層間絶縁膜１０ｃ上に絶縁膜１１を形成せずに、第２
層間絶縁膜１０ｂを、２層目メタル１４下部においての
み除去した構造となっている。
導体チップは、図１で示した半導体チップにおいて、第
３層間絶縁膜１０ｃ上に絶縁膜１１を形成せずに、第２
層間絶縁膜１０ｂを、２層目メタル１４下部においての
み除去した構造となっている。
【００８０】このような構造の半導体チップの製造方法
は以下の通りとなる。すなわち、実施の形態１と全く同
様にして図４（ｃ）の工程まで行った後、プラズマＣＶ
Ｄ法によって、シリコン酸化膜、窒化シリコン膜、また
はＴＥＯＳ等のシリコンを含有する第１層間絶縁膜１０
ａを形成し、続いて、スピンコート法により、１層目メ
タル９ａ・９ｂの段差を補償し、層間絶縁膜１０表面を
平坦にするためのＳＯＧ等からなる第２層間絶縁膜１０
ｂを１回または２回に分けて形成する。
は以下の通りとなる。すなわち、実施の形態１と全く同
様にして図４（ｃ）の工程まで行った後、プラズマＣＶ
Ｄ法によって、シリコン酸化膜、窒化シリコン膜、また
はＴＥＯＳ等のシリコンを含有する第１層間絶縁膜１０
ａを形成し、続いて、スピンコート法により、１層目メ
タル９ａ・９ｂの段差を補償し、層間絶縁膜１０表面を
平坦にするためのＳＯＧ等からなる第２層間絶縁膜１０
ｂを１回または２回に分けて形成する。
【００８１】次に、２層目メタル１４下部に存在する第
２層間絶縁膜１０ｂを、エッチングによって２層目メタ
ル１４の領域より４μｍ広く完全に取り除く。その後、
プラズマＣＶＤ法によってシリコン酸化膜や窒化シリコ
ン膜等のシリコン系の膜からなる第３層間絶縁膜１０ｃ
を形成する。なお、以降の工程については、実施の形態
１と全く同様である（ただし、絶縁膜１１を形成する工
程を除く）。
２層間絶縁膜１０ｂを、エッチングによって２層目メタ
ル１４の領域より４μｍ広く完全に取り除く。その後、
プラズマＣＶＤ法によってシリコン酸化膜や窒化シリコ
ン膜等のシリコン系の膜からなる第３層間絶縁膜１０ｃ
を形成する。なお、以降の工程については、実施の形態
１と全く同様である（ただし、絶縁膜１１を形成する工
程を除く）。
【００８２】このような構造とすることにより、電極パ
ッド３０部分においてのみ段差が生じることになるが、
この段差は高々１μｍ程度であり、この段差による断線
等の問題は発生しなかった。また、段差形状が電極パッ
ド３０表面にも現れることになるが、ボンディングには
影響はなかった。
ッド３０部分においてのみ段差が生じることになるが、
この段差は高々１μｍ程度であり、この段差による断線
等の問題は発生しなかった。また、段差形状が電極パッ
ド３０表面にも現れることになるが、ボンディングには
影響はなかった。
【００８３】また、上述のように２層目メタル１４下部
においてのみ、第２層間絶縁膜１０ｂを完全に除去する
かわりに、図６に示すように、１層目メタル９ａ・９ｂ
の段差を補償することができる最小限の厚さで第２層間
絶縁膜１０ｂを形成するようにしてもよい。この場合、
第１層間絶縁膜１０ａ上に第２層間絶縁膜１０ｂを形成
した後、第１層間絶縁膜１０ａの最上部が現れるところ
まで第２層間絶縁膜１０ｂを５０〜６０ｎｍ程度ライト
エッチすればよい。
においてのみ、第２層間絶縁膜１０ｂを完全に除去する
かわりに、図６に示すように、１層目メタル９ａ・９ｂ
の段差を補償することができる最小限の厚さで第２層間
絶縁膜１０ｂを形成するようにしてもよい。この場合、
第１層間絶縁膜１０ａ上に第２層間絶縁膜１０ｂを形成
した後、第１層間絶縁膜１０ａの最上部が現れるところ
まで第２層間絶縁膜１０ｂを５０〜６０ｎｍ程度ライト
エッチすればよい。
【００８４】このような構造では、１層目メタル９ａ・
９ｂの最上部の上には第２層間絶縁膜１０ｂが存在せ
ず、１層目メタル９ａ・９ｂ間にだけ第２層間絶縁膜１
０ｂが残るので、実施の形態１と同様、１層目メタル９
ａ・９ｂの段差も無くなり、層間絶縁膜１０表面をフラ
ットに形成することができる。結果的には、このような
構造であっても、ボンディング後の外力で２層目メタル
１４下部が破壊されることはなくなった。したがって、
２層目メタル１４下層部の段差補償と破壊防止とを同時
に達成することができた。
９ｂの最上部の上には第２層間絶縁膜１０ｂが存在せ
ず、１層目メタル９ａ・９ｂ間にだけ第２層間絶縁膜１
０ｂが残るので、実施の形態１と同様、１層目メタル９
ａ・９ｂの段差も無くなり、層間絶縁膜１０表面をフラ
ットに形成することができる。結果的には、このような
構造であっても、ボンディング後の外力で２層目メタル
１４下部が破壊されることはなくなった。したがって、
２層目メタル１４下層部の段差補償と破壊防止とを同時
に達成することができた。
【００８５】また、図７に示すように、上述の構成と実
施の形態１の構成とを組み合わせた半導体チップを構成
してもよい。つまり、第３層間絶縁膜１０ｃ上にバリア
メタル１３と密着性の高い絶縁膜１１を設け、かつ、２
層目メタル１４下部においてのみ、第２層間絶縁膜１０
ｂを除去した構造の半導体チップを構成してもよい。
施の形態１の構成とを組み合わせた半導体チップを構成
してもよい。つまり、第３層間絶縁膜１０ｃ上にバリア
メタル１３と密着性の高い絶縁膜１１を設け、かつ、２
層目メタル１４下部においてのみ、第２層間絶縁膜１０
ｂを除去した構造の半導体チップを構成してもよい。
【００８６】この場合、例えばバンプ形成品でＩＬＢ条
件（温度５６０℃、荷重６０ｇ／バンプ、ボンディング
時間１秒）を強くしたり、あるいは、インナーリードを
１０μｍ以上ずらして金バンプ１７と接続することによ
り、金バンプ１７に強調して応力を加えても、２層目メ
タル１４下部にダメージは入らなかった。
件（温度５６０℃、荷重６０ｇ／バンプ、ボンディング
時間１秒）を強くしたり、あるいは、インナーリードを
１０μｍ以上ずらして金バンプ１７と接続することによ
り、金バンプ１７に強調して応力を加えても、２層目メ
タル１４下部にダメージは入らなかった。
【００８７】また、特に図示はしないが、第３層間絶縁
膜１０ｃ上にバリアメタル１３と密着性の高い絶縁膜１
１を設け、かつ、１層目メタル９ａ・９ｂの段差を補償
することができる最小限の厚さで第２層間絶縁膜１０ｂ
を形成するようにしてもよい。
膜１０ｃ上にバリアメタル１３と密着性の高い絶縁膜１
１を設け、かつ、１層目メタル９ａ・９ｂの段差を補償
することができる最小限の厚さで第２層間絶縁膜１０ｂ
を形成するようにしてもよい。
【００８８】〔実施の形態３〕本発明の実施の他の形態
について、図８および図９に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、実施の形態１およ
び２で用いた部材と同一の機能を有する部材には同一の
部材番号を付記し、その説明を省略する。
について、図８および図９に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、実施の形態１およ
び２で用いた部材と同一の機能を有する部材には同一の
部材番号を付記し、その説明を省略する。
【００８９】図８に示すように、本実施形態では、本来
は２層目メタル１４の一部を覆うように形成されるパッ
シベーション膜１５ａ・１５ｂを、２層目メタル１４の
大部分を覆うように形成し、ボンディング時またはボン
ディング後の応力を緩和させるようにしている。その他
の構成については、絶縁膜１１を設けることを除いて実
施の形態１と全く同様である。
は２層目メタル１４の一部を覆うように形成されるパッ
シベーション膜１５ａ・１５ｂを、２層目メタル１４の
大部分を覆うように形成し、ボンディング時またはボン
ディング後の応力を緩和させるようにしている。その他
の構成については、絶縁膜１１を設けることを除いて実
施の形態１と全く同様である。
【００９０】この場合、図９に示すように、２層目メタ
ル１４のサイズは５０μｍ×１００μｍであるので、パ
ッシベーション膜１５（１５ａ・１５ｂ）は、その窓開
けエッジ１５ｃが４０μｍ×３０μｍのサイズとなるよ
うに、２層目メタル１４の大部分を覆って形成されてい
る。
ル１４のサイズは５０μｍ×１００μｍであるので、パ
ッシベーション膜１５（１５ａ・１５ｂ）は、その窓開
けエッジ１５ｃが４０μｍ×３０μｍのサイズとなるよ
うに、２層目メタル１４の大部分を覆って形成されてい
る。
【００９１】上記の構成によれば、ボンディング時の衝
撃や応力等によって、２層目メタル１４の下層部にスト
レスが加わり、バリアメタル１３がその下層から剥離し
ようとしても、バリアメタル１３が上記パッシベーショ
ン膜１５で受けとめられ、剥離しにくくなる。したがっ
て、上記構成によれば、２層目メタル１４の大部分を覆
うようにしてパッシベーション膜１５を設けることによ
り、２層目メタル１４の下層からの剥離を確実に低減す
ることができる。
撃や応力等によって、２層目メタル１４の下層部にスト
レスが加わり、バリアメタル１３がその下層から剥離し
ようとしても、バリアメタル１３が上記パッシベーショ
ン膜１５で受けとめられ、剥離しにくくなる。したがっ
て、上記構成によれば、２層目メタル１４の大部分を覆
うようにしてパッシベーション膜１５を設けることによ
り、２層目メタル１４の下層からの剥離を確実に低減す
ることができる。
【００９２】なお、このようにパッシベーション膜１５
ａ・１５ｂを２層目メタル１４の大部分を覆うように形
成する本実施形態の構成は、勿論、実施の形態１および
２にも適用可能である。
ａ・１５ｂを２層目メタル１４の大部分を覆うように形
成する本実施形態の構成は、勿論、実施の形態１および
２にも適用可能である。
【００９３】〔実施の形態４〕本発明の実施の他の形態
について、図１０ないし図１３に基づいて説明すれば、
以下の通りである。なお、説明の便宜上、実施の形態１
ないし３で用いた部材と同一の機能を有する部材には同
一の部材番号を付記し、その説明を省略する。
について、図１０ないし図１３に基づいて説明すれば、
以下の通りである。なお、説明の便宜上、実施の形態１
ないし３で用いた部材と同一の機能を有する部材には同
一の部材番号を付記し、その説明を省略する。
【００９４】図１０に示すように、本実施形態では、パ
ッドメタルである２層目メタル１４と１層目メタル９ａ
・９ｂとの間に５層構造の層間絶縁膜４０を形成し、こ
れによって、ＩＬＢ時またはＩＬＢ後の環境試験におい
ても高い信頼性を保持できるようにしている。その他の
構成については、上記５層構造の層間絶縁膜４０を設け
ることを除いて実施の形態１と全く同様である。
ッドメタルである２層目メタル１４と１層目メタル９ａ
・９ｂとの間に５層構造の層間絶縁膜４０を形成し、こ
れによって、ＩＬＢ時またはＩＬＢ後の環境試験におい
ても高い信頼性を保持できるようにしている。その他の
構成については、上記５層構造の層間絶縁膜４０を設け
ることを除いて実施の形態１と全く同様である。
【００９５】上記５層構造の層間絶縁膜（以下、５層構
造絶縁膜とする）４０の１層目（１層目絶縁膜４０ａ）
は、窒化シリコン膜あるいはシリコン酸化膜からなって
いる。２層目（２層目絶縁膜４０ｂ）はＳＯＧ膜からな
っており、１層目絶縁膜４０ａの一部が露出するように
除去されている。３層目（３層目絶縁膜４０ｃ）は１層
目絶縁膜４０ａと同様に窒化シリコン膜あるいはシリコ
ン酸化膜からなっている。４層目（４層目絶縁膜４０
ｄ）は２層目と同様、ＳＯＧ膜からなっており、３層目
絶縁膜４０ｃの一部もしくは大部分が露出するようにな
っている。５層目（５層目絶縁膜４０ｅ）は１層目絶縁
膜４０ａや３層目絶縁膜４０ｃと同様、窒化シリコン膜
あるいはシリコン酸化膜からなっている。
造絶縁膜とする）４０の１層目（１層目絶縁膜４０ａ）
は、窒化シリコン膜あるいはシリコン酸化膜からなって
いる。２層目（２層目絶縁膜４０ｂ）はＳＯＧ膜からな
っており、１層目絶縁膜４０ａの一部が露出するように
除去されている。３層目（３層目絶縁膜４０ｃ）は１層
目絶縁膜４０ａと同様に窒化シリコン膜あるいはシリコ
ン酸化膜からなっている。４層目（４層目絶縁膜４０
ｄ）は２層目と同様、ＳＯＧ膜からなっており、３層目
絶縁膜４０ｃの一部もしくは大部分が露出するようにな
っている。５層目（５層目絶縁膜４０ｅ）は１層目絶縁
膜４０ａや３層目絶縁膜４０ｃと同様、窒化シリコン膜
あるいはシリコン酸化膜からなっている。
【００９６】上記５層構造絶縁膜４０の形成方法につい
て説明する。まず、図１１（ａ）に示すように、シリコ
ン基板１上にシリコン酸化膜２、ポリシリコン膜３から
なるゲート電極、拡散層４ａ・４ｂ、バリアメタル８ａ
・８ｂ、および１層目メタル９ａ・９ｂの形成を行な
う。
て説明する。まず、図１１（ａ）に示すように、シリコ
ン基板１上にシリコン酸化膜２、ポリシリコン膜３から
なるゲート電極、拡散層４ａ・４ｂ、バリアメタル８ａ
・８ｂ、および１層目メタル９ａ・９ｂの形成を行な
う。
【００９７】次に、図１１（ｂ）に示すように、１層目
メタル９ａ・９ｂ上に窒化シリコン膜あるいはシリコン
酸化膜からなる１層目絶縁膜４０ａを形成する。成膜方
法としては特に限定されるものではないがＣＶＤ法など
を用いることが好ましい。この１層目絶縁膜４０ａの膜
厚は２００ｎｍ〜６００ｎｍの範囲内であることが好ま
しい。
メタル９ａ・９ｂ上に窒化シリコン膜あるいはシリコン
酸化膜からなる１層目絶縁膜４０ａを形成する。成膜方
法としては特に限定されるものではないがＣＶＤ法など
を用いることが好ましい。この１層目絶縁膜４０ａの膜
厚は２００ｎｍ〜６００ｎｍの範囲内であることが好ま
しい。
【００９８】次に、図１１（ｃ）に示すように、１層目
絶縁膜４０ａ上に２層目絶縁膜４０ｂとしてのＳＯＧ膜
をスピンコート法により形成する。この２層目絶縁膜４
０ｂ（ＳＯＧ膜）の厚さは３００ｎｍ〜８００ｎｍの範
囲内であることが好ましいため、本実施形態では、スピ
ンコート法を２回行なうことによりＳＯＧ膜を形成して
いる。
絶縁膜４０ａ上に２層目絶縁膜４０ｂとしてのＳＯＧ膜
をスピンコート法により形成する。この２層目絶縁膜４
０ｂ（ＳＯＧ膜）の厚さは３００ｎｍ〜８００ｎｍの範
囲内であることが好ましいため、本実施形態では、スピ
ンコート法を２回行なうことによりＳＯＧ膜を形成して
いる。
【００９９】次に、図１１（ｄ）に示すように、形成し
た２層目絶縁膜４０ｂをエッチングする。これにより全
体として２層目絶縁膜４０ｂの膜厚が低下し、特に、１
層目メタル９ａ・９ｂ上の２層目絶縁膜４０ａが完全に
除去され、１層目絶縁膜４０ａがこの部分だけ露出す
る。なお、１層目メタル９ａ・９ｂの間では２層目絶縁
膜４０ｂは残存する。また、ＳＯＧ膜形成後のエッチン
グは、本実施形態では、ドライエッチングによって行っ
たが、特に限定されるものではなく、機械的に研磨する
ことによるエッチング法などでも構わない。
た２層目絶縁膜４０ｂをエッチングする。これにより全
体として２層目絶縁膜４０ｂの膜厚が低下し、特に、１
層目メタル９ａ・９ｂ上の２層目絶縁膜４０ａが完全に
除去され、１層目絶縁膜４０ａがこの部分だけ露出す
る。なお、１層目メタル９ａ・９ｂの間では２層目絶縁
膜４０ｂは残存する。また、ＳＯＧ膜形成後のエッチン
グは、本実施形態では、ドライエッチングによって行っ
たが、特に限定されるものではなく、機械的に研磨する
ことによるエッチング法などでも構わない。
【０１００】次に、図１２（ａ）に示すように、２層目
絶縁膜４０ｂ上に３層目絶縁膜４０ｃとして、１層目絶
縁膜４０ａと同様に、窒化シリコン膜あるいはシリコン
酸化膜を形成する。この３層目絶縁膜４０ｃの膜厚も１
層目絶縁膜４０ａと同様に２００ｎｍ〜６００ｎｍの範
囲内である。この３層目絶縁膜４０ｃは、１層目メタル
９ａ・９ｂ上に形成されて２層目絶縁膜４０ｂに覆われ
ていない１層目絶縁膜４０ａと直接接触することにな
る。
絶縁膜４０ｂ上に３層目絶縁膜４０ｃとして、１層目絶
縁膜４０ａと同様に、窒化シリコン膜あるいはシリコン
酸化膜を形成する。この３層目絶縁膜４０ｃの膜厚も１
層目絶縁膜４０ａと同様に２００ｎｍ〜６００ｎｍの範
囲内である。この３層目絶縁膜４０ｃは、１層目メタル
９ａ・９ｂ上に形成されて２層目絶縁膜４０ｂに覆われ
ていない１層目絶縁膜４０ａと直接接触することにな
る。
【０１０１】次に、図１２（ｂ）に示すように、３層目
絶縁膜４０ｃ上に４層目絶縁膜４０ｄとしてのＳＯＧ膜
をスピンコート法により形成する。この４層目絶縁膜４
０ｄ（ＳＯＧ膜）の厚さは３００ｎｍ程度であることが
好ましい。それゆえ、２層目絶縁膜４０ｂのように、ス
ピンコートを２回行って形成する必要はなく、１回のス
ピンコートにより形成することができる。
絶縁膜４０ｃ上に４層目絶縁膜４０ｄとしてのＳＯＧ膜
をスピンコート法により形成する。この４層目絶縁膜４
０ｄ（ＳＯＧ膜）の厚さは３００ｎｍ程度であることが
好ましい。それゆえ、２層目絶縁膜４０ｂのように、ス
ピンコートを２回行って形成する必要はなく、１回のス
ピンコートにより形成することができる。
【０１０２】次に、図１２（ｃ）に示すように、４層目
絶縁膜４０ｄであるＳＯＧ膜をエッチングする。このと
き、ＳＯＧ膜はほとんど除去することが好ましい。たと
えば、図１２（ｃ）に示すように１層目メタル９ａ・９
ｂの間にＳＯＧ膜が残存してもよいが、ほとんど除去す
ることが好ましい。この状態では、少なくとも１層目メ
タル９ａ・９ｂ上に形成されている３層目絶縁膜４０ｃ
がほぼ完全に露出するようになっている。
絶縁膜４０ｄであるＳＯＧ膜をエッチングする。このと
き、ＳＯＧ膜はほとんど除去することが好ましい。たと
えば、図１２（ｃ）に示すように１層目メタル９ａ・９
ｂの間にＳＯＧ膜が残存してもよいが、ほとんど除去す
ることが好ましい。この状態では、少なくとも１層目メ
タル９ａ・９ｂ上に形成されている３層目絶縁膜４０ｃ
がほぼ完全に露出するようになっている。
【０１０３】なお、このときのエッチングは、４層目絶
縁膜４０ｄであるＳＯＧ膜だけでなく、３層目絶縁膜４
０ｃの窒化シリコン膜あるいはシリコン酸化膜に対して
もなされることが好ましい。これによって、４層目絶縁
膜４０ｄを形成した後の平坦性がより一層向上する。
縁膜４０ｄであるＳＯＧ膜だけでなく、３層目絶縁膜４
０ｃの窒化シリコン膜あるいはシリコン酸化膜に対して
もなされることが好ましい。これによって、４層目絶縁
膜４０ｄを形成した後の平坦性がより一層向上する。
【０１０４】次に、図１２（ｄ）に示すように、３層目
絶縁膜４０ｃおよび４層目絶縁膜４０ｄ上に５層目絶縁
膜４０ｅとして、１層目絶縁膜４０ａおよび３層目絶縁
膜４０ｃと同様に、窒化シリコン膜あるいはシリコン酸
化膜を形成する。この５層目絶縁膜４０ｅの膜厚も２０
０ｎｍ〜６００ｎｍの範囲内である。上記４層目絶縁膜
４０ｄは、上述したように、ほとんど除去されているこ
とが好ましいため、この５層目絶縁膜４０ｅはその大部
分が３層目絶縁膜４０ｃと直接接触するようになってい
る。
絶縁膜４０ｃおよび４層目絶縁膜４０ｄ上に５層目絶縁
膜４０ｅとして、１層目絶縁膜４０ａおよび３層目絶縁
膜４０ｃと同様に、窒化シリコン膜あるいはシリコン酸
化膜を形成する。この５層目絶縁膜４０ｅの膜厚も２０
０ｎｍ〜６００ｎｍの範囲内である。上記４層目絶縁膜
４０ｄは、上述したように、ほとんど除去されているこ
とが好ましいため、この５層目絶縁膜４０ｅはその大部
分が３層目絶縁膜４０ｃと直接接触するようになってい
る。
【０１０５】次に、図１３（ａ）に示すように、上記１
層目メタル９ｂ上となっている５層構造絶縁膜４０の一
部にコンタクトホールを形成して、１層目メタル９ｂの
一部を露出させる。そして、このコンタトホールを介し
て１層目メタル９ｂと接触するように、パッドメタルで
ある２層目メタル１４を形成する。次に、図１３（ｂ）
に示すように、２層目メタル１４を覆うようにパッシベ
ーション膜１５（１５ａ・１５ｂ）を形成してパッド部
を窓開けする。
層目メタル９ｂ上となっている５層構造絶縁膜４０の一
部にコンタクトホールを形成して、１層目メタル９ｂの
一部を露出させる。そして、このコンタトホールを介し
て１層目メタル９ｂと接触するように、パッドメタルで
ある２層目メタル１４を形成する。次に、図１３（ｂ）
に示すように、２層目メタル１４を覆うようにパッシベ
ーション膜１５（１５ａ・１５ｂ）を形成してパッド部
を窓開けする。
【０１０６】最後に、図１３（ｃ）に示すように、上記
パッド部にチタンタングステンなどからなるバリアメタ
ル１６を形成し、金メッキによって金バンプ１７を形成
する。これによって、本実施形態における５層構造絶縁
膜４０を有する半導体装置が得られることになる。
パッド部にチタンタングステンなどからなるバリアメタ
ル１６を形成し、金メッキによって金バンプ１７を形成
する。これによって、本実施形態における５層構造絶縁
膜４０を有する半導体装置が得られることになる。
【０１０７】上記５層構造絶縁膜４０を有する半導体装
置では、機械的に脆いＳＯＧ膜が１層目メタル９ａ・９
ｂの間にしか残存しない。そのため、ＩＬＢ時の外力が
金バンプ１７を通して５層構造絶縁膜４０に伝達するこ
とになっても、この外力による作用がＳＯＧ膜に集中し
て発生しない。その結果、５層構造絶縁膜４０は機械的
に非常に安定した構造をとることになる。なお、本実施
形態の構造でも金バンプ１７下の１層目メタル９ａ・９
ｂの間の距離が１００μｍ以上ある場合は、５層構造絶
縁膜４０の機械的強度は低下する傾向にある。
置では、機械的に脆いＳＯＧ膜が１層目メタル９ａ・９
ｂの間にしか残存しない。そのため、ＩＬＢ時の外力が
金バンプ１７を通して５層構造絶縁膜４０に伝達するこ
とになっても、この外力による作用がＳＯＧ膜に集中し
て発生しない。その結果、５層構造絶縁膜４０は機械的
に非常に安定した構造をとることになる。なお、本実施
形態の構造でも金バンプ１７下の１層目メタル９ａ・９
ｂの間の距離が１００μｍ以上ある場合は、５層構造絶
縁膜４０の機械的強度は低下する傾向にある。
【０１０８】ここで、上記１層目絶縁膜４０ａ、３層目
絶縁膜４０ｃ、および５層目各絶縁膜４０ｅとしては、
窒化シリコン膜あるいはシリコン酸化膜が挙げられ、さ
らに、このシリコン酸化膜としては、ＮＳＧやＰＳＧな
どが挙げられる。本実施の形態では、これら絶縁膜の中
でも、窒化シリコン膜を用いることが好ましい。これ
は、吸湿後の耐リーク性について考慮すると、窒化シリ
コン膜が特に良好な性質を示すためである。
絶縁膜４０ｃ、および５層目各絶縁膜４０ｅとしては、
窒化シリコン膜あるいはシリコン酸化膜が挙げられ、さ
らに、このシリコン酸化膜としては、ＮＳＧやＰＳＧな
どが挙げられる。本実施の形態では、これら絶縁膜の中
でも、窒化シリコン膜を用いることが好ましい。これ
は、吸湿後の耐リーク性について考慮すると、窒化シリ
コン膜が特に良好な性質を示すためである。
【０１０９】〔実施の形態５〕本発明の実施の他の形態
について、図１４に基づいて説明すれば、以下の通りで
ある。なお、説明の便宜上、実施の形態１ないし４で用
いた部材と同一の機能を有する部材には同一の部材番号
を付記し、その説明を省略する。
について、図１４に基づいて説明すれば、以下の通りで
ある。なお、説明の便宜上、実施の形態１ないし４で用
いた部材と同一の機能を有する部材には同一の部材番号
を付記し、その説明を省略する。
【０１１０】図１４に示すように、本実施形態では、前
記実施の形態４における５層構造の層間絶縁膜４０の構
造を簡略化したものであり、２層目メタル１４と１層目
メタル９ａ・９ｂとの間に３層構造の層間絶縁膜（以
下、３層構造絶縁膜とする）４１を形成した構成となっ
ている。なお、その他の構成については、実施の形態４
と全く同様である。
記実施の形態４における５層構造の層間絶縁膜４０の構
造を簡略化したものであり、２層目メタル１４と１層目
メタル９ａ・９ｂとの間に３層構造の層間絶縁膜（以
下、３層構造絶縁膜とする）４１を形成した構成となっ
ている。なお、その他の構成については、実施の形態４
と全く同様である。
【０１１１】本実施形態では、前記実施の形態４におい
て、図１２（ｂ）・（ｃ）に示すような４層目絶縁膜４
０ｄであるＳＯＧ膜の形成およびエッチングと、図１２
（ｄ）に示すような５層目絶縁膜４０ｅである窒化シリ
コン膜あるいはシリコン酸化膜の形成とを省略している
構成となっている。
て、図１２（ｂ）・（ｃ）に示すような４層目絶縁膜４
０ｄであるＳＯＧ膜の形成およびエッチングと、図１２
（ｄ）に示すような５層目絶縁膜４０ｅである窒化シリ
コン膜あるいはシリコン酸化膜の形成とを省略している
構成となっている。
【０１１２】具体的には、１層目絶縁膜４０ａは、窒化
シリコン膜あるいはシリコン酸化膜からなっている。２
層目絶縁膜４０ｂはＳＯＧ膜からなっており、１層目メ
タル９ａ・９ｂ上の１層目絶縁膜４０ａが露出するよう
に一部除去されている。３層目絶縁膜４０ｃは１層目絶
縁膜４０ａと同様に窒化シリコン膜あるいはシリコン酸
化膜からなっている。すなわち、上記３層構造絶縁膜４
１は、実施の形態４と同様に、窒化シリコン膜あるいは
シリコン酸化膜によりＳＯＧ膜が挟持された構造となっ
ている。
シリコン膜あるいはシリコン酸化膜からなっている。２
層目絶縁膜４０ｂはＳＯＧ膜からなっており、１層目メ
タル９ａ・９ｂ上の１層目絶縁膜４０ａが露出するよう
に一部除去されている。３層目絶縁膜４０ｃは１層目絶
縁膜４０ａと同様に窒化シリコン膜あるいはシリコン酸
化膜からなっている。すなわち、上記３層構造絶縁膜４
１は、実施の形態４と同様に、窒化シリコン膜あるいは
シリコン酸化膜によりＳＯＧ膜が挟持された構造となっ
ている。
【０１１３】上記構造では、実施の形態４のように、層
間絶縁膜が５層構造ではなく３層構造であることから、
層間絶縁膜の機械的安定性は若干劣るおそれがある。し
かしながら、４層目絶縁膜４０ｄの形成およびエッチン
グと、５層目絶縁膜４０ｅの形成とを省略することがで
きるため、製造工程を簡素化できるとともに、製造コス
トを低減することができる。
間絶縁膜が５層構造ではなく３層構造であることから、
層間絶縁膜の機械的安定性は若干劣るおそれがある。し
かしながら、４層目絶縁膜４０ｄの形成およびエッチン
グと、５層目絶縁膜４０ｅの形成とを省略することがで
きるため、製造工程を簡素化できるとともに、製造コス
トを低減することができる。
【０１１４】〔実施の形態６〕本発明の実施の他の形態
について、図１５に基づいて説明すれば、以下の通りで
ある。なお、説明の便宜上、実施の形態１ないし５で用
いた部材と同一の機能を有する部材には同一の部材番号
を付記し、その説明を省略する。
について、図１５に基づいて説明すれば、以下の通りで
ある。なお、説明の便宜上、実施の形態１ないし５で用
いた部材と同一の機能を有する部材には同一の部材番号
を付記し、その説明を省略する。
【０１１５】図１５に示すように、本実施形態では、前
記実施の形態１ないし５で説明した２層のメタル配線
（アクティブ素子のメタル配線およびパッドメタル）に
加えて、さらに、これら各メタル配線の間に、層間絶縁
膜を介して別のメタル配線が形成されている構成であ
る。
記実施の形態１ないし５で説明した２層のメタル配線
（アクティブ素子のメタル配線およびパッドメタル）に
加えて、さらに、これら各メタル配線の間に、層間絶縁
膜を介して別のメタル配線が形成されている構成であ
る。
【０１１６】具体的には、アクティブ素子のメタル配線
である１層目メタル９ａ・９ｂと、電極パッドのメタル
配線であるパッドメタル（３層目メタル１９）との間
に、さらに、メタル配線として２層目メタル１４ｂ・１
４ｃ・１４ｄが形成されている。そして、この２層目メ
タル配線１４ｂ・１４ｃ・１４ｄを挟持するようにして
５層構造絶縁膜４０・４０が形成されている。
である１層目メタル９ａ・９ｂと、電極パッドのメタル
配線であるパッドメタル（３層目メタル１９）との間
に、さらに、メタル配線として２層目メタル１４ｂ・１
４ｃ・１４ｄが形成されている。そして、この２層目メ
タル配線１４ｂ・１４ｃ・１４ｄを挟持するようにして
５層構造絶縁膜４０・４０が形成されている。
【０１１７】具体的には、１層目メタル９ａ・９ｂと２
層目メタル１４ｂ・１４ｃ・１４ｄとの間に、下部層間
絶縁膜４２として５層構造絶縁膜４０が形成されてい
る。１層目メタル９ｂと２層目メタル１４ｂとは下部構
造絶縁膜４２に形成されたコンタクトホールを介して接
触している。
層目メタル１４ｂ・１４ｃ・１４ｄとの間に、下部層間
絶縁膜４２として５層構造絶縁膜４０が形成されてい
る。１層目メタル９ｂと２層目メタル１４ｂとは下部構
造絶縁膜４２に形成されたコンタクトホールを介して接
触している。
【０１１８】また、２層目メタル１４ｂ・１４ｃ・１４
ｄと３層目メタル１９との間に、上部層間絶縁膜４３と
して５層構造絶縁膜４０が形成されている。２層目メタ
ル１４ｄと３層目メタル１９とは上部構造絶縁膜４３に
形成されたコンタクトホールを介して接触している。
ｄと３層目メタル１９との間に、上部層間絶縁膜４３と
して５層構造絶縁膜４０が形成されている。２層目メタ
ル１４ｄと３層目メタル１９とは上部構造絶縁膜４３に
形成されたコンタクトホールを介して接触している。
【０１１９】これら下部および上部層間絶縁膜４２・４
３の構成は、前記実施の形態４における５層構造絶縁膜
４０と同様であるため、その詳細な説明は省略するが、
下部および上部層間絶縁膜４２・４３の何れも、３層目
絶縁膜４０ｃと５層目絶縁膜４０ｅとの間に形成される
ＳＯＧ膜（４層目絶縁膜４０ｄ）は、エッチングにより
ほぼ完全に除去することが好ましい。これによって、１
層目メタル９ａ・９ｂの間のＳＯＧ膜に対して、外力に
よる作用がかかりにくくなる。
３の構成は、前記実施の形態４における５層構造絶縁膜
４０と同様であるため、その詳細な説明は省略するが、
下部および上部層間絶縁膜４２・４３の何れも、３層目
絶縁膜４０ｃと５層目絶縁膜４０ｅとの間に形成される
ＳＯＧ膜（４層目絶縁膜４０ｄ）は、エッチングにより
ほぼ完全に除去することが好ましい。これによって、１
層目メタル９ａ・９ｂの間のＳＯＧ膜に対して、外力に
よる作用がかかりにくくなる。
【０１２０】〔実施の形態７〕本発明の実施の他の形態
について、図１６ないし図１８に基づいて説明すれば、
以下の通りである。なお、説明の便宜上、実施の形態１
ないし６で用いた部材と同一の機能を有する部材には同
一の部材番号を付記し、その説明を省略する。
について、図１６ないし図１８に基づいて説明すれば、
以下の通りである。なお、説明の便宜上、実施の形態１
ないし６で用いた部材と同一の機能を有する部材には同
一の部材番号を付記し、その説明を省略する。
【０１２１】図１６、図１７、および図１８に示すよう
に、本実施形態では、メタル配線が３層構造となってお
り、１層目メタル９ａ・９ｂと２層目メタル１４ｂ・１
４ｃ・１４ｄとの間に下部層間絶縁膜４２が形成され、
２層目メタル１４ｂ・１４ｃ・１４ｄと３層目メタル１
９との間に上部層間絶縁膜４３が形成されている点は前
記実施の形態６と同様である。しかしながら、本実施形
態では、これら下部および上部層間絶縁膜４２・４３の
少なくとも一方が、前記実施の形態５で示したような３
層構造絶縁膜４１となっている。
に、本実施形態では、メタル配線が３層構造となってお
り、１層目メタル９ａ・９ｂと２層目メタル１４ｂ・１
４ｃ・１４ｄとの間に下部層間絶縁膜４２が形成され、
２層目メタル１４ｂ・１４ｃ・１４ｄと３層目メタル１
９との間に上部層間絶縁膜４３が形成されている点は前
記実施の形態６と同様である。しかしながら、本実施形
態では、これら下部および上部層間絶縁膜４２・４３の
少なくとも一方が、前記実施の形態５で示したような３
層構造絶縁膜４１となっている。
【０１２２】具体的には、本実施形態における層間絶縁
膜は、図１６に示すような、下部層間絶縁膜４２が５層
構造絶縁膜４０であり上部層間絶縁膜４３が３層構造絶
縁膜４１である構造、図１７に示すような、下部層間絶
縁膜４２が３層構造絶縁膜４１であり上部層間絶縁膜４
３が５層構造絶縁膜４０である構造、および図１８に示
すような、下部層間絶縁膜４２および上部層間絶縁膜４
３がともに３層構造絶縁膜４１である構造となってい
る。
膜は、図１６に示すような、下部層間絶縁膜４２が５層
構造絶縁膜４０であり上部層間絶縁膜４３が３層構造絶
縁膜４１である構造、図１７に示すような、下部層間絶
縁膜４２が３層構造絶縁膜４１であり上部層間絶縁膜４
３が５層構造絶縁膜４０である構造、および図１８に示
すような、下部層間絶縁膜４２および上部層間絶縁膜４
３がともに３層構造絶縁膜４１である構造となってい
る。
【０１２３】上記のように、下部および上部層間絶縁膜
４２・４３の少なくとも一方、好ましくは両方を３層構
造絶縁膜４１とすれば、製造工程の簡素化と製造コスト
の低減を図ることが可能となる。また、このとき、下部
または上部層間絶縁膜４２・４３の一方が５層構造絶縁
膜４０であれば、３層目絶縁膜４０ｃと５層目絶縁膜４
０ｅとの間に形成されるＳＯＧ膜（４層目絶縁膜４０
ｄ）は、エッチングによりほぼ完全に除去することが好
ましい。これによって、１層目メタル９ａ・９ｂの間の
ＳＯＧ膜に対して、外力による作用がかかりにくくな
る。
４２・４３の少なくとも一方、好ましくは両方を３層構
造絶縁膜４１とすれば、製造工程の簡素化と製造コスト
の低減を図ることが可能となる。また、このとき、下部
または上部層間絶縁膜４２・４３の一方が５層構造絶縁
膜４０であれば、３層目絶縁膜４０ｃと５層目絶縁膜４
０ｅとの間に形成されるＳＯＧ膜（４層目絶縁膜４０
ｄ）は、エッチングによりほぼ完全に除去することが好
ましい。これによって、１層目メタル９ａ・９ｂの間の
ＳＯＧ膜に対して、外力による作用がかかりにくくな
る。
【０１２４】なお、前記実施の形態６および本実施形態
では、メタル配線が３層となっているが、３層を超える
多層構造となっていてもよい。また、その場合、各メタ
ル配線間に形成される層間絶縁膜は、より確実な安定性
を求める場合には、５層構造の層間絶縁膜とすることが
好ましく、製造工程の簡素化および製造コストの低減を
求める場合には、各メタル配線間に形成される層間絶縁
膜の少なくとも１つを３層構造の層間絶縁膜とすればよ
い。もちろん、この場合、２つ以上の層間絶縁膜を３層
構造としてもよいし、全ての層間絶縁膜を３層構造とし
てもよい。
では、メタル配線が３層となっているが、３層を超える
多層構造となっていてもよい。また、その場合、各メタ
ル配線間に形成される層間絶縁膜は、より確実な安定性
を求める場合には、５層構造の層間絶縁膜とすることが
好ましく、製造工程の簡素化および製造コストの低減を
求める場合には、各メタル配線間に形成される層間絶縁
膜の少なくとも１つを３層構造の層間絶縁膜とすればよ
い。もちろん、この場合、２つ以上の層間絶縁膜を３層
構造としてもよいし、全ての層間絶縁膜を３層構造とし
てもよい。
【０１２５】
【発明の効果】請求項１の発明に係る半導体装置は、以
上のように、層間絶縁膜と上記バリアメタル層との間
に、上記バリアメタル層と密着性の高い絶縁膜が設けら
れている構成である。
上のように、層間絶縁膜と上記バリアメタル層との間
に、上記バリアメタル層と密着性の高い絶縁膜が設けら
れている構成である。
【０１２６】それゆえ、バリアメタル層、絶縁膜、層間
絶縁膜の３層の密着性が確実に増し、たとえば、電極パ
ッドにおけるボンディング時に外力が加わった場合で
も、バリアメタル層がその下層から剥がれにくくなる。
したがって、上記構成によれば、バリアメタル層の剥離
に起因して断線不良が発生することを防止することがで
きる。その結果、アクティブ素子上に電極パッドを形成
するエリアパッド構造の半導体装置を安定して量産する
ことができると共に、安価で品質、信頼性の高い半導体
装置を供給することができるという効果を奏する。ま
た、バリアメタル層の剥離が抑制されるので、エリアパ
ッド構造の半導体装置の歩留りを確実に向上させること
ができるという効果を併せて奏する。
絶縁膜の３層の密着性が確実に増し、たとえば、電極パ
ッドにおけるボンディング時に外力が加わった場合で
も、バリアメタル層がその下層から剥がれにくくなる。
したがって、上記構成によれば、バリアメタル層の剥離
に起因して断線不良が発生することを防止することがで
きる。その結果、アクティブ素子上に電極パッドを形成
するエリアパッド構造の半導体装置を安定して量産する
ことができると共に、安価で品質、信頼性の高い半導体
装置を供給することができるという効果を奏する。ま
た、バリアメタル層の剥離が抑制されるので、エリアパ
ッド構造の半導体装置の歩留りを確実に向上させること
ができるという効果を併せて奏する。
【０１２７】請求項２の発明に係る半導体装置は、以上
のように、請求項１の構成において、上記絶縁膜が、窒
化シリコン膜である構成である。
のように、請求項１の構成において、上記絶縁膜が、窒
化シリコン膜である構成である。
【０１２８】それゆえ、請求項１の構成による効果に加
えて、窒化シリコン膜からなる絶縁膜がバリアメタル層
に密着すると、窒化シリコン膜は酸素を含まないので、
バリアメタル層の酸化がかなり抑制される。したがっ
て、バリアメタル層と絶縁膜とをより確実に密着させる
ことができるという効果を奏する。また、窒化シリコン
膜は、水分を通しにくい緻密な硬い膜であるため、絶縁
膜下部のアクティブ素子のリーク不良をも防止すること
ができるという効果を併せて奏する。
えて、窒化シリコン膜からなる絶縁膜がバリアメタル層
に密着すると、窒化シリコン膜は酸素を含まないので、
バリアメタル層の酸化がかなり抑制される。したがっ
て、バリアメタル層と絶縁膜とをより確実に密着させる
ことができるという効果を奏する。また、窒化シリコン
膜は、水分を通しにくい緻密な硬い膜であるため、絶縁
膜下部のアクティブ素子のリーク不良をも防止すること
ができるという効果を併せて奏する。
【０１２９】請求項３の発明に係る半導体装置は、以上
のように、請求項１または２の構成において、上記絶縁
膜が、上記層間絶縁膜から発生するガスを通過させるス
リットを有している構成である。
のように、請求項１または２の構成において、上記絶縁
膜が、上記層間絶縁膜から発生するガスを通過させるス
リットを有している構成である。
【０１３０】それゆえ、請求項１または２の構成による
効果に加えて、半導体装置の作製時の加熱によって層間
絶縁膜から発生する水蒸気等のガスが、絶縁膜に設けら
れたスリットを介して外部に放出される。したがって、
上記ガスの圧力によって層間絶縁膜に変形、クラック、
膨れ、割れ等が生じるのを回避でき、高品質の半導体装
置を得ることができるという効果を奏する。
効果に加えて、半導体装置の作製時の加熱によって層間
絶縁膜から発生する水蒸気等のガスが、絶縁膜に設けら
れたスリットを介して外部に放出される。したがって、
上記ガスの圧力によって層間絶縁膜に変形、クラック、
膨れ、割れ等が生じるのを回避でき、高品質の半導体装
置を得ることができるという効果を奏する。
【０１３１】請求項４の発明に係る半導体装置は、以上
のように、請求項１、２または３の構成において、上記
層間絶縁膜が、窒化シリコン膜、ＳＯＧ、シリコン酸化
膜をこの順で積層した３層構造の絶縁膜である構成であ
る。
のように、請求項１、２または３の構成において、上記
層間絶縁膜が、窒化シリコン膜、ＳＯＧ、シリコン酸化
膜をこの順で積層した３層構造の絶縁膜である構成であ
る。
【０１３２】それゆえ、請求項１、２または３の構成に
よる効果に加えて、層間絶縁膜の下部に形成された段差
をこのＳＯＧで補償することができるという効果を奏す
る。また、半導体装置作製時の加熱によってＳＯＧから
発生する水蒸気等のガスは、窒化シリコン膜で遮られる
一方、シリコン酸化膜を透過して逃げるので、水蒸気等
のガス圧で層間絶縁膜が膨れたり、割れたりするのを防
止することができるという効果を併せて奏する。
よる効果に加えて、層間絶縁膜の下部に形成された段差
をこのＳＯＧで補償することができるという効果を奏す
る。また、半導体装置作製時の加熱によってＳＯＧから
発生する水蒸気等のガスは、窒化シリコン膜で遮られる
一方、シリコン酸化膜を透過して逃げるので、水蒸気等
のガス圧で層間絶縁膜が膨れたり、割れたりするのを防
止することができるという効果を併せて奏する。
【０１３３】請求項５の発明に係る半導体装置は、以上
のように、請求項１、２または３の構成において、上記
層間絶縁膜が、ＴＥＯＳ、ＳＯＧ、ＴＥＯＳをこの順で
積層した３層構造の絶縁膜である構成である。
のように、請求項１、２または３の構成において、上記
層間絶縁膜が、ＴＥＯＳ、ＳＯＧ、ＴＥＯＳをこの順で
積層した３層構造の絶縁膜である構成である。
【０１３４】それゆえ、請求項１、２または３の構成に
よる効果に加えて、層間絶縁膜の下部に形成された段差
をこのＳＯＧで補償することができるという効果を奏す
る。また、半導体装置作製時の加熱によってＳＯＧから
発生する水蒸気等のガスは、ＳＯＧを挟持しているＴＥ
ＯＳを透過して逃げるので、水蒸気等のガス圧で層間絶
縁膜が膨れたり、割れたりするのを防止することができ
るという効果を併せて奏する。
よる効果に加えて、層間絶縁膜の下部に形成された段差
をこのＳＯＧで補償することができるという効果を奏す
る。また、半導体装置作製時の加熱によってＳＯＧから
発生する水蒸気等のガスは、ＳＯＧを挟持しているＴＥ
ＯＳを透過して逃げるので、水蒸気等のガス圧で層間絶
縁膜が膨れたり、割れたりするのを防止することができ
るという効果を併せて奏する。
【０１３５】請求項６の発明に係る半導体装置は、以上
のように、層間絶縁膜は、上記メタル配線の段差を補償
する段差補償膜を少なくとも有し、上記段差補償膜は、
パッドメタル下部においてのみ除去されている構成であ
る。
のように、層間絶縁膜は、上記メタル配線の段差を補償
する段差補償膜を少なくとも有し、上記段差補償膜は、
パッドメタル下部においてのみ除去されている構成であ
る。
【０１３６】それゆえ、メタル配線の段差は補償されな
いが、パッドメタル下部における段差補償膜の破壊が起
こることがない。したがって、段差補償膜の破壊に起因
したバリアメタル層の下層からの剥離を防止することが
できるという効果を奏する。また、これにより、アクテ
ィブ素子上に電極パッドを形成するエリアパッド構造の
半導体装置を安定して量産することができると共に、安
価で良質、信頼性の高い半導体装置を供給することがで
きるという効果を奏する。また、バリアメタル層の剥離
が抑制されるので、エリアパッド構造の半導体装置の歩
留りを確実に向上させることができるという効果を併せ
て奏する。
いが、パッドメタル下部における段差補償膜の破壊が起
こることがない。したがって、段差補償膜の破壊に起因
したバリアメタル層の下層からの剥離を防止することが
できるという効果を奏する。また、これにより、アクテ
ィブ素子上に電極パッドを形成するエリアパッド構造の
半導体装置を安定して量産することができると共に、安
価で良質、信頼性の高い半導体装置を供給することがで
きるという効果を奏する。また、バリアメタル層の剥離
が抑制されるので、エリアパッド構造の半導体装置の歩
留りを確実に向上させることができるという効果を併せ
て奏する。
【０１３７】請求項７の発明に係る半導体装置は、以上
のように、層間絶縁膜は、メタル配線の段差を補償する
段差補償膜を少なくとも有し、上記段差補償膜は、上記
メタル配線の段差を補償することができる最小限の厚さ
で設けられている構成である。
のように、層間絶縁膜は、メタル配線の段差を補償する
段差補償膜を少なくとも有し、上記段差補償膜は、上記
メタル配線の段差を補償することができる最小限の厚さ
で設けられている構成である。
【０１３８】それゆえ、メタル配線の段差を補償するこ
とができることに加えて、本来は衝撃等によって破壊さ
れやすい段差補償膜の破壊の程度を軽減することができ
る。つまり、パッドメタル下層部の破壊防止と段差補償
とを同時に達成することができる。したがって、上記構
成によれば、アクティブ素子上に電極パッドを形成する
エリアパッド構造の半導体装置を安定して量産すること
ができると共に、安価で品質、信頼性の高い半導体装置
を供給することができるという効果を奏する。また、バ
リアメタル層の剥離が抑制されるので、エリアパッド構
造の半導体装置の歩留りを確実に向上させることができ
るという効果を併せて奏する。
とができることに加えて、本来は衝撃等によって破壊さ
れやすい段差補償膜の破壊の程度を軽減することができ
る。つまり、パッドメタル下層部の破壊防止と段差補償
とを同時に達成することができる。したがって、上記構
成によれば、アクティブ素子上に電極パッドを形成する
エリアパッド構造の半導体装置を安定して量産すること
ができると共に、安価で品質、信頼性の高い半導体装置
を供給することができるという効果を奏する。また、バ
リアメタル層の剥離が抑制されるので、エリアパッド構
造の半導体装置の歩留りを確実に向上させることができ
るという効果を併せて奏する。
【０１３９】請求項８の発明に係る半導体装置は、以上
のように、請求項１ないし７の何れか１項の構成に加え
て、パッドメタル上に、当該パッドメタルの大部分を覆
うようにしてパッシベーション膜が設けられている構成
である。
のように、請求項１ないし７の何れか１項の構成に加え
て、パッドメタル上に、当該パッドメタルの大部分を覆
うようにしてパッシベーション膜が設けられている構成
である。
【０１４０】それゆえ、請求項１ないし７の何れかの構
成による効果に加えて、本来パッドのエッジ部分しかオ
ーバーラップしていないパッシベーション膜を、パッド
メタルの面積の大部分を覆い、ボンディング時またはボ
ンディング後の衝撃や応力等によって、パッドメタルの
下層部にストレスが加わり、バリアメタル層がその下層
から剥離しようとしても、バリアメタル層が上記パッシ
ベーション膜で受けとめられ、剥離しにくくなる。した
がって、上記構成によれば、バリアメタル層の下層から
の剥離を確実に低減することができるという効果を奏す
る。
成による効果に加えて、本来パッドのエッジ部分しかオ
ーバーラップしていないパッシベーション膜を、パッド
メタルの面積の大部分を覆い、ボンディング時またはボ
ンディング後の衝撃や応力等によって、パッドメタルの
下層部にストレスが加わり、バリアメタル層がその下層
から剥離しようとしても、バリアメタル層が上記パッシ
ベーション膜で受けとめられ、剥離しにくくなる。した
がって、上記構成によれば、バリアメタル層の下層から
の剥離を確実に低減することができるという効果を奏す
る。
【０１４１】請求項９の発明に係る半導体装置は、以上
のように、層間絶縁膜は５層構造となっているととも
に、１層目、３層目、および５層目の絶縁膜が窒化シリ
コン膜またはシリコン酸化膜からなっており、かつ、２
層目および４層目の絶縁膜がＳＯＧからなっている構成
である。
のように、層間絶縁膜は５層構造となっているととも
に、１層目、３層目、および５層目の絶縁膜が窒化シリ
コン膜またはシリコン酸化膜からなっており、かつ、２
層目および４層目の絶縁膜がＳＯＧからなっている構成
である。
【０１４２】それゆえ、上記構成によれば、機械的に脆
いＳＯＧ膜が１層目メタルの間にしか残存しない。その
ため、ボンディング時の外力による作用がＳＯＧ膜に集
中して発生しないとともに、構造的にも安定となってい
る。その結果、バリアメタル層がその下層から剥がれに
くくなるため、構造的に安定で、安価で良質、かつ信頼
性の高いエリアパッド構造の半導体装置を安定して量産
することができるという効果を奏する。
いＳＯＧ膜が１層目メタルの間にしか残存しない。その
ため、ボンディング時の外力による作用がＳＯＧ膜に集
中して発生しないとともに、構造的にも安定となってい
る。その結果、バリアメタル層がその下層から剥がれに
くくなるため、構造的に安定で、安価で良質、かつ信頼
性の高いエリアパッド構造の半導体装置を安定して量産
することができるという効果を奏する。
【０１４３】請求項１０の発明に係る半導体装置は、以
上のように、層間絶縁膜は３層構造となっているととも
に、１層目および３層目の絶縁膜が窒化シリコン膜また
はシリコン酸化膜からなっており、かつ、２層目の絶縁
膜がＳＯＧからなっている構成である。
上のように、層間絶縁膜は３層構造となっているととも
に、１層目および３層目の絶縁膜が窒化シリコン膜また
はシリコン酸化膜からなっており、かつ、２層目の絶縁
膜がＳＯＧからなっている構成である。
【０１４４】それゆえ、上記構成によれば、層間絶縁膜
を安定した構造とすることができるとともに、製造工程
の簡素化および製造コストの低減を図ることができると
いう効果を奏する。
を安定した構造とすることができるとともに、製造工程
の簡素化および製造コストの低減を図ることができると
いう効果を奏する。
【０１４５】請求項１１の発明に係る半導体装置は、以
上のように、下部層間絶縁膜および上部層間絶縁膜は、
５層構造となっているとともに、１層目、３層目および
５層目の絶縁膜が窒化シリコン膜またはシリコン酸化膜
からなっており、かつ、２層目および４層目の絶縁膜が
ＳＯＧからなっている構成である。
上のように、下部層間絶縁膜および上部層間絶縁膜は、
５層構造となっているとともに、１層目、３層目および
５層目の絶縁膜が窒化シリコン膜またはシリコン酸化膜
からなっており、かつ、２層目および４層目の絶縁膜が
ＳＯＧからなっている構成である。
【０１４６】それゆえ、上記構成によれば、メタル配線
が２層を超えて多層構造化しても、ボンディング時の外
力が層間絶縁膜へ作用することが抑制され、層間絶縁膜
をより安定した構造とすることができるという効果を奏
する。
が２層を超えて多層構造化しても、ボンディング時の外
力が層間絶縁膜へ作用することが抑制され、層間絶縁膜
をより安定した構造とすることができるという効果を奏
する。
【０１４７】請求項１２の発明に係る半導体装置は、以
上のように、下部層間絶縁膜および上部層間絶縁膜は３
層構造となっているとともに、１層目および３層目の絶
縁膜が窒化シリコン膜またはシリコン酸化膜からなって
おり、かつ、２層目の絶縁膜がＳＯＧからなっている構
成である。
上のように、下部層間絶縁膜および上部層間絶縁膜は３
層構造となっているとともに、１層目および３層目の絶
縁膜が窒化シリコン膜またはシリコン酸化膜からなって
おり、かつ、２層目の絶縁膜がＳＯＧからなっている構
成である。
【０１４８】また、請求項１３の発明に係る半導体装置
は、以上のように、請求項１１の構成に加えて、上記下
部層間絶縁膜および上部層間絶縁膜の少なくとも一方
は、３層構造の上に、さらにＳＯＧからなる４層目の絶
縁膜と窒化シリコン膜またはシリコン酸化膜からなる５
層目の絶縁膜とを形成した５層構造となっている構成で
ある。
は、以上のように、請求項１１の構成に加えて、上記下
部層間絶縁膜および上部層間絶縁膜の少なくとも一方
は、３層構造の上に、さらにＳＯＧからなる４層目の絶
縁膜と窒化シリコン膜またはシリコン酸化膜からなる５
層目の絶縁膜とを形成した５層構造となっている構成で
ある。
【０１４９】それゆえ、上記の構成によれば、メタル配
線が２層を超えて多層構造化しても、層間絶縁膜をより
安定した構造とすることができるとともに、層間絶縁膜
が３層構造となっているために、５層構造の層間絶縁膜
と比べて製造工程の簡素化と製造コストの低減を図るこ
とができるという効果を奏する。
線が２層を超えて多層構造化しても、層間絶縁膜をより
安定した構造とすることができるとともに、層間絶縁膜
が３層構造となっているために、５層構造の層間絶縁膜
と比べて製造工程の簡素化と製造コストの低減を図るこ
とができるという効果を奏する。
【０１５０】請求項１４の発明に係る半導体装置は、以
上のように、請求項８、１０または１２の構成に加え
て、上記４層目の絶縁膜であるＳＯＧは、エッチングに
よりほぼ除去されている構成である。
上のように、請求項８、１０または１２の構成に加え
て、上記４層目の絶縁膜であるＳＯＧは、エッチングに
よりほぼ除去されている構成である。
【０１５１】それゆえ、上記の構成によれば、外力によ
る作用が集中して発生するＳＯＧ膜は、ほぼ２層目にし
か形成されていないことになる。そのため、層間絶縁膜
の構造をより安定したものとすることができるという効
果を奏する。
る作用が集中して発生するＳＯＧ膜は、ほぼ２層目にし
か形成されていないことになる。そのため、層間絶縁膜
の構造をより安定したものとすることができるという効
果を奏する。
【０１５２】請求項１５の発明に係る半導体装置は、以
上のように、半導体基板に設けられているアクティブ素
子と、該アクティブ素子の上方に層状に設けられている
複数のメタル配線と、上記メタル配線の間にそれぞれ形
成されている層間絶縁膜とを備えており、上記層間絶縁
膜は、窒化シリコン膜またはシリコン酸化膜からなる絶
縁膜に、ＳＯＧからなる絶縁膜が挟持された構造を少な
くとも有する多層構造となっている構成である。
上のように、半導体基板に設けられているアクティブ素
子と、該アクティブ素子の上方に層状に設けられている
複数のメタル配線と、上記メタル配線の間にそれぞれ形
成されている層間絶縁膜とを備えており、上記層間絶縁
膜は、窒化シリコン膜またはシリコン酸化膜からなる絶
縁膜に、ＳＯＧからなる絶縁膜が挟持された構造を少な
くとも有する多層構造となっている構成である。
【０１５３】それゆえ、上記の構成によれば、機械的に
脆いＳＯＧ膜がメタル配線同士の間にしか残存しないこ
とになる。そのため、ボンディング時の外力がバンプを
通して層間絶縁膜に伝達することになっても、この外力
による作用がＳＯＧ膜に集中して発生しないため、層間
絶縁膜の構造をより安定化することができるという効果
を奏する。
脆いＳＯＧ膜がメタル配線同士の間にしか残存しないこ
とになる。そのため、ボンディング時の外力がバンプを
通して層間絶縁膜に伝達することになっても、この外力
による作用がＳＯＧ膜に集中して発生しないため、層間
絶縁膜の構造をより安定化することができるという効果
を奏する。
【図１】本発明の実施の一形態の半導体装置の構成を示
す断面図である。
す断面図である。
【図２】バリアメタルに対して密着性の高い絶縁膜が、
層間絶縁膜から発生するガスの通過孔となるスリットを
有して層間絶縁膜上に形成された構造の半導体装置にお
ける電極パッド下部の平面図である。
層間絶縁膜から発生するガスの通過孔となるスリットを
有して層間絶縁膜上に形成された構造の半導体装置にお
ける電極パッド下部の平面図である。
【図３】上記絶縁膜にスリットが形成されていない構造
の半導体装置における電極パッド下部の平面図である。
の半導体装置における電極パッド下部の平面図である。
【図４】（ａ）ないし（ｆ）は、上記半導体装置の製造
工程を示す断面図である。
工程を示す断面図である。
【図５】本発明の他の実施の形態における半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図６】半導体装置の他の構成を示す断面図である。
【図７】半導体装置のさらに他の構成を示す断面図であ
る。
る。
【図８】本発明のさらに他の実施の形態における半導体
装置の構成を示す断面図である。
装置の構成を示す断面図である。
【図９】上記半導体装置の電極パッド下部の平面図であ
る。
る。
【図１０】本発明のさらに他の実施の形態における半導
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
【図１１】（ａ）ないし（ｄ）は、図１０の半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図１２】（ａ）ないし（ｄ）は、図１１の続きとなる
図１０の半導体装置の製造工程を示す断面図である。
図１０の半導体装置の製造工程を示す断面図である。
【図１３】（ａ）ないし（ｃ）は、図１２の続きとなる
図１０の半導体装置の製造工程を示す断面図である。
図１０の半導体装置の製造工程を示す断面図である。
【図１４】本発明のさらに他の実施の形態における半導
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
【図１５】本発明のさらに他の実施の形態における半導
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
【図１６】図１５の半導体装置の他の例を示す断面図で
ある。
ある。
【図１７】図１５の半導体装置のさらに他の例を示す断
面図である。
面図である。
【図１８】図１５の半導体装置のさらに他の例を示す断
面図である。
面図である。
【図１９】アクティブ素子以外の部分に電極パッドが形
成された従来の半導体装置の構成を示す断面図である。
成された従来の半導体装置の構成を示す断面図である。
【図２０】アクティブ素子上に電極パッドが形成された
従来の半導体装置の構成を示す断面図である。
従来の半導体装置の構成を示す断面図である。
【図２１】（ａ）ないし（ｄ）は、上記半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図２２】上記半導体装置の電極パッド下部の平面図で
ある。
ある。
【図２３】層間絶縁膜が破壊された状態、およびバリア
メタルが層間絶縁膜から剥離した状態を示す断面図であ
る。
メタルが層間絶縁膜から剥離した状態を示す断面図であ
る。
１ シリコン基板（半導体基板）
９ａ １層目メタル（メタル配線）
９ｂ １層目メタル（メタル配線）
１０ 層間絶縁膜
１０ａ 第１層間絶縁膜
１０ｂ 第２層間絶縁膜
１０ｃ 第３層間絶縁膜
１１ 絶縁膜
１３ バリアメタル（バリアメタル層）
１４ ２層目メタル（パッドメタル）
１４ａ ２層目メタル
１４ｂ ２層目メタル
１４ｃ ２層目メタル
１５ パッシベーション膜
１５ａ パッシベーション膜
１５ｂ パッシベーション膜
１９ パッドメタル（３層目メタル）
２０ アクティブ素子
３０ 電極パッド
４０ 層間絶縁膜（５層構造絶縁膜）
４０ａ １層目絶縁膜
４０ｂ ２層目絶縁膜
４０ｃ ３層目絶縁膜
４０ｄ ４層目絶縁膜
４０ｅ ５層目絶縁膜
４１ 層間絶縁膜（３層構造絶縁膜）
４２ 下部層間絶縁膜
４３ 上部層間絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年２月１３日（２００３．２．１
３）
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】削除
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】削除
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】削除
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】削除
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】削除
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】削除
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】削除
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】削除
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】削除
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】削除
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】削除
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】削除
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】削除
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】削除
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、上記の課題を解決するために、半導体基板
上にアクティブ素子が設けられ、当該アクティブ素子上
に下部層間絶縁膜を介してメタル配線が設けられ、当該
メタル配線上に上部層間絶縁膜を介して電極パッドのパ
ッドメタルが設けられている半導体装置において、上記
下部層間絶縁膜および上部層間絶縁膜は、５層構造とな
っているとともに、１層目、３層目および５層目の絶縁
膜が窒化シリコン膜またはシリコン酸化膜からなってお
り、かつ、２層目および４層目の絶縁膜がＳＯＧからな
っていることを特徴としている。
導体装置は、上記の課題を解決するために、半導体基板
上にアクティブ素子が設けられ、当該アクティブ素子上
に下部層間絶縁膜を介してメタル配線が設けられ、当該
メタル配線上に上部層間絶縁膜を介して電極パッドのパ
ッドメタルが設けられている半導体装置において、上記
下部層間絶縁膜および上部層間絶縁膜は、５層構造とな
っているとともに、１層目、３層目および５層目の絶縁
膜が窒化シリコン膜またはシリコン酸化膜からなってお
り、かつ、２層目および４層目の絶縁膜がＳＯＧからな
っていることを特徴としている。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】請求項２の発明に係る半導体装置は、上記
の課題を解決するために、半導体基板上にアクティブ素
子が設けられ、当該アクティブ素子上に下部層間絶縁膜
を介してメタル配線が設けられ、当該メタル配線上に上
部層間絶縁膜を介して電極パッドのパッドメタルが設け
られている半導体装置において、上記下部層間絶縁膜お
よび上部層間絶縁膜は３層構造となっているとともに、
１層目および３層目の絶縁膜が窒化シリコン膜またはシ
リコン酸化膜からなっており、かつ、２層目の絶縁膜が
ＳＯＧからなっていることを特徴としている。
の課題を解決するために、半導体基板上にアクティブ素
子が設けられ、当該アクティブ素子上に下部層間絶縁膜
を介してメタル配線が設けられ、当該メタル配線上に上
部層間絶縁膜を介して電極パッドのパッドメタルが設け
られている半導体装置において、上記下部層間絶縁膜お
よび上部層間絶縁膜は３層構造となっているとともに、
１層目および３層目の絶縁膜が窒化シリコン膜またはシ
リコン酸化膜からなっており、かつ、２層目の絶縁膜が
ＳＯＧからなっていることを特徴としている。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】また、請求項３の発明に係る半導体装置
は、上記の課題を解決するために、請求項１の構成に加
えて、上記下部層間絶縁膜および上部層間絶縁膜の少な
くとも一方は、３層構造の上に、さらにＳＯＧからなる
４層目の絶縁膜と窒化シリコン膜またはシリコン酸化膜
からなる５層目の絶縁膜とを形成した５層構造となって
いることを特徴としている。
は、上記の課題を解決するために、請求項１の構成に加
えて、上記下部層間絶縁膜および上部層間絶縁膜の少な
くとも一方は、３層構造の上に、さらにＳＯＧからなる
４層目の絶縁膜と窒化シリコン膜またはシリコン酸化膜
からなる５層目の絶縁膜とを形成した５層構造となって
いることを特徴としている。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正内容】
【００５３】また、請求項４の発明に係る半導体装置
は、上記の課題を解決するために、請求項２の構成に加
えて、上記４層目の絶縁膜であるＳＯＧは、エッチング
によりほぼ除去されていることを特徴としている。
は、上記の課題を解決するために、請求項２の構成に加
えて、上記４層目の絶縁膜であるＳＯＧは、エッチング
によりほぼ除去されていることを特徴としている。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正内容】
【００５５】また、請求項５の発明に係る半導体装置
は、上記の課題を解決するために、半導体基板に設けら
れているアクティブ素子と、該アクティブ素子の上方に
層状に設けられている複数のメタル配線とを有し、該メ
タル配線上に上部層間絶縁膜を介して電極パッドのパッ
ドメタルが設けられている半導体装置において、上記メ
タル配線の間にそれぞれ形成されている層間絶縁膜を備
えており、上記層間絶縁膜は、窒化シリコン膜またはシ
リコン酸化膜からなる絶縁膜に、ＳＯＧからなる絶縁膜
が挟持された構造を少なくとも有する多層構造となって
いることを特徴としている。
は、上記の課題を解決するために、半導体基板に設けら
れているアクティブ素子と、該アクティブ素子の上方に
層状に設けられている複数のメタル配線とを有し、該メ
タル配線上に上部層間絶縁膜を介して電極パッドのパッ
ドメタルが設けられている半導体装置において、上記メ
タル配線の間にそれぞれ形成されている層間絶縁膜を備
えており、上記層間絶縁膜は、窒化シリコン膜またはシ
リコン酸化膜からなる絶縁膜に、ＳＯＧからなる絶縁膜
が挟持された構造を少なくとも有する多層構造となって
いることを特徴としている。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】削除
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】削除
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】削除
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０１２８
【補正方法】削除
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】削除
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】削除
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】削除
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】削除
【手続補正４２】
【補正対象書類名】明細書
【補正対象項目名】０１３３
【補正方法】削除
【手続補正４３】
【補正対象書類名】明細書
【補正対象項目名】０１３４
【補正方法】削除
【手続補正４４】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】削除
【手続補正４５】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】削除
【手続補正４６】
【補正対象書類名】明細書
【補正対象項目名】０１３７
【補正方法】削除
【手続補正４７】
【補正対象書類名】明細書
【補正対象項目名】０１３８
【補正方法】削除
【手続補正４８】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】削除
【手続補正４９】
【補正対象書類名】明細書
【補正対象項目名】０１４０
【補正方法】削除
【手続補正５０】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】削除
【手続補正５１】
【補正対象書類名】明細書
【補正対象項目名】０１４２
【補正方法】削除
【手続補正５２】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】削除
【手続補正５３】
【補正対象書類名】明細書
【補正対象項目名】０１４４
【補正方法】削除
【手続補正５４】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正内容】
【０１４５】
【発明の効果】請求項１の発明に係る半導体装置は、以
上のように、下部層間絶縁膜および上部層間絶縁膜は、
５層構造となっているとともに、１層目、３層目および
５層目の絶縁膜が窒化シリコン膜またはシリコン酸化膜
からなっており、かつ、２層目および４層目の絶縁膜が
ＳＯＧからなっている構成である。
上のように、下部層間絶縁膜および上部層間絶縁膜は、
５層構造となっているとともに、１層目、３層目および
５層目の絶縁膜が窒化シリコン膜またはシリコン酸化膜
からなっており、かつ、２層目および４層目の絶縁膜が
ＳＯＧからなっている構成である。
【手続補正５５】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】変更
【補正内容】
【０１４７】請求項２の発明に係る半導体装置は、以上
のように、下部層間絶縁膜および上部層間絶縁膜は３層
構造となっているとともに、１層目および３層目の絶縁
膜が窒化シリコン膜またはシリコン酸化膜からなってお
り、かつ、２層目の絶縁膜がＳＯＧからなっている構成
である。
のように、下部層間絶縁膜および上部層間絶縁膜は３層
構造となっているとともに、１層目および３層目の絶縁
膜が窒化シリコン膜またはシリコン酸化膜からなってお
り、かつ、２層目の絶縁膜がＳＯＧからなっている構成
である。
【手続補正５６】
【補正対象書類名】明細書
【補正対象項目名】０１４８
【補正方法】変更
【補正内容】
【０１４８】また、請求項３の発明に係る半導体装置
は、以上のように、請求項１の構成に加えて、上記下部
層間絶縁膜および上部層間絶縁膜の少なくとも一方は、
３層構造の上に、さらにＳＯＧからなる４層目の絶縁膜
と窒化シリコン膜またはシリコン酸化膜からなる５層目
の絶縁膜とを形成した５層構造となっている構成であ
る。
は、以上のように、請求項１の構成に加えて、上記下部
層間絶縁膜および上部層間絶縁膜の少なくとも一方は、
３層構造の上に、さらにＳＯＧからなる４層目の絶縁膜
と窒化シリコン膜またはシリコン酸化膜からなる５層目
の絶縁膜とを形成した５層構造となっている構成であ
る。
【手続補正５７】
【補正対象書類名】明細書
【補正対象項目名】０１５０
【補正方法】変更
【補正内容】
【０１５０】また、請求項４の発明に係る半導体装置
は、以上のように、請求項２の構成に加えて、上記４層
目の絶縁膜であるＳＯＧは、エッチングによりほぼ除去
されている構成である。
は、以上のように、請求項２の構成に加えて、上記４層
目の絶縁膜であるＳＯＧは、エッチングによりほぼ除去
されている構成である。
【手続補正５８】
【補正対象書類名】明細書
【補正対象項目名】０１５２
【補正方法】変更
【補正内容】
【０１５２】また、請求項５の発明に係る半導体装置
は、以上のように、半導体基板に設けられているアクテ
ィブ素子と、該アクティブ素子の上方に層状に設けられ
ている複数のメタル配線とを有し、該メタル配線上に上
部層間絶縁膜を介して電極パッドのパッドメタルが設け
られている半導体装置において、上記メタル配線の間に
それぞれ形成されている層間絶縁膜を備えており、上記
層間絶縁膜は、窒化シリコン膜またはシリコン酸化膜か
らなる絶縁膜に、ＳＯＧからなる絶縁膜が挟持された構
造を少なくとも有する多層構造となっている構成であ
る。
は、以上のように、半導体基板に設けられているアクテ
ィブ素子と、該アクティブ素子の上方に層状に設けられ
ている複数のメタル配線とを有し、該メタル配線上に上
部層間絶縁膜を介して電極パッドのパッドメタルが設け
られている半導体装置において、上記メタル配線の間に
それぞれ形成されている層間絶縁膜を備えており、上記
層間絶縁膜は、窒化シリコン膜またはシリコン酸化膜か
らなる絶縁膜に、ＳＯＧからなる絶縁膜が挟持された構
造を少なくとも有する多層構造となっている構成であ
る。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 千川 保憲
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
(72)発明者 坂口 修久
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
(72)発明者 中村 仲栄
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
(72)発明者 中田 行則
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
Ｆターム(参考） 5F033 HH08 HH09 HH23 JJ01 JJ08
JJ09 JJ23 KK01 KK08 KK09
KK23 MM05 MM13 NN06 NN07
PP15 QQ08 QQ09 QQ10 QQ11
QQ37 QQ74 RR04 RR06 RR09
RR14 RR15 RR25 SS04 SS13
SS15 SS22 TT02 TT04 VV07
XX02 XX06 XX14 XX17 XX19
XX20 XX34
5F044 EE04 EE06 EE12 EE14 EE21
Claims (10)
- 【請求項１】 半導体基板上にメタル配線を有するアク
ティブ素子が設けられ、当該アクティブ素子上に、電極
パッドのパッドメタルを形成するためのバリアメタル層
が層間絶縁膜を介して設けられた半導体装置において、
上記層間絶縁膜は、上記メタル配線の段差を補償する段
差補償膜を少なくとも有し、上記段差補償膜は、パッド
メタル下部においてのみ除去されていることを特徴とす
る半導体装置。 - 【請求項２】 半導体基板上にメタル配線を有するアク
ティブ素子が設けられ、当該アクティブ素子上に、電極
パッドのパッドメタルを形成するためのバリアメタル層
が層間絶縁膜を介して設けられた半導体装置において、
上記層間絶縁膜は、上記メタル配線の段差を補償する段
差補償膜を少なくとも有し、上記段差補償膜は、上記メ
タル配線の段差を補償することができる最小限の厚さで
設けられていることを特徴とする半導体装置。 - 【請求項３】 上記パッドメタル上に、当該パッドメタ
ルの大部分を覆うようにしてパッシベーション膜が設け
られていることを特徴とする請求項１または２に記載の
半導体装置。 - 【請求項４】 半導体基板上にアクティブ素子が設けら
れ、当該アクティブ素子を覆うように層間絶縁膜が形成
されている半導体装置において、上記層間絶縁膜は５層
構造となっているとともに、１層目、３層目、および５
層目の絶縁膜が窒化シリコン膜またはシリコン酸化膜か
らなっており、かつ、２層目および４層目の絶縁膜がＳ
ＯＧからなっていることを特徴とする半導体装置。 - 【請求項５】 半導体基板上にアクティブ素子が設けら
れ、当該アクティブ素子を覆うように層間絶縁膜が形成
されている半導体装置において、上記層間絶縁膜は３層
構造となっているとともに、１層目および３層目の絶縁
膜が窒化シリコン膜またはシリコン酸化膜からなってお
り、かつ、２層目の絶縁膜がＳＯＧからなっていること
を特徴とする半導体装置。 - 【請求項６】 半導体基板上にアクティブ素子が設けら
れ、当該アクティブ素子上に下部層間絶縁膜を介してメ
タル配線が設けられ、当該メタル配線上に上部層間絶縁
膜を介して電極パッドのパッドメタルが設けられている
半導体装置において、上記下部層間絶縁膜および上部層
間絶縁膜は、５層構造となっているとともに、１層目、
３層目および５層目の絶縁膜が窒化シリコン膜またはシ
リコン酸化膜からなっており、かつ、２層目および４層
目の絶縁膜がＳＯＧからなっていることを特徴とする半
導体装置。 - 【請求項７】 半導体基板上にアクティブ素子が設けら
れ、当該アクティブ素子上に下部層間絶縁膜を介してメ
タル配線が設けられ、当該メタル配線上に上部層間絶縁
膜を介して電極パッドのパッドメタルが設けられている
半導体装置において、上記下部層間絶縁膜および上部層
間絶縁膜は３層構造となっているとともに、１層目およ
び３層目の絶縁膜が窒化シリコン膜またはシリコン酸化
膜からなっており、かつ、２層目の絶縁膜がＳＯＧから
なっていることを特徴とする半導体装置。 - 【請求項８】 上記下部層間絶縁膜および上部層間絶縁
膜の少なくとも一方は、３層構造の上に、さらにＳＯＧ
からなる４層目の絶縁膜と窒化シリコン膜またはシリコ
ン酸化膜からなる５層目の絶縁膜とを形成した５層構造
となっていることを特徴とする請求項６記載の半導体装
置。 - 【請求項９】 上記４層目の絶縁膜であるＳＯＧは、エ
ッチングによりほぼ除去されていることを特徴とする請
求項３、５または７記載の半導体装置。 - 【請求項１０】 半導体基板に設けられているアクティ
ブ素子と、該アクティブ素子の上方に層状に設けられて
いる複数のメタル配線と、上記メタル配線の間にそれぞ
れ形成されている層間絶縁膜とを備えており、上記層間
絶縁膜は、窒化シリコン膜またはシリコン酸化膜からな
る絶縁膜に、ＳＯＧからなる絶縁膜が挟持された構造を
少なくとも有する多層構造となっていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002312266A JP2003179063A (ja) | 1997-04-24 | 2002-10-28 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10784397 | 1997-04-24 | ||
| JP9-107843 | 1997-04-24 | ||
| JP2002312266A JP2003179063A (ja) | 1997-04-24 | 2002-10-28 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10111781A Division JPH118247A (ja) | 1997-04-24 | 1998-04-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179063A true JP2003179063A (ja) | 2003-06-27 |
Family
ID=26447815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002312266A Pending JP2003179063A (ja) | 1997-04-24 | 2002-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003179063A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059867A (ja) * | 2005-07-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7649260B2 (en) | 2005-07-06 | 2010-01-19 | Seiko Epson Corporation | Semiconductor device |
| US7936064B2 (en) | 2005-07-19 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device |
| US8878365B2 (en) | 2005-07-13 | 2014-11-04 | Seiko Epson Corporation | Semiconductor device having a conductive layer reliably formed under an electrode pad |
| WO2015052875A1 (ja) * | 2013-10-10 | 2015-04-16 | 株式会社デンソー | 半導体装置 |
-
2002
- 2002-10-28 JP JP2002312266A patent/JP2003179063A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649260B2 (en) | 2005-07-06 | 2010-01-19 | Seiko Epson Corporation | Semiconductor device |
| US8878365B2 (en) | 2005-07-13 | 2014-11-04 | Seiko Epson Corporation | Semiconductor device having a conductive layer reliably formed under an electrode pad |
| US7936064B2 (en) | 2005-07-19 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device |
| US8441125B2 (en) | 2005-07-19 | 2013-05-14 | Seiko Epson Corporation | Semiconductor device |
| JP2007059867A (ja) * | 2005-07-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2015052875A1 (ja) * | 2013-10-10 | 2015-04-16 | 株式会社デンソー | 半導体装置 |
| JP2015076535A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社デンソー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH118247A (ja) | 半導体装置 | |
| KR960002092B1 (ko) | 반도체장치 | |
| US6100589A (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| US20020043723A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000114309A (ja) | 半導体装置のボンディングパッド構造 | |
| JPH05343466A (ja) | 半導体装置のパッド構造 | |
| JP2001168093A (ja) | 半導体装置 | |
| US7470994B2 (en) | Bonding pad structure and method for making the same | |
| US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| JP2007214349A (ja) | 半導体装置 | |
| JP3961335B2 (ja) | 半導体集積回路装置 | |
| JP2003179063A (ja) | 半導体装置 | |
| US6459154B2 (en) | Bonding pad structure of a semiconductor device and method of fabricating the same | |
| JP3211749B2 (ja) | 半導体装置のボンディングパッド及びその製造方法 | |
| JPH1074838A (ja) | 多層配線半導体装置とその製造方法 | |
| JP2001326242A (ja) | 半導体装置およびその製造方法 | |
| JP3645450B2 (ja) | 半導体装置 | |
| JPH06349886A (ja) | 半導体装置及びその製造方法 | |
| WO2013150707A1 (ja) | 半導体装置及びその製造方法 | |
| JPS63308924A (ja) | 半導体装置 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100410708B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| KR20010073536A (ko) | 전극패드 하부에 그물형 플러그가 형성된 반도체 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |