CN102054719B - 电路基板测量线路偏移量的方法及构造 - Google Patents
电路基板测量线路偏移量的方法及构造 Download PDFInfo
- Publication number
- CN102054719B CN102054719B CN2009101979653A CN200910197965A CN102054719B CN 102054719 B CN102054719 B CN 102054719B CN 2009101979653 A CN2009101979653 A CN 2009101979653A CN 200910197965 A CN200910197965 A CN 200910197965A CN 102054719 B CN102054719 B CN 102054719B
- Authority
- CN
- China
- Prior art keywords
- circuit
- several
- amount
- datum hole
- substrate strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开一种电路基板测量线路偏移量的方法及构造,其分别利用在Y轴、X轴方向刻意偏移排列的数个钻孔搭配数对第一检测用线路及一对第二检测用线路来进行电性测量,以取得所述第一及第二检测用线路分别被所述钻孔钻断的断路位置,再通过断路位置来换算得到所述第一及第二检测用线路在Y轴、X轴方向的实际线路偏移量,因而推知掩膜曝光形成线路图案时的曝光偏移量,因而有利于提高线路偏移量的测量效率及测量精确度。
Description
【技术领域】
本发明是有关于一种电路基板测量线路偏移量的方法及构造,特别是有关于一种使用电测测量方式来换算获得曝光形成线路时的偏移量的电路基板测量线路偏移量的方法及构造。
【背景技术】
现今,半导体封装产业为了满足各种高密度封装的需求,逐渐发展出各种不同型式的封装构造,其中许多封装构造种类,例如球栅阵列封装构造(ball grid array,BGA)、针脚阵列封装构造(pin grid array,PGA)或接点阵列封装构造(land grid array,LGA)等,都是以封装基板(substrate)为基础来进行封装架构。在上述封装构造中,所述基板的一上表面承载有至少一芯片,并通过打线(wire bonding)或凸块(bumping)制造过程将芯片的数个接垫电性连接至所述基板的上表面的数个焊垫。同时,所述基板的一下表面亦必需提供大量的焊垫,以焊接数个输出端。所述基板可为单层或多层的印刷电路板,其除了在上、下表面提供表面线路(trace)层以形成所需焊垫之外,其内部亦具有至少一内线路层及数个导通孔(via)或镀通孔(plating through hole,PTH),以重新安排上、下表面的焊垫的连接关系。
更详细的说,目前,半导体集成电路(IC)封装用的电路基板大多是多层印刷电路板,其可选择由积层法(lamination)或增层法(build-up)来加以制作,不论是利用何种加工方法,其皆是先预制核心基板(core board)或铜箔基板(copper clad laminate,CCL)等封装基板单元体,接着再以压合层(prepreg)或绝缘涂覆层来进行堆叠组装。现有各层电路的制造方式如下:首先在一核心 基板或铜箔基板的金属层表面涂布或贴上一光刻胶膜(photo-resist);接着,利用一光掩膜(photo mask)对所述光刻胶膜进行曝光(exposure)工艺,以图案化所述光刻胶膜;蚀刻所述图案化光刻胶膜所曝露出的金属层部分,以图案化所述金属层而形成线路图案;利用压合层或绝缘涂覆层来进行堆叠组装结合另一铜箔基板或电镀形成另一金属层;再以相似的光掩膜曝光工艺来形成增层线路图案;重复数次上述步骤,以形成多层印刷电路板做为封装用的电路基板。
目前,在实际操作光掩膜曝光工艺时,常因光学或人为因素而产生许多曝光位置的偏移误差。若这些曝光形成线路时的偏移量(offset)没有被预先发现,则制备的电路基板的各层线路及其焊垫、导通孔或镀通孔等连接位置将可能因偏移正确位置而发生线路连接缺陷,例如断路(open circuit)或短路(short circuit)等电性缺陷,因而成为电路基板的不良品。再者,在蚀刻图案化所述金属层而形成线路图案时,蚀刻的咬蚀量亦需适当控制,以免蚀刻过度造成咬蚀量过多,而形成断路等电性缺陷;而且当各层线路的蚀刻咬蚀量不相同时,也将影响判断多层线路的累计偏移量的难度。因此,在制做电路基板期间或在制做完成电路基板之后,必需对电路基板进行电性测试,以确保各层线路的偏移量、多层线路的累计偏移量与蚀刻咬蚀量是否实际上落在可接受的范围内,以便判定电路基板为良品或不良品。然而,目前这些偏移误差主要是通过操作人员目视观测实物或其放大后的线路图案影像来加以判定及测量偏移量数值,但此做法涉及人为因素,故容易影响偏移量的测量精确度。同时,人为观测实物或影像的判定速度也有其极限,因而不利于加速曝光工艺时程。
因此,如何快速且精确的检测曝光线路的偏移量以提高堆叠对位的准确度及制造高质量(quality)的封装基板单元体,亦成为封装产业的一重要关键技术。故,有必要提供一种电路基板测量线路偏移量的方法及构造,以解决现 有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种电路基板测量线路偏移量的方法及构造,其分别利用在X轴、Y轴方向刻意偏移排列的钻孔搭配检测用线路来进行电性测量,以取得检测用线路的断路位置,再通过断路位置来换算得到检测用线路在X轴、Y轴方向的实际线路偏移量,因而推知掩膜曝光形成线路图案时的曝光偏移量,因而有利于提高线路偏移量的测量效率及测量精确度。
本发明的次要目的在于提供一种电路基板测量线路偏移量的方法及构造,其多层电路基板的外层检测用线路设置数个检测接垫,每一检测接垫对应连接到内层检测用线路,以便进行电性测量内层检测用线路的断路位置,再通过断路位置来换算得到内层线路的线路偏移量,以及内层与外层之间检测用线路的累计堆叠对位偏差程度,且不需预先测量各层线路的蚀刻咬蚀量,因而有利于提高多层电路基板线路偏移量的测量便利性。
为达成本发明的前述目的,本发明提供一种电路基板测量Y轴方向线路偏移量的方法,其特征在于:所述方法包含:沿一基板条的Y轴方向钻凿数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,其中所述数个正向偏移孔以所述基准孔为基准以累加的Y轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的Y轴负向偏移量排列在所述基准孔另一侧;在所述基板条上形成一第一检测线路区,其中所述第一检测线路区具有数对第一检测用线路沿所述基板条的X轴方向延伸设置,且每一对所述第一检测用线路皆对应于所述钻孔的其中一个
;电性测量判断每一对所述第一检测用线路是否受到对应的所述钻孔钻断而形成断路位置;以及,依据所述断路位置换算得到所述第一检测用线路在 所述基板条的Y轴方向上的线路偏移量。
再者,本发明提供另一种电路基板测量Y轴方向线路偏移量的方法,其特征在于:所述方法包含:在一基板条上形成一第一检测线路区,其中所述第一检测线路区具有数对第一检测用线路沿所述基板条的X轴方向延伸设置;沿所述基板条的Y轴方向钻凿数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,其中所述数个正向偏移孔以所述基准孔为基准以累加的Y轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的Y轴负向偏移量排列在所述基准孔另一侧,且所述钻孔的每一个皆对应于一对所述第一检测用线路;电性测量判断每一对所述第一检测用线路是否受到对应的所述钻孔钻断而形成断路位置;以及,依据所述断路位置换算得到所述第一检测用线路在所述基板条的Y轴方向上的线路偏移量。
另外,本发明提供一种电路基板测量Y轴方向线路偏移量的构造,其特征在于:所述构造包含:一第一检测线路区,形成在一基板条上,其中所述第一检测线路区具有数对第一检测用线路沿所述基板条的X轴方向延伸设置;以及,数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,沿一基板条的Y轴方向钻凿而成,其中所述数个正向偏移孔以基准孔为基准以累加的Y轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以基准孔为基准以累加的Y轴负向偏移量排列在所述基准孔另一侧,且每一对所述第一检测用线路皆对应于所述钻孔的其中一个。
在本发明的一实施例中,利用光刻胶膜、光掩膜曝光及蚀刻工艺在一基板条的一表面上形成至少一电路基板区域及一连接框条区域,所述第一检测线路区位于所述连接框条区域内。
在本发明的一实施例中,每一所述第一检测用线路的一端连接于一共同线路,及其另一端连接于至少一检测接垫。
在本发明的一实施例中,所述第一检测线路区另包含数个内层检测接垫,其分别连接到至少一内层线路的至少一内层检测线路区的数个内层检测用线路,以测量所述内层检测线路区在所述基板条的Y轴方向上的线路偏移量。
在本发明的一实施例中,所述基板条的Y轴方向是所述基板条的宽度方向或长度方向。
另一方面,本发明提供一种电路基板测量X轴方向线路偏移量的方法,其特征在于:所述方法包含:沿一基板条的Y轴方向钻凿数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,其中所述数个正向偏移孔以所述基准孔为基准以累加的X轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的X轴负向偏移量排列在所述基准孔另一侧;在所述基板条上形成一第二检测线路区,其中所述第二检测线路区具有二条第二检测用线路沿所述基板条的Y轴方向延伸设置,且所述第二检测用线路沿所述钻孔的排列设置;电性测量判断二条所述第二检测用线路是否受到所述钻孔钻断而形成断路位置;以及,依据所述断路位置换算得到所述第二检测用线路在所述基板条的X轴方向上的线路偏移量。
再者,本发明提供另一种电路基板测量X轴方向线路偏移量的方法,其特征在于:所述方法包含:在一基板条上形成一第二检测线路区,其中所述第二检测线路区具有二条第二检测用线路沿所述基板条的Y轴方向延伸设置;沿所述基板条的Y轴方向钻凿数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,其中所述数个正向偏移孔以所述基准孔为基准以累加的X轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的X轴负向偏移量排列在所述基准孔另一侧,且所述钻孔的每一个皆沿二条所述第二检测用线路排列;电性测量判断二条所述第二检测用线路是否受到所述钻孔钻断而形成断路位置;以及,依据所述断路位 置换算得到所述第二检测用线路在所述基板条的X轴方向上的线路偏移量。
另外,本发明提供另一种电路基板测量X轴方向线路偏移量的构造,其特征在于:所述构造包含:一第二检测线路区,形成在一基板条上,其中所述第二检测线路区具有二条第二检测用线路沿所述基板条的Y轴方向延伸设置;以及,数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,沿所述基板条的Y轴方向钻凿而成,其中所述数个正向偏移孔以所述基准孔为基准以累加的X轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的X轴负向偏移量排列在所述基准孔另一侧,且所述钻孔的每一个皆沿二条所述第二检测用线路排列。
在本发明的一实施例中,利用光刻胶膜、光掩膜曝光及蚀刻工艺在一基板条的一表面上形成至少一电路基板区域及一连接框条区域,所述第二检测线路区位于所述连接框条区域内。
在本发明的一实施例中,每一所述第二检测用线路在任二相邻所述钻孔的基准孔、正向偏移孔及负向偏移孔之间皆延伸连接至少一检测接垫。
在本发明的一实施例中,所述第二检测线路区另包含数个内层检测接垫,其分别连接到至少一内层线路的至少一内层检测线路区的数个内层检测用线路,以测量所述内层检测线路区在所述基板条的X轴方向上的线路偏移量。
在本发明的一实施例中,所述基板条的X轴方向是所述基板条的长度方向或宽度方向。
【附图说明】
图1是本发明较佳实施例电路基板测量线路偏移量的构造的示意图。
图2是本发明较佳实施例电路基板测量线路偏移量的第一检测线路区的放大示意图。
图3是本发明图2的第一检测线路区的简要示意图。
图3A、3B及3C是本发明图3的第一检测用线路的局部放大示意图。
图4是本发明图3的第一检测线路区发生线路偏移量时的简要示意图。
图5是本发明较佳实施例电路基板测量线路偏移量的第二检测线路区的放大示意图。
图6是本发明图5的第二检测线路区的简要示意图。
图6A、6B及6C是本发明图3的第二检测用线路的局部放大示意图。
图7是本发明图6的第二检测线路区发生线路偏移量时的简要示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂,下文特举本发明较佳实施例,并配合附图,作详细说明如下:
请参照图1所示,本发明较佳实施例的电路基板测量线路偏移量的构造主要应用于测量半导体集成电路(IC)封装用的单层或多层电路基板(substrate)的线路偏移量(offset),所述线路偏移量是因为在电路基板制造过程中,利用光刻胶膜、光掩膜曝光及蚀刻工艺制做线路图案时因光学或人为因素而产生许多曝光位置的偏移误差。本发明较佳实施例的电路基板优选是指一具多层线路的基板条100,其中所述基板条100的一表面上利用现有光刻胶膜、光掩膜曝光及蚀刻工艺形成至少一电路基板区域11及一连接框条区域12,两者皆具有至少一层的线路图案。所述电路基板区域11可被切割下来做为后续制造半导体封装体(package)的组件,而所述连接框条区域12则为支撑所述电路基板区域11的边材框条,其在切割后将成为废料。在本发明中,所述连接框条区域12在适当位置处,例如在所述电路基板区域11之间或在所述基板条100的外围,可以单独设置或同时设置一第一检测线路区13及/或一第二检测线路区14,所述第一检测线路区13及第二检测线路区14皆仅具电性检 测线路偏移量用途,并不会做为制造半导体封装体的组件。所述第一检测线路区13用以测量所述基板条100在其Y轴方向的线路偏移量;而所述第二检测线路区14用以测量所述基板条100在其X轴方向的线路偏移量,其中Y轴方向可以是所述基板条100的宽度方向或长度方向;而X轴方向可以是所述基板条100的另一方向,即长度方向或宽度方向,或者Y轴为基板条任意一方向,X轴为与其成90度夹角的方向,无论Y轴在哪一方向上,Y轴及X轴方向之间夹角为90度。
请参照图2及3所示,其揭示本发明较佳实施例的第一检测线路区13的放大示意图及简要示意图,其中所述第一检测线路区3沿所述基板条的X轴方向延伸在编号+n、...+5、+4、+3、+2、+1、0、-1、-2、-3、-4、-5、...、-n的位置设置具有数对第一检测用线路131,其中n为整数值;再者,在所述第一检测线路区13中,沿一基板条的Y轴方向在上述各编号位置钻凿形成有数个钻孔132,其中在编号0位置的钻孔132为一预设的基准孔、在编号+1至+n位置的钻孔132为数个预设的正向偏移孔,及在编号-1至-n位置的钻孔132为数个预设的负向偏移孔。所述钻孔132的数个正向偏移孔(编号+1至+n者)以所述基准孔(编号0者)为基准以累加的Y轴正向偏移量排列在所述钻孔132的基准孔一侧,及所述钻孔132的数个负向偏移孔(编号-1至-n者)以所述基准孔(编号0者)为基准以累加的Y轴负向偏移量排列在所述钻孔132的基准孔另一侧,且每一对所述第一检测用线路131皆对应于所述钻孔132的基准孔、正向偏移孔及负向偏移孔的其中一个,也就是依编号次序对应排列。每一所述第一检测用线路131的一端连接于一共同线路133,及其另一端连接于至少一检测接垫134。必要时,所述第一检测线路区13另包含数个内层检测接垫135、136,其分别连接到至少一内层线路(未绘示)的至少一内层检测线路区(未绘示)的数个内层检测用线路(未绘示),以测量所述内层检测线路区在所述基板条100的Y轴方向上的线路偏移量,其中所述内层检 测线路区的内层检测用线路设计概念是相似于所述第一检测线路区13的第一检测用线路131,并使用同一组所述钻孔132的基准孔、正向偏移孔及负向偏移孔。如图2及3所示,本发明较佳实施例是以n等于5来进行举例说明,但其数值并非用以限制本发明。
请再参照图2及3所示,本发明较佳实施例的电路基板测量Y轴方向线路偏移量的方法有二种可行方式,第一种可行方式是先进行钻孔、再形成检测用线路、并电性测量断路位置,以及换算Y轴方向上的线路偏移量;而第二种可行方式是先形成检测用线路、再进行钻孔、并电性测量断路位置,以及换算Y轴方向上的线路偏移量。在第一种可行方式中,所述方法包含:沿所述基板条100的Y轴方向钻凿所述钻孔132的基准孔(编号0者)、数个正向偏移孔(编号+1至+5者)及数个负向偏移孔(编号+1至+5者),其中所述钻孔132的数个正向偏移孔以所述基准孔为基准以累加的Y轴正向偏移量(如+20微米um向上)排列在所述钻孔132的基准孔一侧,及所述钻孔132的数个负向偏移孔以所述基准孔为基准以累加的Y轴负向偏移量(如-20微米向下)排列在所述钻孔132的基准孔另一侧;在所述基板条100上形成一第一检测线路区13,其中所述第一检测线路区13具有数对第一检测用线路131沿所述基板条100的X轴方向延伸设置,且每一对所述第一检测用线路131皆按编号+5至-5次序对应于所述钻孔132的基准孔、正向偏移孔及负向偏移孔的其中一个;电性测量判断每一对所述第一检测用线路131是否受到对应的所述钻孔132的基准孔、所述数个正向偏移孔或所述数个负向偏移孔钻断而形成断路位置(open circuit);以及,依据所述断路位置换算得到所述第一检测用线路131在所述基板条100的Y轴方向上的线路偏移量。本发明第二种可行方式除了先形成检测用线路再进行钻孔的步骤顺序不同外,其余步骤皆与第一种可行方式大致相同。再者,在所述第一检测线路区13另包含所述内层检测接垫135、136分别连接到至少一内层检测线路区(未绘示)的数个内层检测 用线路(未绘示)时,则先于内层电路板上制作内层检测用线路,再将内层及外层电路板堆迭成多层电路基板,接着由外层进行钻孔、最后制作外层的检测用线路,其步骤亦与上述第一种可行方式大致相同。
请参照图3、3A、3B及3C所示,在上述方法中,Y轴正向偏移量是指任一钻孔132的中心点位置C与其对应的所述第一检测用线路131的中央线位置L之间的偏移距离D0,例如将Y轴正向偏移量设定为+20微米(um)。所述钻孔132的基准孔(编号0者)的中心点位置C与其对应的所述第一检测用线路131的中央线位置L之间预设不具有偏移距离D0(即0微米)。在所述钻孔132的数个正向偏移孔(编号+1至+5者)的中心点位置C以所述基准孔(编号0者)为基准以累加的Y轴正向偏移量(如+20微米向上)排列在所述钻孔132的基准孔一侧之后,每一所述正向偏移孔的中心点位置C相对于其对应的所述第一检测用线路131的中央线位置L的预设Y轴正向偏移离D0分别为+20微米、+40微米、+60微米、+80微米、+100微米......、+20*n微米。同理,Y轴负向偏移量是指任一钻孔132的中心点位置C与其对应的所述第一检测用线路131的中央线位置L之间的偏移距离D0,例如将Y轴负向偏移量设定为-20微米(um)。所述钻孔132的基准孔的中心点位置C与其对应的所述第一检测用线路131的中央线位置L之间预设不具有偏移距离D0。在所述数个负向偏移孔(编号-1至-5者)的中心点位置C以所述基准孔(编号0者)为基准以累加的Y轴负向偏移量(如-20微米向下)排列在所述钻孔132的基准孔另一侧之后,每一所述钻孔132的负向偏移孔的中心点位置C相对于其对应的所述第一检测用线路131的中央线位置L的预设Y轴负向偏移离D0分别为-20微米、-40微米、-60微米、-80微米、-100微米......、-20*n微米。
再者,所述钻孔132的基准孔、正向偏移孔及负向偏移孔的孔径D1基本上皆设定为相同,且其孔径D1可以选择小于、等于或大于每一对所述第 一检测用线路131的最大跨距D2。如图3A所示,在本实施例中,所述钻孔132的基准孔的孔径D1为800微米,其对应的所述第一检测用线路131的线宽D3为150微米及二线之间的线距D4为500微米,以及其最大跨距D2(即2D3+D4)为800微米。因此,根据预设的线宽D3、线距D4、最大跨距D2及孔俓D1的尺寸,每一对所述第一检测用线路131的上、下二条线路是否受到对应的所述钻孔132的基准孔、正向偏移孔或负向偏移孔钻断而形成断路位置皆已预先设定。如图3、3A、3B及3C所示,在本发明较佳实施例中,预设使所述钻孔132的基准孔(编号0者)切断其对应的二条所述第一检测用线路131;每一所述钻孔132的正向偏移孔皆可切断其对应的所述第一检测用线路131的上条线路;而每一所述钻孔132的负向偏移孔皆可切断其对应的所述第一检测用线路131的下条线路。也就是,在预设情况下,在所述钻孔132的基准孔(编号0者)二侧被切断的总线路数量(5条上线路及5条下线路)应是相等的。
然而,请再参照图4所示,在本发明较佳实施例中,上述预设的Y轴正向偏移量及负向偏移量通常会受到实际上掩膜曝光形成线路图案时的曝光偏移量影响,通常会导致实际形成断路的位置与预设形成断路的位置之间有所不同。本发明即是利用量测实际断路位置来与预设断路位置做比较,以便换算得到所述第一检测用线路131在所述基板条100的Y轴方向上的线路偏移量。本发明的换算方式如下:假设实际上掩膜曝光形成线路图案时存在曝光偏移量,若曝光偏移量造成所述第一检测用线路131偏移达到20微米或以上,比如下偏20微米(即-20微米),则实际上所述编号-1位置的第一检测用线路131与其所述钻孔132的负向偏移孔相切的关系将变成如原本预设所述编号0位置的第一检测用线路131与所述钻孔132的基准孔相切的关系,也就是在编号-1位置的钻孔132实际上将会同时钻断所述第一检测用线路131的上、下二线路。所述编号+5至0位置的第一检测用线路131将不会被对应的所述 钻孔132钻断下线路,所述编号-2至-5位置的第一检测用线路131号不会被对应的所述钻孔132钻断上线路。也就是,所述编号-1位置的第一检测用线路131与对应的所述钻孔132的负向偏移孔将成为新的基准线路及基准孔,且在所述实际基准孔(编号-1位置的负向偏移孔)二侧被切断的总线路数量(6条上线路及4条下线路)不相等。
在电性测量时,本发明即可利用现有电性测试探针装置(未绘示)的数个探针来分别接触所述共同线路133及各编号+5至-5位置的所述检测接垫134,以记录每一对所述第一检测用线路131的上、下线路的断路点数量。以第一检测用线路131向下偏移20微米为例,在实际基准孔(编号-1位置的负向偏移孔)上侧被切断的上线路的断路点数量是6个,在实际基准孔下侧被切断的下线路的断路点数量是4个,每当偏移量超过一倍、二倍......或n倍预设偏移量(20um)时,则实际基准孔二侧被切断的上、下线路断路点数量差值将为2个、4个......或2n个。所以,换算用的公式为:
(实际基准孔下侧总断路点数量-实际基准孔上侧总断路点数量)/2×预设偏移量=Y轴方向线路偏移量
例如:(4-6)/2×20微米=-20微米
-20微米即为所述第一检测用线路131实际上在所述基板条100的Y轴方向上的线路偏移量。
当所述第一检测用线路131相对所述钻孔132的原先预设基准孔、正向偏移孔及负向偏移孔是向上偏移时,线路偏移量示意为正数;若向下偏移时,线路偏移量示意为负数。当所述第一检测线路区13另包含所述内层检测接垫135、136时,则本发明可利用现有电性测试探针装置(未绘示)的数个探针来分别接触所述共同线路133及各编号+5至-5位置的所述内层检测接垫135、136,以测量所述内层检测线路区(未绘示)在所述基板条100的Y轴方向上的线路偏移量。同理,即可利用相同公式测量所述内层检测线路区在所述基板 条100的Y轴方向上的各内层线路偏移量,以及内层与外层之间线路的累计堆叠对位偏差程度,且不需预先测量各层线路的蚀刻咬蚀量,因而有利于提高线路偏移量的测量便利性。
请参照图1、5及6所示,本发明较佳实施例的第二检测线路区14可以是邻接于所述第一检测线路区13或与所述第一检测线路区13分开设置在不同位置。所述第二检测线路区14与第一检测线路区13优选具有相似长宽尺寸,使两者能邻接并排,以便减少占用所述连接框条区域12的面积。所述第二检测线路区14具有二条第二检测用线路141,沿所述基板条100的Y轴方向延伸设置。再者,在所述第二检测线路区14中,沿所述基板条100的Y轴方向在编号+n、...+5、+4、+3、+2、+1、0、-1、-2、-3、-4、-5、...、-n的位置钻凿形成数个钻孔142,其中n为整数值,在编号0位置的钻孔142为一预设的基准孔、在编号+1至+n位置的钻孔142为数个预设的正向偏移孔,及在编号-1至-n位置的钻孔142为数个预设的负向偏移孔。所述钻孔142的正向偏移孔(编号+1至+n者)以所述基准孔(编号0者)为基准以累加的X轴正向偏移量排列在所述钻孔142的基准孔一侧,及所述钻孔142的负向偏移孔(编号-1至-n者)以所述基准孔(编号0者)为基准以累加的X轴负向偏移量排列在所述钻孔142的基准孔另一侧,且所述钻孔142的基准孔、正向偏移孔及负向偏移孔的每一个皆对应于二条所述第二检测用线路141。每一所述第二检测用线路141在任二相邻所述钻孔142的基准孔、正向偏移孔及负向偏移孔之间皆延伸连接至少一检测接垫143,其中n为整数值。必要时,所述第二检测线路区14另包含数个内层检测接垫144、145,其分别连接到至少一内层线路(未绘示)的至少一内层检测线路区(未绘示)的数个内层检测用线路(未绘示),以测量所述内层检测线路区在所述基板条100的X轴方向上的线路偏移量,其中所述内层检测线路区的内层检测用线路设计概念是相似于所述第二检测线路区14的第二检测用线路141,并使用同一组所述钻孔142 的基准孔、正向偏移孔及负向偏移孔。如图5及6所示,本发明较佳实施例是以n等于5来进行说明,但其数值并非用以限制本发明。
请再参照图5及6所示,本发明较佳实施例的电路基板测量X轴方向线路偏移量的方法有二种可行方式,第一种可行方式是先进行钻孔、再形成检测用线路、并电性测量断路位置,以及换算X轴方向上的线路偏移量;而第二种可行方式是先形成检测用线路、再进行钻孔、并电性测量断路位置,以及换算X轴方向上的线路偏移量。在第一种可行方式中,所述方法包含:沿所述基板条100的Y轴方向钻凿数个钻孔142的基准孔(编号0者)、数个正向偏移孔(编号+1至+5者)及数个负向偏移孔(编号+1至+5者),其中所述钻孔142的数个正向偏移孔以所述基准孔为基准以累加的X轴正向偏移量(如+20微米um向右)排列在所述钻孔142的基准孔一侧,及所述钻孔142的数个负向偏移孔以所述基准孔为基准以累加的X轴负向偏移量(如-20微米um向左)排列在所述钻孔142的基准孔另一侧;在所述基板条100上形成一第二检测线路区14,其中所述第二检测线路区14具有二条第二检测用线路141沿所述基板条100的Y轴方向延伸设置,且所述钻孔142的基准孔、正向偏移孔及负向偏移孔的每一个皆按编号+5至-5次序沿二条所述第二检测用线路142排列;电性测量判断二条所述第二检测用线路141是否受到所述钻孔142的基准孔、所述数个正向偏移孔或所述数个负向偏移孔钻断而形成断路位置;以及,依据所述断路位置换算得到所述第二检测用线路141在所述基板条100的X轴方向上的线路偏移量。本发明第二种可行方式除了先形成检测用线路再进行钻孔的步骤顺序不同外,其余步骤皆与第一种可行方式大致相同。再者,在所述第二检测线路区14另包含所述内层检测接垫144、145分别连接到至少一内层检测线路区(未绘示)的数个内层检测用线路(未绘示)时,则先于内层电路板上制作内层检测用线路,再将内层及外层电路板堆迭成多层电路基板,接着由外层进行钻孔、最后制作外层的检测用线路,其步 骤亦与上述第一种可行方式大致相同。
请参照图6、6A、6B及6C所示,在上述方法中,X轴正向偏移量是指任一钻孔142的中心点位置C与其对应的所述第二检测用线路141的中央线位置L之间的偏移距离D0,例如将X轴正向偏移量设定为+20微米(um)。所述钻孔142的基准孔(编号0者)的中心点位置C与其对应的所述第二检测用线路141的中央线位置L之间预设不具有偏移距离D0(即0微米)。在所述钻孔142的数个正向偏移孔(编号+1至+5者)的中心点位置C以所述基准孔(编号0者)为基准以累加的X轴正向偏移量(如+20微米向右)排列在所述钻孔142的基准孔一侧之后,每一所述正向偏移孔的中心点位置C相对于其对应的所述第二检测用线路141的中央线位置L的预设X轴正向偏移离D0分别为+20微米、+40微米、+60微米、+80微米、+100微米......、+20*n微米。同理,X轴负向偏移量是指任一钻孔142的中心点位置C与其对应的所述第二检测用线路141的中央线位置L之间的偏移距离D0,例如将X轴负向偏移量设定为-20微米(um)。所述钻孔142的基准孔的中心点位置C与其对应的所述第二检测用线路141的中央线位置L之间预设不具有偏移距离D0。在所述数个负向偏移孔(编号-1至-5者)的中心点位置C以所述基准孔(编号0者)为基准以累加的X轴负向偏移量(如-20微米向左)排列在所述钻孔142的基准孔另一侧之后,每一所述钻孔142的负向偏移孔的中心点位置C相对于其对应的所述第二检测用线路141的中央线位置L的预设Y轴负向偏移离D0分别为-20微米、-40微米、-60微米、-80微米、-100微米......、-20*n微米。
再者,所述钻孔142的基准孔、正向偏移孔及负向偏移孔的孔径D1基本上皆设定为相同,且其孔径D1可以选择小于、等于或大于每一对所述第二检测用线路141的最大跨距D2。如图6A所示,在本实施例中,所述钻孔142的基准孔的孔径D1为800微米,其对应的所述第二检测用线路141的线 宽D3为150微米及二线之间的线距D4为500微米,以及其最大跨距D2(即2D3+D4)为800微米。因此,根据预设的线宽D3、线距D4、最大跨距D2及孔俓D1的尺寸,每一对所述第二检测用线路141的左、右二条线路是否受到对应的所述钻孔142的基准孔、正向偏移孔或负向偏移孔钻断而形成断路位置皆已预先设定。如图6、6A、6B及6C所示,在本发明较佳实施例中,预设使所述钻孔142的基准孔切断二条所述第二检测用线路141;每一所述钻孔142的正向偏移孔皆可切断所述第二检测用线路141的右条线路;而每一所述钻孔142的负向偏移孔皆可切断所述第二检测用线路141的左条线路。也就是,在预设情况下,在所述钻孔142的基准孔二侧被切断的总断路点数量(5个右断路点及5个左断路点)应是相等的。
然而,请再参照图7所示,在本发明较佳实施例中,上述预设的X轴正向偏移量及负向偏移量通常会受到实际上掩膜曝光形成线路图案时的曝光偏移量影响,通常会导致实际形成断路的位置与预设形成断路的位置之间有所不同。本发明即是利用量测实际断路位置来与预设断路位置做比较,以便换算得到所述第二检测用线路141在所述基板条100的X轴方向上的线路偏移量。本发明的换算方式如下:假设实际上掩膜曝光形成线路图案时存在曝光偏移量,若曝光偏移量造成所述第二检测用线路141偏移达到20微米或以上,比如左偏20微米(即-20微米),则实际上所述编号-1位置的第二检测用线路141与其所述钻孔142的负向偏移孔相切的关系将变成如原本预设所述编号0位置的第二检测用线路141与所述钻孔142的基准孔相切的关系,也就是在编号-1位置的钻孔142实际上将会同时钻断所述第二检测用线路141的左、右二线路。所述编号+5至0位置的第二检测用线路141将不会被对应的所述钻孔142钻断左线路,所述编号-2至-5位置的第二检测用线路141号不会被对应的所述钻孔142钻断右线路。也就是,所述编号-1位置的第二检测用线路141与对应的所述钻孔142的负向偏移孔将成为新的基准线路及基准孔, 且在所述实际基准孔(编号-1位置的负向偏移孔)二侧被切断的总断路点数量(6个右断路点及4个左断路点)不相等。
在电性测量时,本发明即可利用现有电性测试探针装置(未绘示)的数个探针来分别接触各编号+5至-5位置的所述检测接垫143,以记录所述第二检测用线路141的左、右线路的断路点数量。以所述第二检测用线路141向左偏移20微米为例,在实际基准孔(编号-1位置的负向偏移孔)右侧被切断的右线路的断路点数量是6个,在实际基准孔左侧被切断的左线路的断路点数量是4个,每当偏移量超过一倍、二倍......或n倍预设偏移量(20um)时,则实际基准孔二侧被切断的左、右线路断路点数量差值将为2个、4个......或2n个。所以,换算用的公式为:
(实际基准孔左侧总断路点数量-实际基准孔右侧总断路点数量)/2×预设偏移量=X轴方向线路偏移量
例如:(4-6)/2×20微米=-20微米
-20微米即为所述第二检测用线路141实际上在所述基板条100的X轴方向上的线路偏移量。
当所述第二检测用线路141相对所述钻孔142的原先预设基准孔、正向偏移孔及负向偏移孔是向右偏移时,线路偏移量示意为正数;若向左偏移时,线路偏移量示意为负数。当所述第二检测线路区14另包含所述内层检测接垫144、145时,则本发明可利用现有电性测试探针装置(未绘示)的数个探针来分别接触各编号+5至-5位置的所述内层检测接垫144、145,以测量所述内层检测线路区(未绘示)在所述基板条100的X轴方向上的线路偏移量。同理,即可利用相同公式测量所述内层检测线路区在所述基板条100的X轴方向上的各内层线路偏移量,以及内层与外层之间线路的累计堆叠对位偏差程度,且不需预先测量各层线路的蚀刻咬蚀量,因而有利于提高线路偏移量的测量便利性。
在分别利用所述第一检测线路区13及第二检测线路区14来得到实际Y轴方向及X轴方向上的线路偏移量之后,即可得知外层线路的总线路偏移量的换算公式为:
接着,并可计算所述基板条100的所有内层与外层之间线路的累计堆叠对位偏差程度造成的内外层总偏移量,其换算的公式为:。
所述第一检测线路区13的第一检测用线路131的预设Y轴正向/负向偏移量为20微米时,其无法测量小于10微米以下的线路偏移量,也就是其检测误差值等于预设偏移量的1/2。同样的,所述第二检测线路区14的第二检测用线路141的预设X轴正向/负向偏移量为20微米时,其无法测量小于10微米以下的线路偏移量,也就是其检测误差值等于预设偏移量的1/2。再者,外层线路的总线路偏移量的检测误差值经计算则为14微米,所有内层与外层之间线路的内外层总偏移量的检测误差值则为28微米。当预设Y轴或X轴的正向/负向偏移量依所述基板条100的产品尺寸不同而改变时,本发明的检测误差值也会同步变小或变大,并可利用调整所述钻孔132、142的大小,来控制检测误差值在一可接受的范围内,以确保检测的精确度。
如上所述,相较于现有通过操作人员目视观测实物或其放大后的线路图案影像来加以判定及测量偏移量数值导致容易影响偏移量的测量精确度等缺点,图1至7的本发明电路基板测量线路偏移量的方法及构造分别利用在Y轴、X轴方向刻意偏移排列的所述钻孔132、142搭配所述第一及第二检测用线路131、141来进行电性测量,以取得所述第一及第二检测用线路131、141的断路(open circuit)位置,再通过断路位置来换算得到所述第一及第二检测用线路131、141在Y轴、X轴方向的实际线路偏移量,因而推知掩膜曝光形 成线路图案时的曝光偏移量,因而有利于提高线路偏移量的测量效率及测量精确度。再者,若所述基板条100包含多层线路,则外层线路的第一及第二检测用线路131、141可设置数个检测接垫135、136、144、145,每一检测接垫135、136、144、145对应连接到内层检测用线路,以便进行电性测量内层检测用线路的断路位置,再通过断路位置来换算得到内层线路的线路偏移量,以及内层与外层之间检测用线路的累计堆叠对位偏差程度,且不需预先测量各层线路的蚀刻咬蚀量,因而有利于提高多层电路基板线路偏移量的测量便利性。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已公开的实施例并未限制本发明的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。
Claims (14)
1.一种电路基板测量线路偏移量的方法,其特征在于:所述方法包含:
沿一基板条的Y轴方向钻凿数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,其中所述数个正向偏移孔以所述基准孔为基准以累加的Y轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的Y轴负向偏移量排列在所述基准孔另一侧;在所述基板条上形成一第一检测线路区,其中所述第一检测线路区具有数对第一检测用线路沿所述基板条的X轴方向延伸设置,且每一对所述第一检测用线路皆对应于所述钻孔的其中一个;
电性测量判断每一对所述第一检测用线路是否受到对应的所述钻孔钻断而形成断路位置;及
依据所述断路位置换算得到所述第一检测用线路在所述基板条的Y轴方向上的线路偏移量。
2.一种电路基板测量线路偏移量的方法,其特征在于:所述方法包含:
在一基板条上形成一第一检测线路区,其中所述第一检测线路区具有数对第一检测用线路沿所述基板条的X轴方向延伸设置;
沿所述基板条的Y轴方向钻凿数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,其中所述数个正向偏移孔以所述基准孔为基准以累加的Y轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的Y轴负向偏移量排列在所述基准孔另一侧,且所述钻孔的每一个皆对应于一对所述第一检测用线路;
电性测量判断每一对所述第一检测用线路是否受到对应的所述钻孔钻断而形成断路位置;及
依据所述断路位置换算得到所述第一检测用线路在所述基板条的Y轴方向上的线路偏移量。
3.如权利要求1或2所述的电路基板测量线路偏移量的方法,其特征在于:利用光刻胶膜、光掩膜曝光及蚀刻工艺在一基板条的一表面上形成至少一电路基板区域及一连接框条区域,所述第一检测线路区位于所述连接框条区域内。
4.如权利要求1或2所述的电路基板测量线路偏移量的方法,其特征在于:每一所述第一检测用线路的一端连接于一共同线路,及其另一端连接于至少一检测接垫。
5.如权利要求1或2所述的电路基板测量线路偏移量的方法,其特征在于:所述第一检测线路区另包含数个内层检测接垫,其分别连接到至少一内层线路的至少一内层检测线路区的数个内层检测用线路,以测量所述内层检测线路区在所述基板条的Y轴方向上的线路偏移量。
6.如权利要求1或2所述的电路基板测量线路偏移量的方法,其特征在于:所述基板条的Y轴方向是所述基板条的宽度方向或长度方向。
7.一种电路基板测量线路偏移量的构造,其特征在于:所述构造包含:一第一检测线路区,形成在一基板条上,其中所述第一检测线路区具有数对第一检测用线路沿所述基板条的X轴方向延伸设置;及
数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,沿一基板条的Y轴方向钻凿而成,其中所述数个正向偏移孔以所述基准孔为基准以累加的Y轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的Y轴负向偏移量排列在所述基准孔另一侧,且每一对所述第一检测用线路皆对应于所述钻孔的其中一个。
8.一种电路基板测量线路偏移量的方法,其特征在于:所述方法包含:沿一基板条的Y轴方向钻凿数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,其中所述数个正向偏移孔以所述基准孔为基准以累加的X轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以
所述基准孔为基准以累加的X轴负向偏移量排列在所述基准孔另一侧;在所述基板条上形成一第二检测线路区,其中所述第二检测线路区具有二条第二检测用线路沿所述基板条的Y轴方向延伸设置,且所述第二检测用线路沿所述钻孔的排列设置;
电性测量判断二条所述第二检测用线路是否受到所述钻孔钻断而形成断路位置;及
依据所述断路位置换算得到所述第二检测用线路在所述基板条的X轴方向上的线路偏移量。
9.一种电路基板测量线路偏移量的方法,其特征在于:所述方法包含:
在一基板条上形成一第二检测线路区,其中所述第二检测线路区具有二条第二检测用线路沿所述基板条的Y轴方向延伸设置;
沿所述基板条的Y轴方向钻凿数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,其中所述数个正向偏移孔以所述基准孔为基准以累加的X轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以所述基准孔为基准以累加的X轴负向偏移量排列在所述基准孔另一侧,且所述钻孔的每一个皆沿二条所述第二检测用线路排列;
电性测量判断二条所述第二检测用线路是否受到所述钻孔钻断而形成断路位置;及
依据所述断路位置换算得到所述第二检测用线路在所述基板条的X轴方向上的线路偏移量。
10.如权利要求8或9所述的电路基板测量线路偏移量的方法,其特征在于:利用光刻胶膜、光掩膜曝光及蚀刻工艺在一基板条的一表面上形成至少一电路基板区域及一连接框条区域,所述第二检测线路区位于所述连接框条区域内。
11.如权利要求8或9所述的电路基板测量线路偏移量的方法,其特征在于:每一所述第二检测用线路在任二相邻所述钻孔之间皆延伸连接至少一检测接垫。
12.如权利要求8或9所述的电路基板测量线路偏移量的方法,其特征在于:所述第二检测线路区另包含数个内层检测接垫,其分别连接到至少一内层线路的至少一内层检测线路区的数个内层检测用线路,以测量所述内层检测线路区在所述基板条的X轴方向上的线路偏移量。
13.如权利要求8或9所述的电路基板测量线路偏移量的方法,其特征在于:所述基板条的X轴方向是所述基板条的长度方向或宽度方向。
14.一种电路基板测量线路偏移量的构造,其特征在于:所述构造包含:一第二检测线路区,形成在一基板条上,其中所述第二检测线路区具有二条第二检测用线路沿所述基板条的Y轴方向延伸设置;及
数个钻孔,其包含一基准孔、数个正向偏移孔及数个负向偏移孔,沿所述基板条的Y轴方向钻凿而成,其中所述数个正向偏移孔以基准孔为基准以累加的X轴正向偏移量排列在所述基准孔一侧,及所述数个负向偏移孔以累加的X轴负向偏移量排列在所述基准孔另一侧,且所述钻孔的每一个皆沿二条所述第二检测用线路排列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101979653A CN102054719B (zh) | 2009-10-30 | 2009-10-30 | 电路基板测量线路偏移量的方法及构造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101979653A CN102054719B (zh) | 2009-10-30 | 2009-10-30 | 电路基板测量线路偏移量的方法及构造 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102054719A CN102054719A (zh) | 2011-05-11 |
CN102054719B true CN102054719B (zh) | 2012-11-14 |
Family
ID=43958910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101979653A Active CN102054719B (zh) | 2009-10-30 | 2009-10-30 | 电路基板测量线路偏移量的方法及构造 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102054719B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107621602B (zh) * | 2017-08-15 | 2020-04-03 | 大族激光科技产业集团股份有限公司 | 集成电路芯片载板的测试方法 |
CN112466001B (zh) * | 2019-09-09 | 2022-06-28 | 苏州维嘉科技股份有限公司 | 钻锣机加工精度的验证方法、装置、钻锣机及存储介质 |
TWI754194B (zh) * | 2019-12-16 | 2022-02-01 | 頎邦科技股份有限公司 | 電路板 |
CN113834827B (zh) * | 2020-06-24 | 2024-04-12 | 江苏长电科技股份有限公司 | 多层电路基板及其偏移检测方法 |
CN112188726B (zh) * | 2020-10-20 | 2021-11-12 | 深圳市强达电路股份有限公司 | 一种通过电测试进行v_cut深度检测的多层板 |
CN114383491A (zh) * | 2021-11-26 | 2022-04-22 | 广州美维电子有限公司 | 机械钻孔的快速偏位检查方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1198006A (zh) * | 1997-03-07 | 1998-11-04 | 日本电气株式会社 | 用于验证通孔开通的检验图形结构 |
CN101034068A (zh) * | 2007-04-28 | 2007-09-12 | 友达光电股份有限公司 | 胶材的检测方法及检测装置 |
CN101184364A (zh) * | 2006-11-14 | 2008-05-21 | 日本梅克特隆株式会社 | 印刷电路板的检查用靶 |
-
2009
- 2009-10-30 CN CN2009101979653A patent/CN102054719B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1198006A (zh) * | 1997-03-07 | 1998-11-04 | 日本电气株式会社 | 用于验证通孔开通的检验图形结构 |
CN101184364A (zh) * | 2006-11-14 | 2008-05-21 | 日本梅克特隆株式会社 | 印刷电路板的检查用靶 |
CN101034068A (zh) * | 2007-04-28 | 2007-09-12 | 友达光电股份有限公司 | 胶材的检测方法及检测装置 |
Non-Patent Citations (2)
Title |
---|
JP特开2005-268318A 2005.09.29 |
JP特开2007-158257A 2007.06.21 |
Also Published As
Publication number | Publication date |
---|---|
CN102054719A (zh) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102054719B (zh) | 电路基板测量线路偏移量的方法及构造 | |
CN100496196C (zh) | 多层印刷电路板和印刷电路板用测试体 | |
CN101330804B (zh) | 印刷基板的制造方法以及印刷基板 | |
CN104582331B (zh) | 多层线路板的内层偏位检测方法 | |
US6262579B1 (en) | Method and structure for detecting open vias in high density interconnect substrates | |
CN101697001B (zh) | 一种检测多层印制电路板层间位置偏移的方法 | |
EP1334810B1 (en) | Circuit board production method and circuit board production data | |
CN106961796B (zh) | 一种便于检测背钻孔精度的pcb的制作方法 | |
TWI443796B (zh) | 電性對準標記組及其用法 | |
US20010048145A1 (en) | Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof | |
CN101133689A (zh) | 具有导电测试面的多层印刷电路板和确定内层错位的方法 | |
CN107770974A (zh) | 一种层间对准度检测模块的设计 | |
CN103702509B (zh) | 台阶状线路板及其制作方法 | |
KR100267483B1 (ko) | 바이어 홀 개구 검사용 첵크 패턴 | |
JP3087899B2 (ja) | 厚膜薄膜混成多層配線基板の製造方法 | |
KR20110020098A (ko) | 프로브 카드용 스페이스 트랜스포머 및 그 제조방법 | |
US6647311B1 (en) | Coupler array to measure conductor layer misalignment | |
KR100575619B1 (ko) | 테스트 패턴 | |
CN111836464A (zh) | 集成电路基板与集成电路基板制造方法 | |
CN107835559B (zh) | 一种印刷电路板pcb制作方法及pcb | |
JP3714828B2 (ja) | プリント基板の不良判定方法及びこの判定に用いるマーク | |
CN112563149B (zh) | 精准测量钻刻大小的方法及剥离工艺 | |
CN212367617U (zh) | 集成电路基板 | |
JP4026329B2 (ja) | 素子内蔵配線板の製造方法 | |
CN101262741B (zh) | 在基板工艺中形成用以量测基板尺寸的量测靶点的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD. Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC. |
|
CP01 | Change in the name or title of a patent holder |
Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300 Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300 Patentee before: Advanced Semiconductor (Shanghai), Inc. |