CN111836464A - 集成电路基板与集成电路基板制造方法 - Google Patents

集成电路基板与集成电路基板制造方法 Download PDF

Info

Publication number
CN111836464A
CN111836464A CN202010799860.1A CN202010799860A CN111836464A CN 111836464 A CN111836464 A CN 111836464A CN 202010799860 A CN202010799860 A CN 202010799860A CN 111836464 A CN111836464 A CN 111836464A
Authority
CN
China
Prior art keywords
integrated circuit
positioning structure
conductive layer
circuit substrate
auxiliary positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010799860.1A
Other languages
English (en)
Inventor
林佳德
赖程义
王振坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASE Shanghai Inc
Original Assignee
ASE Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASE Shanghai Inc filed Critical ASE Shanghai Inc
Priority to CN202010799860.1A priority Critical patent/CN111836464A/zh
Publication of CN111836464A publication Critical patent/CN111836464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种集成电路基板。所述集成电路基板包括：辅助定位结构以及偏移侦测结构。所述辅助定位结构用于定义钻孔位置。所述偏移侦测结构设置于所述辅助定位结构之上，并相对所述辅助定位结构的中心对称设置。

Description

集成电路基板与集成电路基板制造方法
技术领域
本申请是有关一种装置，详细来说，是有关于一种集成电路基板与集成电路基板制造方法。
背景技术
传统上，在对电路板，尤其是多层电路板进行钻孔时，由于钻孔位置由上层的绝缘层(例如树脂)和导电层(例如铜层)所覆盖，无法有效侦测钻孔位置与预设位置是否偏移。
发明内容
有鉴于此，本申请的目的之一在于提供一种集成电路基板与集成电路基板制造方法。
依据本申请的一实施例，公开一种集成电路基板。所述集成电路基板包括：辅助定位结构以及偏移侦测结构。所述辅助定位结构用于定义钻孔位置。所述偏移侦测结构设置于所述辅助定位结构之上，并相对所述辅助定位结构的中心对称设置。
依据本申请的一实施例，所述辅助定位结构与所述偏移侦测结构为蚀刻制成结构，并且所述偏移侦测结构包括对称所述辅助定位结构的所述中心设置的两条辅助线。
依据本申请的一实施例，所述两条辅助线为两条朝第一方向延伸的平行线。
依据本申请的一实施例，每一辅助线的线宽在0.075～0.085mm的范围。
依据本申请的一实施例，每一辅助线的线宽为0.08mm。
依据本申请的一实施例，所述两条辅助线的线距是钻孔直径、所述两条辅助线各一半的线宽以及蚀刻所述两条辅助线时在第二方向产生的侧蚀量的总和扣除在所述第二方向允许的最大偏移量，其中所述第一方向与所述第二方向垂直。
依据本申请的一实施例，公开一种集成电路基板。所述集成电路基板包括：基板、第一导电层、绝缘层、第二导电层以及通孔。所述第一导电层形成于所述基板之上。所述第一导电层包括：辅助定位结构以及偏移侦测结构。所述辅助定位结构用于定义钻孔位置。所述偏移侦测结构设置于所述辅助定位结构之上，并相对所述辅助定位结构的中心对称设置。所述绝缘层形成于所述第一导电层之上。所述第二导电层形成于所述绝缘层之上。所述通孔贯穿所述基板、所述第一导电层、所述绝缘层以及所述第二导电层。
依据本申请的一实施例，所述辅助定位结构环绕所述通孔。
依据本申请的一实施例，所述偏移侦测结构与所述通孔部分重叠。
依据本申请的一实施例，公开一种集成电路基板制造方法。所述集成电路基板制造方法包括：在基板上形成第一导电层；对所述第一导电层进行蚀刻工艺以产生图案化导电层，所述图案化导电层包括辅助定位结构以及偏移侦测结构，所述辅助定位结构用于定义钻孔位置，所述偏移侦测结构设置于所述辅助定位结构之上并相对所述辅助定位结构的中心对称设置；在所述图案化导电层上依序形成绝缘层及第二导电层；对所述绝缘层及所述第二导电层对应所述辅助定位结构的所述中心位置进行钻孔作业以产生通孔；以及依据所述通孔与所述偏移侦测结构判断所述通孔是否偏移。
附图说明
附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
图1是依据本申请一实施例之集成电路基板的俯视视图。
图2是依据本申请一实施例之图案化结构的俯视视图。
图3A至图3E是依据本申请一实施例之制造集成电路基板的流程图。
图4是依据本申请一实施例之钻孔作业后图案化导电层的俯视视图。
图5是依据本申请一实施例之集成电路基板制造方法的流程图。
具体实施方式
以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。
当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。
传统的多层电路板(如四层电路板)包括位于中间的基板(如BT板)、形成于基板上下两侧的第一导电层(如铜层)、形成于第一导电层上下两侧的绝缘层(如树脂)以及形成于绝缘层上下两侧的第二导电层(如铜层)。传统上，当要对多层电路板进行钻孔作业时，会在第一导电层(如铜层)上以蚀刻方式去除部分导电材料(如铜)，借此形成图案化导电层，而所述图案化导电层中的图案化结构将作为钻孔时的靶标。
接着，在图案化导电层上依序形成绝缘层和第二导电层。当要进行钻孔作业时，会先通过X射线观察被绝缘层和第二导电层覆盖的图案化导电层以确认作为靶标的图案化结构的位置，再进行钻孔作业。使用传统的图案化结构来进行钻孔在水平方向上的偏移是容易观察且可允许的，然而，并无法有效地侦测钻孔位置在垂直方向上是否偏移。因此，本申请提出一种集成电路基板与集成电路基板制造方法来解决上述问题。
图1是依据本申请一实施例之集成电路基板1的俯视视图。在某些实施例中，集成电路基板1是一种多层电路板。在某些实施例中，集成电路基板1是一种四层电路板。集成电路基板1包括位于中间的基板(图未示)以及形成于所述基板上下两侧的导电层10。在某些实施例中，基板可以是BT基板，导电层10可以包括铜。
如上所述，集成电路基板1还可包括形成于导电层10上下两侧的绝缘层以及形成于所述绝缘层上下两侧的另一导电层。图1仅描绘与本申请发明精神相关的部分以方便说明。
导电层10包括图案化结构11和12。在某些实施例中，图案化结构11和12位于集成电路基板1的左右两侧中间位置。图案化结构11和12作为靶标以定义钻孔位置，其中图案化结构11和12为水平对称的结构。在某些实施例中，图案化结构11和12是对导电层10进行蚀刻所制成。
图2是依据本申请一实施例之图案化结构11的俯视视图。由于图案化结构11与图案化结构12为水平对称的结构，故后续实施例仅以图案化结构11做范例说明，本领域技术人员应能轻易将其延伸至图案化结构12。
图案化结构11包括辅助定位结构21、主要定位结构22以及偏移侦测结构23。辅助定位结构21与主要定位结构22用于定义钻孔位置。详细来说，主要定位结构22作为标靶靶心以标记钻孔位置。辅助定位结构21包围主要定位结构22，并且辅助定位结构21与主要定位结构22同心设置。因此，辅助定位结构21可视为钻孔位置的边界，换言之，辅助定位结构21可定义钻孔位置的最大偏移量。
偏移侦测结构23设置于辅助定位结构21之上，并相对主要定位结构22以及辅助定位结构21的中心对称设置。详细来说，偏移侦测结构23包括相对辅助定位结构21的中心位置对称设置的辅助线231与辅助线232。辅助线231与辅助线232沿第一方向(x轴方向)延伸并且平行。在某些实施例中，辅助线231与232的线宽在0.075～0.085mm的范围。优选地，辅助线231与232的线宽为0.08mm。
在某些实施例中，辅助定位结构21、主要定位结构22以及偏移侦测结构23是蚀刻制成。由于蚀刻的等向性特质，在蚀刻辅助定位结构21、主要定位结构22以及偏移侦测结构23时会产生侧向蚀刻。在某些实施例中，辅助线231与232的线距(即线中心到线中心的距离)设计为钻孔的直径、辅助线231与232各一半的线宽(即单一辅助线线宽)以及蚀刻辅助线231与232时在第二方向(y轴方向)产生的侧蚀量的总和扣除在第二方向(y轴方向)允许的最大偏移量。
需注意的是，在本实施例中，辅助定位结构21与主要定位结构22为同心圆结构。在某些实施例中，主要定位结构22的孔径为3.15mm。然而，此并非本申请的限制。在其他实施例中，辅助定位结构21与主要定位结构22可以是同心设置的其他形状。
图3A至图3E是依据本申请一实施例之制造集成电路基板的流程图。在某些实施例中，图3A至图3E所示流程可用于实现图1的集成电路基板1。需注意的是，图3A至图3E所示流程仅描绘集成电路基板中与本发明精神相关的部分。
在图3A中，导电层31形成于基板30的上方。另外，导电层31’形成于基板30的下方。在某些实施例中，基板30是BT板，而导电层31和31’包括铜。
在图3B中，对导电层31进行蚀刻作业以产生图案化导电层32。图案化导电层32包括辅助定位结构321、主要定位结构322以及偏移侦测结构323，其中偏移侦测结构323包括辅助线3231和3232。同样地，对导电层31’进行蚀刻作业以产生图案化导电层32’。图案化导电层32’包括辅助定位结构321’、主要定位结构322’以及偏移侦测结构323’，其中偏移侦测结构323’包括辅助线3231’和3232’。辅助定位结构321与321’、主要定位结构322与322’以及偏移侦测结构323与323’与图2所示的对应元部件相同，详细说明在此省略。
在图3C中，绝缘层33形成于图案化导电层32的上方，并且绝缘层33’形成于图案化导电层32’的下方。在某些实施例中，绝缘层33与33’包括树脂。
在图3D中，导电层34形成于绝缘层33的上方，并且导电层34’形成于绝缘层33’的下方。在某些实施例中，导电层34和34’包括铜。
在图3E中，通过照射X射线来观察辅助定位结构321、主要定位结构322以及偏移侦测结构323的位置，并且依据主要定位结构322所代表的标靶位置来进行钻孔作业以产生通孔35。
图4是依据本申请一实施例之钻孔作业后图案化导电层32的俯视视图。如图4所示，辅助定位结构321环绕通孔35，并且偏移侦测结构323与通孔35有部分重叠。依据偏移侦测结构323与通孔35的重叠即可判断通孔35在第二方向(即y轴方向)上是否有偏移。以图4实施例为范例说明，通孔35与辅助线3231切边，而与辅助线3232部分重叠。如此可知，通孔35向下偏移。
图5是依据本申请一实施例之集成电路基板制造方法50的流程图。在某些实施例中，集成电路基板制造方法50可用于实现图1的集成电路基板1。倘若大致上可的到相同的结果，本申请并不限制完全依照图5所示的流程步骤来执行。集成电路基板制造方法50可归纳如下：
步骤51：在基板上形成第一导电层。
步骤52：对第一导电层进行蚀刻工艺以产生图案化导电层，图案化导电层包括辅助定位结构以及偏移侦测结构，辅助定位结构用于定义钻孔位置，偏移侦测结构设置于辅助定位结构之上并相对辅助定位结构的中心对称设置。
步骤53：在图案化导电层上依序形成绝缘层及第二导电层。
步骤54：对绝缘层及第二导电层对应辅助定位结构的中心位置进行钻孔作业以产生通孔。
步骤55：依据通孔与偏移侦测结构判断通孔是否偏移。
本领域技术人员在阅读完上述实施例后应能轻易理解集成电路基板制造方法50的细节，详细说明在此省略以省篇幅。

Claims (10)

1.一种集成电路基板，其特征在于，包括：
辅助定位结构，用于定义钻孔位置；以及
偏移侦测结构，设置于所述辅助定位结构之上，并相对所述辅助定位结构的中心对称设置。
2.如权利要求1所述的集成电路基板，其特征在于，所述辅助定位结构与所述偏移侦测结构为蚀刻制成结构，并且所述偏移侦测结构包括对称所述辅助定位结构的所述中心设置的两条辅助线。
3.如权利要求2所述的集成电路基板，其特征在于，所述两条辅助线为两条朝第一方向延伸的平行线。
4.如权利要求3所述的集成电路基板，其特征在于，每一辅助线的线宽在0.075～0.085mm的范围。
5.如权利要求4所述的集成电路基板，其特征在于，每一辅助线的线宽为0.08mm。
6.如权利要求3所述的集成电路基板，所述两条辅助线的线距是钻孔直径、所述两条辅助线各一半的线宽以及蚀刻所述两条辅助线时在第二方向产生的侧蚀量的总和扣除在所述第二方向允许的最大偏移量，其中所述第一方向与所述第二方向垂直。
7.一种集成电路基板，其特征在于，包括：
基板；
第一导电层，形成于所述基板之上，包括：
辅助定位结构，用于定义钻孔位置；以及
偏移侦测结构，设置于所述辅助定位结构之上，并相对所述辅助定位结构的中心对称设置；
绝缘层，形成于所述第一导电层之上；
第二导电层，形成于所述绝缘层之上；以及
通孔，贯穿所述基板、所述第一导电层、所述绝缘层以及所述第二导电层。
8.如权利要求7所述的集成电路基板，其特征在于，所述辅助定位结构环绕所述通孔。
9.如权利要求7所述的集成电路基板，其特征在于，所述偏移侦测结构与所述通孔部分重叠。
10.一种集成电路基板制造方法，其特征在于，包括：
在基板上形成第一导电层；
对所述第一导电层进行蚀刻工艺以产生图案化导电层，所述图案化导电层包括辅助定位结构以及偏移侦测结构，所述辅助定位结构用于定义钻孔位置，所述偏移侦测结构设置于所述辅助定位结构之上并相对所述辅助定位结构的中心对称设置；
在所述图案化导电层上依序形成绝缘层及第二导电层；
对所述绝缘层及所述第二导电层对应所述辅助定位结构的所述中心位置进行钻孔作业以产生通孔；以及
依据所述通孔与所述偏移侦测结构判断所述通孔是否偏移。
CN202010799860.1A 2020-08-11 2020-08-11 集成电路基板与集成电路基板制造方法 Pending CN111836464A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010799860.1A CN111836464A (zh) 2020-08-11 2020-08-11 集成电路基板与集成电路基板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010799860.1A CN111836464A (zh) 2020-08-11 2020-08-11 集成电路基板与集成电路基板制造方法

Publications (1)

Publication Number Publication Date
CN111836464A true CN111836464A (zh) 2020-10-27

Family

ID=72919685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010799860.1A Pending CN111836464A (zh) 2020-08-11 2020-08-11 集成电路基板与集成电路基板制造方法

Country Status (1)

Country Link
CN (1) CN111836464A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112533357A (zh) * 2020-11-17 2021-03-19 惠州市特创电子科技股份有限公司 多层电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112533357A (zh) * 2020-11-17 2021-03-19 惠州市特创电子科技股份有限公司 多层电路板

Similar Documents

Publication Publication Date Title
US6037547A (en) Via configuration with decreased pitch and/or increased routing space
US8151455B2 (en) Printed circuit board and method of manufacturing the same
US7605075B2 (en) Multilayer circuit board and method of manufacturing the same
US7750650B2 (en) Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
US20150107880A1 (en) Multilayer printed circuit board
US9832873B2 (en) Circuit board structure
CN111836464A (zh) 集成电路基板与集成电路基板制造方法
CN102054719B (zh) 电路基板测量线路偏移量的方法及构造
CN212367617U (zh) 集成电路基板
JPH06216488A (ja) プリント配線板及びその加工方法
KR100267483B1 (ko) 바이어 홀 개구 검사용 첵크 패턴
JP4840559B2 (ja) プリント配線板及びその製造装置並びに製造方法
JP2010103435A (ja) 配線基板及びその製造方法
US8315064B2 (en) Apparatus for detecting pattern alignment error
KR100575619B1 (ko) 테스트 패턴
JPH08125396A (ja) 実装用電子部品及び実装用電子部品実装方法
CN214481456U (zh) 集成电路基板
KR100992637B1 (ko) 인쇄회로기판 제조용 모재와 그를 사용한 인쇄회로기판의제조방법
CN220172125U (zh) 集成电路板材以及集成电路载板
TWI812074B (zh) 封裝基板及其製法
JP2005268414A (ja) 多層セラミック基板およびその製造方法
JP2017175014A (ja) 基板内層用チップ抵抗器、基板内層用チップ抵抗器の製造方法および部品内蔵型回路基板
US20240114625A1 (en) Circuit board and back drilling processing method
JP7101512B2 (ja) 回路基板及びその製造方法
CN114914222A (zh) 用于制备封装基板的承载板、封装基板结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination