CN100496196C - 多层印刷电路板和印刷电路板用测试体 - Google Patents
多层印刷电路板和印刷电路板用测试体 Download PDFInfo
- Publication number
- CN100496196C CN100496196C CNB2005800024664A CN200580002466A CN100496196C CN 100496196 C CN100496196 C CN 100496196C CN B2005800024664 A CNB2005800024664 A CN B2005800024664A CN 200580002466 A CN200580002466 A CN 200580002466A CN 100496196 C CN100496196 C CN 100496196C
- Authority
- CN
- China
- Prior art keywords
- substrate
- resistive element
- circuit board
- foil gauge
- strain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10151—Sensor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提出了一种多层印刷电路板和印刷电路板用测试体,该多层印刷电路板在具有内层导体电路的基板上进一步通过树脂绝缘层而设有1层以上的外层导体电路,在基板内埋设有应变片,该应变片是电阻元件被由聚酰亚胺或热塑性树脂形成的树脂薄膜夹持而成的,与电阻元件相连接的电极从树脂薄膜中露出,该露出的电极与设置在基板上的导通孔电连接。通过这样的结构,即使因为冲击实验等而在树脂绝缘层上产生裂纹,也可通过树脂薄膜层阻止裂纹的扩展,构成应变片的电阻元件不会破损。并且不仅可以正确测定基板表面的应变信息、还可以正确测定所期望的位置的应变信息,而且可以正确测定负载在基板上的实际应力。
Description
技术领域
本发明涉及一种具有应变测定功能的多层印刷电路板和印刷电路板用测试体。
背景技术
近年来,对于电路基板要求其所搭载的元件高密度化,特别是存在减少焊料凸起和减小封装尺寸的倾向。
其结果,实际情况是,伴随焊接尺寸的大幅减少,对于焊接的力学可靠度的要求也变得更严格。并且,近年来,关于这个领域,因为计算机功能的显著改善,应力模拟变得盛行起来。但是,虽然各家公司的应变测定等正在盛行,但实际情况是,要获得模拟结果和实际测量的匹配还是比较困难的。
例如,在日本专利特开2001-15882号公报中记载的内藏应变片的电路基板中,若在受到弯曲或冲击时,测定基板表面的焊接所带来的应变和应变速度的影响,则可以获得达到破坏的实际应力等信息,但现状是,测定焊接的应变量是比较困难的,因而要将应变片设置在尽可能靠近接合部位的位置,测定应变,获得与破坏相关的数据。
但是,仅靠这样的表层的应变信息,难以正确测定负载在基板上的实际应力,因此必须测定基板内部的应变。于是,在日本专利特开2000-340916号公报中提出了在基板内部埋设电阻值变化高的用于测定应变的金属、并与贯通孔连接的布线基板。
然而,在上述那样的现有的布线基板中,存在以下问题:测定由冲击实验产生的应变时,由于在树脂绝缘层产生的裂纹,而使电阻元件断裂等问题;以及设置贯通孔以便使设置在基板内部的金属箔和设置在基板表层的测定用电极电连接的情况下,由于贯通孔而产生应变,因而不能正确测定应变的问题。
因此,本发明鉴于现有技术所存在的上述问题,为了克服这些问题而进行了刻苦钻研,结果提出了目的在于不会产生树脂绝缘层裂纹和电阻元件断裂的、耐冲击性优良的、可以正确测定应变的多层印刷电路板和测试体的方案。
发明内容
本发明人们为了实现上述目的进行了刻苦钻研,其结果开发出以下述内容为要点构成的发明。
即,本发明为
(1)一种多层印刷电路板,在具有内层导体电路的基板上进一步通过绝缘层而设有1层以上的外层导体电路,其特征在于:在上述基板内埋设有应变片,该应变片是电阻元件被由聚酰亚胺或热塑性树脂制成的树脂薄膜夹持而成的,与上述电阻元件电连接的电极从上述树脂薄膜中露出,该露出的电极与设置在基板上的导通孔电连接。
并且,本发明是
(2)一种印刷电路板用测试体,是在具有内层导体电路的基板上进一步通过绝缘层而设置1层以上的外层导体电路而成的测试体,其特征在于:在上述基板内埋设有应变片,该应变片是电阻元件被由聚酰亚胺或热塑性树脂制成的树脂薄膜夹持而成的,与上述电阻元件电连接的电极从上述树脂薄膜中露出,该露出的电极与设置在基板上的导通孔电连接。
另外,下面将本发明中的多层印刷电路板和印刷电路板用测试体总称为“布线基板”来进行说明。
本发明的布线基板中,用以夹持构成上述应变片的电阻元件的树脂薄膜优选由选自聚酰亚胺或聚酯、聚四氟乙烯等热塑性树脂中的至少一种树脂形成。
并且,上述导通孔优选通过无电解镀、电镀、填充导电糊剂等导电性物质来制得。
并且,上述布线基板中,优选在其最外层上具有多个焊料凸起或焊料球。
根据本发明的布线基板,在基板内部所期望的位置埋设有应变片,由于采用构成该应变片的电阻元件被聚酰亚胺或聚酯、聚四氟乙烯等热塑性树脂这样的断裂韧性值高的树脂薄膜夹持的结构,因此即使在冲击实验等中树脂绝缘层产生裂纹,也可通过树脂薄膜层阻止裂纹的扩展,构成应变片的电阻元件不会发生破损。
并且,根据本发明的布线基板,由于埋设在基板内部所期望位置的应变片所受到的应变量相对应的应变信息可通过导通孔被提取到基板外侧,因此不仅可以正确测定基板表层的应变信息,还可以正确测定所期望位置的应变信息,并且可以正确测定负载在基板上的实际应力。
进而,由于用导电性材料完全填充的导通孔与连接到电阻元件上的电极相连接,因此变形减小,可以正确测定应力,可提高在导通孔底部的电连接性。
附图说明
图1是本发明的多层印刷电路板的截面简图。
图2是表示埋设在本发明的多层印刷电路板中的应变片的结构的简图。
图3(a)~(g)是表示制造本发明的多层印刷电路板的方法的一个例子的工序图。
具体实施方式
本发明的布线基板的第1个特征在于具有以下结构:在基板内部的所期望的位置埋设应变片,构成该应变片的电阻元件被聚酰亚胺或聚酯、聚四氟乙烯等热塑性树脂这样的断裂韧性值高的树脂薄膜夹持,其第2个特征在于,与构成该应变片的电阻元件相连接的电极从树脂薄膜的一部分中露出,该露出的电极与导通孔底部电连接,应变信息通过导通孔被提取到基板外侧。
通常的应变片仅设置在布线基板上的平坦的部分,并且布线基板的局部边缘与焊料凸起之间的最短部分的距离至少为500μm以上。因此,不能在离焊料凸起比较近的位置设置应变片,不能更严密地求出由焊料凸起引起的应变量。
与之相反,在本发明的布线基板中,由于采用在基板内部的所期望位置埋设应变片、并且该应变片的提取电极与导通孔电连接的结构,因此,例如在与设置在基板上的规定位置的焊料凸起相邻的位置露出的导通孔可以和位于该焊料凸起的大致正下方的应变片电连接,因此由该焊料凸起引起的应变信息经由导通孔来提取成为可能,可以实现正确测定应变量。亦即,即使在上述与焊料凸起的最短部分的距离不到500μm的情况下,应变的测定也成为可能。
并且,特别是,在预先制作应变片后埋入基板内的应变片所提供的应变测定数据,与在制作基板或形成基板图案时制作的应变片所提供的应变测定数据相比,可进行更准确的应变测定。制作基板时形成的应变片,由于存在应变片的部分缺陷或没有作成所期望的形状的情形,因而有时会阻碍正确的测定。
本发明的布线基板是在多层印刷电路板的内层的任意位置具有向任意方向取向的任意数量的应变片而构成的,其中,该多层印刷电路板例如是对多片在由玻璃-环氧树脂等形成的薄板的两面或单面上贴附铜箔而制成的覆铜箔层压板进行层压而形成的。
下面,首先说明本发明中采用的应变测定的原理。在应变片的内部安装有作为敏感元件的电阻元件,该敏感元件(由金属电阻箔制得的电阻元件)由于应变而发生伸缩。大多数金属若施加机械伸缩,则其电阻就会发生变化,该电阻变化率是某一常数,并与应变成比例,因此通过测定电阻值的微小的变化,可以测定出应变。
用算式表示的话如下所述。
ΔR/R=K·ε=K·ΔL/L
R:应变片的原电阻值(Ω),通常为120Ω
ΔR:由伸缩引起的电阻值的变化量(Ω)
L:应变片的原长度
ΔL:应变片的伸缩量
K:比例常数(应变系数),通常在2.1附近
ε:应变
该应变片使用惠斯通电桥,通过测量施加在电阻元件上的电压来计算应变发生前和发生后的电阻值的变化,由该电阻值的变化计算应变。
作为电阻元件,可以采用铜镍合金或镍合金、镍·铬系金属箔。这些合金由于金属伸长率而产生的电阻变化率大,对应变的感应性高。
本发明的布线基板可在基板内部的所期望的位置、向着所期望的方向埋设所期望的个数的应变片,因此不仅可以正确测定基板表层的应变信息,而且可以正确测定负载在基板上的实际的应力分布。
而且,特别是,在预先制作应变片后埋入基板内的应变片所提供的应变测定数据,与在制作基板或形成基板图案时制作的应变片所提供的应变测定数据相比,可进行更准确的应变测定。这是因为,制作基板时形成的应变片,由于存在应变片的部分缺陷或没有作成所期望的形状,因而有时会阻碍正确的测定。
与构成埋设在上述基板内部的应变片的电阻元件相连接的电极,即提取电极,其与导通孔底部电连接,通过该导通孔可以实现从基板表面到应变片的电连接,同时因为导通孔在基板内部所占的空间非常小,因此即使从外部向布线基板施加冲击,也不会受到过量的变形,可以正确地仅测定由冲击引起的应变。
并且,上述构成应变片的电阻元件因为采取被聚酰亚胺或聚酯、聚四氟乙烯等热塑性树脂这样的断裂韧性值高的树脂薄膜夹持的结构,因此,即使在冲击实验等中对树脂绝缘层施加较大应力而产生裂纹,也可通过树脂薄膜层的缓冲作用而阻止裂纹的扩展,因而构成应变片的电阻元件不会发生破损或断线。
上述树脂薄膜优选由聚酰亚胺或选自聚酯、聚四氟乙烯的热塑性树脂中的至少一种树脂形成。
聚酰亚胺或热塑性树脂能够避免受到来自外部的过量的变形,并且仅将冲击引起的应变传递到应变片上。
本发明的布线基板的特别优选的实施形态是在最外层上形成多个焊料凸起或焊料球。这是由于测定多个焊料凸起等焊料体所产生的应变是最为有效的缘故。
并且,本发明的布线基板中,优选对用于形成导通孔的开口进行无电解镀、电镀、完全填充导电糊剂等导电性物质而形成的导通孔。其原因在于,在开口内部完全填充导电性物质,从而可以进一步减小变形空间,可进行更高精度的测定。并且,还可提高与电阻元件相连接的电极和导通孔底部之间的电连接性。
并且,用于形成导通孔的开口期望是通过对树脂绝缘层进行激光照射来开口,或者通过对感光性树脂进行曝光、显影处理来开口,再通过电镀处理使该开口能够导电。由激光照射或曝光显影处理制造的开口在钻孔加工这样的大的制造工序中不会产生大的应变,因而可以形成精度高的导通孔。
并且,本发明的布线基板期望在其基板内部形成有多个应变片。这是因为可以正确测定应变的分布的缘故。
进而,本发明的布线基板,其特征在于:不仅可以用作具有应变片的多层印刷电路板,而且可以用作用于测定应变量或证实与模拟之间的匹配的测试体。
下面,具体说明本发明的布线基板的制造方法的一个例子。
(1)用氢氟酸-硝酸水溶液等蚀刻铜镍合金或镍·铬系金属箔,制造栅格状的电阻元件10。
(2)将该电阻元件10放置在聚酰亚胺薄膜12上,再放上聚酯树脂薄膜14,以50℃至150℃进行热压,夹持电阻元件10,制得应变片18(参照图2)。
(3)接着,蚀刻覆铜箔层压板20的铜箔22,在铜箔贴附面上形成应变片收纳部位24,同时形成内层导体电路图案26(参照图3(a))。然后,在应变片收纳部位24收纳上述(2)中制作的应变片18(参照图3(b))。该应变片18期望通过环氧树脂等与树脂面粘接。这是因为可以在制造工序中防止应变片18脱落。
(4)在由上述步骤(3)获得的基板的形成有应变片收纳部位24一侧的表面上,将在铜箔28上层压树脂薄膜30而制得的带树脂的铜箔32以该树脂薄膜表面与基板表面相面对的状态进行层叠,在80~150℃、50~100kg/cm2下热压,使其一体化(参照图3(c))。
(5)进而,用氯化铜水溶液等,对上述(4)中经一体化的基板的铜箔表面进行蚀刻处理,在相当于作为上述步骤(2)中形成的内层导体电路图案26的一部分的导电性焊盘的位置以及相当于电阻元件的提取电极18的位置上,设置激光入射用的开口34(参照图3(d)),对从该开口34露出的树脂绝缘层照射二氧化碳激光、紫外线激光等以除去树脂,形成导通孔形成用的微细孔36(参照图3(e))。
另外,利用蚀刻液而在铜箔上形成的激光入射用开口34的直径优选在30μm~100μm范围内。若小于30μm,就难以在开口34中填充导电性物质而实现电连接,若超过100μm,就不能防止加工时发生应变。
并且,利用激光照射而在树脂层上形成的导通孔形成用微细孔36的直径比激光入射用的开口34的直径略微小,优选在25μm~100μm的范围内。
若25μm,电连接就变困难,若超过100μm,变形空间就变大,因而产生应变信息的误差。
并且,用激光照射设置微细孔36时,优选一并除去覆盖电阻元件10的树脂薄膜层14的一部分,使电阻元件10的一部分从树脂薄膜层14露出,将此作为电阻元件10的提取电极16。
(6)对上述利用激光照射形成的微细孔36和激光入射用的开口34的内部通过无电解镀、电镀或用导电糊剂完全填充,从而制得填充导通孔38(参照图3(f))。
该填充导通孔38与上述(5)中形成的内部导体电路图案26的导电性衬垫或电阻元件10的提取电极16电连接,使得从基板的外层表面到应变片的提取电极16的电连接成为可能。
(7)接着,在形成于基板表面的无电解镀层上层压光致抗蚀剂,进行曝光、显影处理,形成抗蚀层后,进行蚀刻,形成包含导通孔区域的外层导体电路图案40(参见图3(g))。
(8)进而,根据需要,在与填充导通孔38相对应的外层导体电路图案40上设置用于搭载CSP等半导体封装体42的焊料凸起或焊料球44,从而制造本发明的布线基板(参见图1)。
下面,通过实施例来更详细地说明本发明。
(实施例1)
(1)用氢氟酸-硝酸水溶液蚀刻厚度为4~6μm的Ni-Cu合金箔(东京ワイヤ—制作所制造,商品名称为“アドバンス”),制备电阻元件。
(2)在厚度为12~14μm的聚酰亚胺薄膜(东レデユポン制造,商品名称“カプトン”)上放上该电阻元件,再在其上层叠厚度为8~10μm的聚酯薄膜(三菱树脂制造,商品名称为“ダイヤホイルH Type),在100℃、50kg/cm2下加压而进行层压,再进行外形加工,从而制得20mm□的应变片。
(3)在双面覆铜箔层压板(松下电工制造,商品名称“R1766”)的表面上层压光致抗蚀剂,进行曝光、显影处理,形成抗蚀层。
(4)用1N的氯化铜水溶液蚀刻铜箔,形成内层导体电路图案和20mm□的应变片收纳部位。
(5)使用未固化的环氧树脂,将应变片粘接到收纳部位,再于100℃固化3小时。
(6)在两面覆铜箔层压板上放上厚度为82μm的带树脂的铜箔(铜厚度为12μm,松下电工制造,商品名称“R0880”),在120℃、80kg/cm2下加压,使其一体化。
(7)在铜箔上层压光致抗蚀剂,进行曝光、显影处理以形成抗蚀层,用1N的氯化铜水溶液蚀刻铜箔,除去抗蚀层以形成直径100μm的激光照射用的开口。
(8)使用二氧化碳激光照射装置(日立制作所制造,商品名称“LCO IC21”),在脉冲条件下、以16.8mJ的条件,从上述(7)中形成的开口的上方进行激光照射,在树脂绝缘层上设置直径大致为100μm的导通孔形成用微细孔。此时一并除去聚酯树脂,从而使电阻元件的提取电极的一部分露出。
(9)在下述镀液和镀敷条件下进行无电解镀处理,在导通孔形成用微细孔的内壁表面上形成无电解铜镀膜以制造导通孔,并且在电阻元件的取出电极表面上也形成无电解铜镀膜,从而使导通孔和电阻元件的提取电极电连接。
[无电解镀水溶液]
酒石酸 0.200mol/l
硫酸铜 0.03mol/l
HCHO 0.050mol/l
NaOH 0.100mol/l
α-α’联吡啶 40mg/l
聚乙二醇(PEG) 0.10g/l
[无电解镀的条件]
在35℃的液温下进行40分钟
(10)在上述(9)中形成的无电解镀层上层压光致抗蚀剂,进行曝光、显影处理以形成抗蚀层,用1N的氯化铜水溶液蚀刻无电解镀层,形成包含导通孔区域的外层导体电路,从而制造多层印刷电路板。
(实施例2)
除了在电阻元件的两面层叠2层厚度为8~10μm的聚酯薄膜(东レデユポン制造,商品名称“カプコン”)来制造应变片以外,和实施例1同样地制造多层印刷电路板。
(实施例3)
除了在电阻元件的两面层叠2层厚度为12~14μm的聚酰亚胺薄膜(三菱树脂制造,商品名称“ダイヤホイルH Type”)来制造应变片以外,和实施例1同样地制造多层印刷电路板。
(实施例4)
除了在电阻元件的两面层叠2层厚度为10~13μm的聚四氟乙烯薄膜来制造应变片以外,和实施例1同样地制造多层印刷电路板。
(实施例5)
除了在下述镀液和镀敷条件下进行无电解镀铜处理、并用无电解镀膜填充导通孔的内部以制成所谓的填满的导通孔(filledvia)结构以外,和实施例1基本同样地制造多层印刷电路板。
[无电解镀水溶液]
酒石酸0.200mol/l
硫酸铜 0.03mol/l
HCHO 0.050mol/l
NaOH 0.100mol/l
α-α’联吡啶 40mg/l
聚乙二醇(PEG) 0.10g/l
硫脲 10mg/l
[无电解镀的条件]
在35℃的液温下进行48分钟。
(比较例1)
(1)在两面覆铜箔层压板(松下电工制造,商品名称“R1766”)的表面上层压光致抗蚀剂,进行曝光、显影处理以形成抗蚀层。
(2)用1N氯化铜水溶液蚀刻铜箔,设置内层导体图案和形成应变片的预定图案部分。
(3)在形成应变片的预定图案部分以外设置耐镀膜,浸渍到下述组成的镍镀液中,对形成应变片的预定图案部分进行镀镍,制成应变片图案(电阻元件)。
[无电解镀镍水溶液]
硫酸镍 0.1mol/l
NaH2PO2 0.2mol/l
酒石酸钠 0.2mol/l
NaOH 0.04mol/l(pH=10)
[无电解镀的条件]
在80℃的液温下进行25分钟。
(4)在上述两面覆铜箔层压板上放上厚度为82μm的带环氧树脂的铜箔(铜箔的厚度为12μm,松下电工制造,商品名称“R0880”),在120℃、80kg/cm2下加压,使其一体化。
(5)使用钻孔机,形成在其电极(2个位置)处贯通应变片图案的贯通孔。
(6)在下述镀液和镀敷条件下进行无电解镀铜处理,在贯通孔表面上形成无电解镀膜,作为导通孔。
[无电解镀铜水溶液]
酒石酸 0.200mol/l
硫酸铜 0.03mol/l
HCHO 0.050mol/l
NaOH 0.100mol/l
α-α’联吡啶 40mg/l
聚乙二醇(PEG) 0.10g/l
[无电解镀的条件]
在35℃的液温下进行40分钟。
(7)在上述带环氧树脂的铜箔上层压光致抗蚀剂,进行曝光、显影处理以形成抗蚀层,用1N的氯化铜水溶液蚀刻铜箔以形成外层的导体电路,从而制造环氧树脂绝缘层直接与应变片图案(电阻元件)接触的多层印刷电路板。
(比较例2)
在上述步骤(2)中,在上述两面覆铜箔层压板上放上厚度为55μm的带玻璃-环氧树脂的铜箔(铜箔厚度为20μm),在120℃、80kg/cm2下加压,使其一体化,除此以外,和比较例1同样地进行处理,从而制造玻璃-环氧树脂绝缘层直接与应变片图案(电阻元件)接触的多层印刷电路板。
对上述实施例1~5和比较例1、2中制造的多层印刷电路板进行如下所述的评价实验。
(应变测定)
如图3所示,通过惠斯通电桥使电阻元件通电,测定微小的电阻变化,将该电阻变化变换成应变量,在表层和正下方的层这两个位置测定实施例1(通过导通孔连接应变片)和比较例1(通过贯通孔连接应变片)的应变。测定各个测定位置的应变值、实施例1和比较例1中测定的应变测定值、以及其与应变值的误差。
它们的测定结果示于表1中。
表1
(注1)与应变值的误差(%)的计算:(εn-ε0)/ε0×100
实施例1中,与应变值的误差也在1.5%以内,可以正确测定。但是比较例1中,应变值的误差超过3.0%,不能正确测定。
因此,通过贯通孔与应变片连接时,容易产生误差。也就是说,贯通孔本身的结构对应变有影响。与此相反,通过导通孔与应变片连接时,对应变的影响变小,可以正确测定。
(下落实验)
根据J EDEC的标准(JESD 22B111 Drop Test)进行下落实验,检查电阻元件是否有断线,在进行该下落实验后,使用光学显微镜确认与应变片相邻的树脂绝缘层上是否产生裂纹。结果示于表2中。
表2
实施例1~5中,即使进行200次的下落实验,也没有观察到电阻元件(应变测定部分)出现断线。特别是用填充导通孔电连接电阻元件而制得的实施例5中,即使进行500次的下落实验也没有观察到断线,可知耐冲击性极其优良。
这可以认为是,电阻元件被聚酰亚胺或聚酯等热塑性树脂层夹持并受保护,所以即使对玻璃-环氧树脂或环氧树脂制成的树脂绝缘层施加较大的应力,也可通过由热塑性树脂制成的保护膜的缓冲作用来阻止电阻元件本身的断线,使得在强冲击时进行应变测定成为可能。
在进行300次的下落实验后,用显微镜观察时,实施例1、3、5中没有观察到裂纹,而实施例2、4中观察到略微的裂纹。
与此相反,比较例1、2中,在进行100次~200次的下落实验时,就被确认有断线,并且还确认存在裂纹。
另外,下落实验是在金属夹具上安装G感应器(キスラ—公司制造,低阻抗型感应器),将自由下落高度调节成大致100cm以使加速度(冲击最大峰)为1500G、脉冲幅度(在最大峰×10%的高度下)为0.5ms之后,在金属夹具上安装作为测定用样品的多层印刷电路板,在下落次数为50次、100次、200次、300次、500次时,检查电阻元件有无断线。
该断线的有无是将从连接在电阻元件上的电极(提取电极)连出到基板外侧的配线电线连接到事件检测器上,电阻值超过1500Ω的时候判断为“断线”。
(工业实用性)
如上述说明那样,本发明涉及一种多层印刷电路板或印刷电路板用测试体,在电路基板内部埋设电阻元件被热塑性树脂夹持而成的应变片,该电阻元件在从树脂薄膜露出的状态下与设置在基板上的导通孔电连接,可以正确测定封装在电路基板上的CSP等部件的正下方、焊接接合部位附近的应变量,因而对电路基板和搭载部件的可靠度评价是有利的。
Claims (10)
1.一种多层印刷电路板,在具有导体电路的基板上进一步通过绝缘层而设有1层以上的上层导体电路,其特征在于,在上述基板内埋设有应变片,该应变片是电阻元件被由热塑性树脂制成的树脂薄膜夹持而成的,与上述电阻元件电连接的电极从上述树脂薄膜中露出,该露出的电极和设置在基板上的导通孔电连接。
2.根据权利要求1所述的多层印刷电路板,其特征在于,上述树脂薄膜由选自聚酰亚胺、聚酯、聚四氟乙烯中的至少1种树脂形成。
3.根据权利要求1或2所述的多层印刷电路板,其特征在于,上述导通孔是填充导电性物质而形成的。
4.根据权利要求1或2所述的多层印刷电路板,其特征在于,在上述基板的最外层上具有多个焊料凸起或焊料球。
5.根据权利要求3所述的多层印刷电路板,其特征在于,在上述基板的最外层上具有多个焊料凸起或焊料球。
6.一种印刷电路板用测试体,是在具有导体电路的基板上进一步通过绝缘层而设置1层以上的上层导体电路而成的测试体,其特征在于,在上述基板内埋设有应变片,该应变片是电阻元件被由热塑性树脂制成的树脂薄膜夹持而成的,与上述电阻元件电连接的电极从上述树脂薄膜中露出,该露出的电极和设置在基板上的导通孔电连接。
7.根据权利要求6所述的印刷电路板用测试体,其特征在于,上述树脂薄膜由选自聚酰亚胺、聚酯、聚四氟乙烯中的至少1种树脂形成。
8.根据权利要求6或7所述的印刷电路板用测试体,其特征在于,上述导通孔是填充导电性物质而形成的。
9.根据权利要求6或7所述的印刷电路板用测试体,其特征在于,在上述基板的最外层上具有多个焊料凸起或焊料球。
10.根据权利要求8所述的印刷电路板用测试体,其特征在于,在上述基板的最外层上具有多个焊料凸起或焊料球。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP009489/2004 | 2004-01-16 | ||
JP2004009489 | 2004-01-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1930929A CN1930929A (zh) | 2007-03-14 |
CN100496196C true CN100496196C (zh) | 2009-06-03 |
Family
ID=34792270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800024664A Expired - Fee Related CN100496196C (zh) | 2004-01-16 | 2005-01-17 | 多层印刷电路板和印刷电路板用测试体 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7812261B2 (zh) |
EP (1) | EP1708554A4 (zh) |
JP (1) | JP4303727B2 (zh) |
KR (1) | KR20060124688A (zh) |
CN (1) | CN100496196C (zh) |
WO (1) | WO2005069707A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104006999A (zh) * | 2014-04-12 | 2014-08-27 | 北京工业大学 | 一种跌落测试pcb板及其配套卡具 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7036387B2 (en) * | 2004-05-11 | 2006-05-02 | Sun Microsystems, Inc. | Integrated strain gages for board strain characterization |
DE102006059392A1 (de) * | 2006-12-08 | 2008-06-12 | Würth Elektronik Pforzheim GmbH & Co. KG | Leiterplatte |
US20080192446A1 (en) * | 2007-02-09 | 2008-08-14 | Johannes Hankofer | Protection For Circuit Boards |
US20080239684A1 (en) * | 2007-04-02 | 2008-10-02 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same |
US8522051B2 (en) * | 2007-05-07 | 2013-08-27 | Infineon Technologies Ag | Protection for circuit boards |
JP5439019B2 (ja) * | 2008-04-24 | 2014-03-12 | 日東電工株式会社 | 表示素子用基板およびその製造方法 |
EP2273476A4 (en) * | 2008-04-24 | 2014-04-23 | Nitto Denko Corp | TRANSPARENT SUBSTRATE |
CN101762750B (zh) * | 2008-12-25 | 2011-10-26 | 上海北京大学微电子研究院 | 通孔电阻测量结构及方法 |
KR101112567B1 (ko) * | 2009-03-25 | 2012-02-16 | 한국생산기술연구원 | 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판 |
JP5416546B2 (ja) | 2009-10-23 | 2014-02-12 | 日東電工株式会社 | 透明基板 |
CN102573292B (zh) * | 2012-01-04 | 2014-07-23 | 桂林电子科技大学 | 一种内埋置电阻器的印刷电路板及其制造方法 |
TWI615367B (zh) | 2012-10-12 | 2018-02-21 | 康寧公司 | 具有保留強度之物品 |
US20150296607A1 (en) * | 2014-04-11 | 2015-10-15 | Apple Inc. | Electronic Device With Flexible Printed Circuit Strain Gauge Sensor |
US20150296622A1 (en) * | 2014-04-11 | 2015-10-15 | Apple Inc. | Flexible Printed Circuit With Semiconductor Strain Gauge |
CN108780787B (zh) * | 2016-03-15 | 2022-11-11 | 奥特斯奥地利科技与系统技术有限公司 | 具有集成应变计的部件承载件 |
CN107449349A (zh) * | 2016-05-30 | 2017-12-08 | 华为终端(东莞)有限公司 | 印刷电路板 |
DE102017204402A1 (de) * | 2017-03-16 | 2018-09-20 | Robert Bosch Gmbh | Bauelement mit mikromechanischem Sensormodul |
CN107509303A (zh) * | 2017-07-28 | 2017-12-22 | 上海创功通讯技术有限公司 | 印刷电路板 |
CN107484359A (zh) * | 2017-08-20 | 2017-12-15 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 印制电路板中内埋应变计的制备方法 |
CN107835559B (zh) * | 2017-10-19 | 2020-05-19 | 维沃移动通信有限公司 | 一种印刷电路板pcb制作方法及pcb |
CN109633344B (zh) * | 2019-01-25 | 2021-12-17 | 环旭电子股份有限公司 | 手持式装置落摔测试方法与系统 |
CN111493817B (zh) * | 2019-01-31 | 2023-10-10 | 周冠谦 | 具延展性的柔性感测装置 |
JP7426794B2 (ja) * | 2019-10-01 | 2024-02-02 | ミネベアミツミ株式会社 | センサモジュール |
JP7474964B2 (ja) | 2020-08-05 | 2024-04-26 | パナソニックIpマネジメント株式会社 | デバイス製造装置の検査方法及びデバイス製造装置 |
CN115588748B (zh) * | 2022-12-07 | 2023-04-11 | 四川启睿克科技有限公司 | 一种电池与电路板的集成装置及其制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09125264A (ja) * | 1995-11-02 | 1997-05-13 | Nippon Soken Inc | 抵抗体膜と配線膜の接続方法 |
JP3137322B2 (ja) | 1996-07-12 | 2001-02-19 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置 |
JP2000137325A (ja) * | 1998-11-04 | 2000-05-16 | Kansai Paint Co Ltd | 有機溶剤型感光性レジスト組成物及びレジストパターン形成方法 |
JP2000340916A (ja) * | 1999-05-27 | 2000-12-08 | Ricoh Co Ltd | プリント配線板 |
JP2001015882A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 歪みゲージ内蔵回路基板およびその製造方法 |
-
2005
- 2005-01-17 JP JP2005517143A patent/JP4303727B2/ja not_active Expired - Fee Related
- 2005-01-17 US US10/586,335 patent/US7812261B2/en active Active
- 2005-01-17 KR KR1020067015789A patent/KR20060124688A/ko not_active Application Discontinuation
- 2005-01-17 EP EP05704014A patent/EP1708554A4/en not_active Withdrawn
- 2005-01-17 WO PCT/JP2005/000793 patent/WO2005069707A1/ja active Application Filing
- 2005-01-17 CN CNB2005800024664A patent/CN100496196C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104006999A (zh) * | 2014-04-12 | 2014-08-27 | 北京工业大学 | 一种跌落测试pcb板及其配套卡具 |
CN104006999B (zh) * | 2014-04-12 | 2017-02-01 | 北京工业大学 | 一种跌落测试pcb板的配套卡具 |
Also Published As
Publication number | Publication date |
---|---|
KR20060124688A (ko) | 2006-12-05 |
US7812261B2 (en) | 2010-10-12 |
EP1708554A4 (en) | 2010-03-17 |
CN1930929A (zh) | 2007-03-14 |
JP4303727B2 (ja) | 2009-07-29 |
JPWO2005069707A1 (ja) | 2007-09-06 |
WO2005069707A1 (ja) | 2005-07-28 |
US20070190846A1 (en) | 2007-08-16 |
EP1708554A1 (en) | 2006-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100496196C (zh) | 多层印刷电路板和印刷电路板用测试体 | |
US8431829B2 (en) | Printed wiring board and method for manufacturing the same | |
TWI593064B (zh) | Method of manufacturing substrate with built-in element and substrate with built-in element manufactured by the method | |
KR20140033245A (ko) | 부품 내장 배선판, 부품 내장 배선판의 제조 방법 | |
US20060138638A1 (en) | Substrate for semiconductor devices and semiconductor device | |
US20130062101A1 (en) | Multilayer wiring substrate, and manufacturing method for multilayer substrate | |
CN101355064A (zh) | 半导体装置及其制造方法 | |
US8836361B2 (en) | Wiring board and probe card using the same | |
CN104509222A (zh) | 用于将至少一个部件嵌入印刷电路板的方法 | |
CN102054719B (zh) | 电路基板测量线路偏移量的方法及构造 | |
JPH11145628A (ja) | 印刷配線基板 | |
US11081436B2 (en) | Component carrier with integrated strain gauge | |
TW200907347A (en) | Structure of test carrier board with fine pitch and manufacturing method thereof | |
JP4413798B2 (ja) | 半導体装置の製造方法 | |
JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
JP4870501B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP7007882B2 (ja) | 配線基板及びその製造方法 | |
CN107484359A (zh) | 印制电路板中内埋应变计的制备方法 | |
JP2005005335A (ja) | プリント基板の製造方法 | |
JP6250309B2 (ja) | 多層配線基板の製造方法 | |
US9673063B2 (en) | Terminations | |
JP6301595B2 (ja) | 配線基板、多層配線基板の製造方法 | |
JP3610769B2 (ja) | 多層電子部品搭載用基板 | |
KR100733245B1 (ko) | 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법 | |
JP2008210885A (ja) | 多層プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090603 Termination date: 20160117 |
|
EXPY | Termination of patent right or utility model |