JPWO2005069707A1 - 多層プリント配線板およびプリント配線板用試験体 - Google Patents
多層プリント配線板およびプリント配線板用試験体 Download PDFInfo
- Publication number
- JPWO2005069707A1 JPWO2005069707A1 JP2005517143A JP2005517143A JPWO2005069707A1 JP WO2005069707 A1 JPWO2005069707 A1 JP WO2005069707A1 JP 2005517143 A JP2005517143 A JP 2005517143A JP 2005517143 A JP2005517143 A JP 2005517143A JP WO2005069707 A1 JPWO2005069707 A1 JP WO2005069707A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- substrate
- resin
- strain gauge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10151—Sensor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
その結果として、ソルダーサイズの大幅な減少に伴って、半田接合に対する力学的信頼性に対する要求もまた厳しくなっているのが実情である。また、近年、この分野に関しては、コンピュータ機能の改善が著しいため、応力シミュレーションが盛んに行われるようになってきている。しかしながら、各社で歪測定等が盛んに行われているものの、シミュレーション結果と実測の整合を取ることが難しいのが実情である。
例えば、特開2001−15882号公報に記載された歪ゲージ内蔵回路基板においては、曲げや、衝撃を受けた際に、基板表面の半田接合による歪および歪速度の影響を測定すれば、破壊に至る実際の応力等の情報を得ることができるが、現状では半田接合の歪量を測定するのが難しいため、なるべく接合部に近い箇所に歪ゲージを配設して歪を測定し、破壊との相関をとってきた。
しかしながら、このような表層の歪情報だけでは、基板に負荷される実際の応力を正確に測定することは難しいため、基板内部の歪を測定する必要があった。そこで、基板内部に抵抗値変化の高い歪測定用の金属を埋設し、スルーホール接続した配線基板が、特開2000−340916号公報にて提案されている。
ところが、上述したような従来の配線基板では、衝撃試験により生じる歪を測定する場合に、樹脂絶縁層に生じるクラックにより、抵抗素子が破断するなどの問題や、基板内部に設けた金属箔と基板表層に設けた測定用電極との電気的接続を行なうスルーホールを設ける場合に、貫通孔により歪が発生するので、正確な歪測定ができないという問題があった。
そこで、本発明は、従来技術が抱えている上記問題に鑑み、その克服のために鋭意研究した結果なされたものであり、その目的は、樹脂絶縁層にクラックが生じたり、抵抗素子が破断したりすることのない耐衝撃性に優れた、正確な歪測定を可能にした多層プリント配線板および試験体を提案することにある。
すなわち、本発明は、
(1) 内層の導体回路を有する基板上に、さらに絶縁層を介して1層以上の外層の導体回路を設けてなる多層プリント配線板において、
前記基板内に、抵抗素子がポリイミドもしくは熱可塑性樹脂からなる樹脂フィルムに挟持されてなる歪ゲージを埋設し、かつ前記抵抗素子と電気的に接続される電極が、前記樹脂フィルムから露出し、該露出した電極が基板に設けたバイアホールに電気的に接続されてなることを特徴とする多層プリント配線板であり、
また、本発明は、
(2) 内層の導体回路を有する基板上に、さらに絶縁層を介して1層以上の外層の導体回路を設けてなるプリント配線板用試験体であって、
前記基板内に、抵抗素子がポリイミドもしくは熱可塑性樹脂からなる樹脂フィルムに挟持されてなる歪ゲージを埋設し、かつ前記抵抗素子と電気的に接続される電極が、前記樹脂フィルムから露出し、その露出した電極が基板に設けたバイアホールに電気的に接続されてなることを特徴とするプリント配線板用試験体である。
なお、本発明にかかる多層プリント配線板およびプリント配線板用試験体を、以下、「配線基板」と総称して説明する。
本発明の配線基板において、上記歪ゲージを構成する抵抗素子を挟持する樹脂フィルムは、ポリイミドもしくはポリエステル、ポリテトラフルオロエチレン等の熱可塑性樹脂から選ばれる少なくとも1種類の樹脂から形成されることが好ましい。
また、上記バイアホールは、無電解めっき、電気めっき、導電性ペースト等の導電性物質を充填してなるものであることが好ましい。
また、上記配線基板において、その最外層には複数の半田バンプまたは半田ボールを有することが好ましい。
本発明の配線基板によれば、基板内部の所望の箇所に歪ゲージが埋設され、その歪ゲージを構成する抵抗素子が、ポリイミドもしくはポリエステル、ポリテトラフルオロエチレン等の熱可塑性樹脂の破壊靭性値が高い樹脂フィルムで挟持された構造を採用しているため、衝撃試験などで樹脂絶縁層にクラックが生じても、樹脂フィルム層によってクラックの進展が阻止され、歪ゲージを構成する抵抗素子が破損することがない。
また、本発明の配線基板によれば、基板内部の所望の箇所に埋設された歪ゲージが受ける歪量に対応する歪情報が、バイアホールを介して基板外側に取り出されるので、基板表層の歪情報たけではなく、所望箇所の歪情報を正確に測定することができ、基板に負荷される実際の応力を正確に測定することができる。
さらに、導電性材料で完全に充填されたバイアホールを、抵抗素子に接続される電極に接続させているので、変形が小さくなり、応力を正確に測定することができ、バイアホール底部での電気的接続性を向上させることができる。
図2は、本発明にかかる多層プリント配線板に埋設される歪ゲージの構造を示す概略図である。
図3(a)〜(g)は、本発明にかかる多層プリント配線板を製造する方法の一例を示す工程図である。
通常の歪ゲージは、配線基板上の平らな部分のみに配設され、しかも配線基板の部分端と半田バンプとの最短部分の距離が、少なくとも500μm以上ある。そのため、半田バンプから比較的に近い箇所に歪ゲージを設けることができず、半田バンプに起因する歪量をより厳密に求める事が出来なかった。
これに対して本発明にかかる配線基板では、基板内部の所望の箇所に歪ゲージを埋設し、その歪ゲージの取出し電極がバイアホールに電気的に接続された構成であるため、例えば、基板上の所定位置に設けた半田バンプに隣接した位置で露出するバイアホールは、その半田バンプのほぼ真下に位置する歪ゲージに電気的に接続することができるので、その半田バンプに起因する歪情報をバイアホールを経由して取出すことが可能となり、正確な歪み測定を実現することができる。つまり、前述した半田バンプとの最短部分の距離が500μm未満でも、歪測定を可能にさせるのである。
また、特に、予め歪ゲージを作製した後、基板内に埋め込んだ歪ゲージによる歪測定データは、基板作製もしくは基板のパターン形成時に、作製した歪ゲージによる歪測定したデータよりも正確な歪測定を行うことができる。基板作製時に形成した歪ゲージでは、歪ゲージの部分的な欠損や所望の形状に作り込めないことがあるため、正確な測定が阻害されることがあるからである。
本発明の配線基板は、例えば、ガラス−エポキシ樹脂等から形成した薄板の両面または片面に銅箔を貼付してなる銅張積層板を複数枚積層して形成した多層プリント配線板の内層の任意の位置に、かつ任意の方向に配向された任意数の歪ゲージを有して構成される。
まず、本発明において採用される歪測定の原理を、以下に説明する。歪ゲージには、受感素子として抵抗素子が内装されており、この受感素子(金属抵抗箔からなる抵抗素子)が歪によって、伸び縮みする。多くの金属は、機械的な伸び縮みを与えると、その電気抵抗は変化するが、この抵抗変化率は、ある定数をもって、歪みに比例する為、微小な抵抗値の変化を測定することで歪みを測定することが出来る。
これを数式で表現すると以下のようになる。
ΔR/R= K・ε = K・ΔL/L
R: 歪ゲージの元の抵抗値(Ω) 通常120Ω
ΔR: 伸縮によって起きた抵抗値の変化分(Ω)
L: 歪ゲージの元の長さ
ΔL: 歪ゲージの伸縮量
K: 比例定数(ゲージ率) 通常2.1付近
ε: 歪
この歪ゲージは、ホイートストーンブリッジを用いて、抵抗素子に印加される電圧を測ることにより歪発生前と発生後の抵抗値の変化を計算し、その抵抗値の変化から歪を計測する。
抵抗素子としては、銅ニッケル合金またはニッケル合金またはニッケル・クロム系金属箔を採用することができる。これらの合金は、金属の伸び率に対する抵抗変化率が大きく、歪に対する感受性が高いからである。
本発明にかかる配線基板は、基板内部の所望の箇所に、所望の方向を向いた、所望数の歪ゲージを埋設することができるので、基板表層の歪情報だけでは、基板に負荷される実際の応力分布を正確に測定することができる。
また、特に、予め歪ゲージを作製した後、基板内に埋め込んだ歪ゲージによる歪測定データは、基板作製もしくは基板のパターン形成時に、作製した歪ゲージによる歪測定したデータよりも正確な歪測定を行うことができる。基板作製時に形成した歪ゲージでは、歪ゲージ
の部分的な欠損や所望の形状に作り込めないことがあるため、正確な測定が阻害されることがあるからである。
上記基板内部に埋設された歪ゲージを構成する抵抗素子に接続される電極、すなわち取出電極は、バイアホール底部に電気的に接続され、このバイアホールを介して基板表面から歪ゲージとの電気的接続を図ることができると共に、バイアホールが基板内部に占める空間は非常に小さいため、配線基板に外部から衝撃が加えられても、過剰な変形を受けることがなく、衝撃による歪のみを正確に測定することができる。
また、上記歪ゲージを構成する抵抗素子は、ポリイミドもしくはポリエステル、ポリテトラフルオロエチレン等の熱可塑性樹脂の破壊靭性値が高い樹脂フィルムで挟持される構造であるため、衝撃試験などで樹脂絶縁層に大きな応力が加わってクラックが生じても、樹脂フィルム層の緩衝作用によってクラックの進展が阻止されるので、歪ゲージを構成する抵抗素子が破損または断線されることがない。
上記樹脂フィルムは、ポリイミドもしくはポリエステル、ポリテトラフルオロエチレンから選ばれる熱可塑性樹脂で、少なくとも1種類の樹脂から形成されることが好ましい。
ポリイミドもしくは熱可塑性樹脂は、外部からの過剰な変形を受けることを回避させて、衝撃による歪だけを歪ゲージに伝えることができるからである。
本発明の配線基板は、とくに、最外層に複数の半田バンプまたは半田ボールが形成されていることが好ましい実施の形態である。複数の半田バンプ等の半田体に起因する歪の測定に最も有効だからである。
また、本発明の配線基板において、バイアホール形成用開口に対して、無電解めっき、電気めっき、導電性ペースト等の導電性物質を完全に充填したバイアホールであることが好ましい。開口内部に導電性物質が完全に充填されているので、変形空間をさらに小さくできて、より精度の高い測定ができるからである。また、抵抗素子に接続される電極と、バイアホール底部との電気的接続性も向上させることができる。
また、バイアホール形成用開口は、樹脂絶縁層にレーザ照射を行なうことによって開口するか、感光性樹脂を露光、現像処理することにより開口させ、この開口をめっき処理により導電化することが望ましい。レーザ照射や露光現像処理による開口は、ドリル加工のように大きな製造工程において大きな歪が生じないため、精度の高いバイアホール形成が可能だからである。
また、本発明の配線基板は、その基板内部において、歪ゲージが複数形成されていることが望ましい。歪の分布を正確に測定できるからである。
さらに、本発明の配線基板は、歪ゲージを有する多層プリント配線板としてだけではなく、歪量を測定したり、シミュレーションとの整合を実証するための試験体としても使用できるという特徴がある。
以下、本発明にかかる配線基板の製造方法の一例について、具体的に説明する。
(1) 銅ニッケル合金または、ニッケル・クロム系金属箔をふっ酸−硝酸水溶液などでエッチングして、格子形状の抵抗素子10を製造する。
(2) この抵抗素子10をポリイミドフィルム12の上に載置し、さらにポリエステル樹脂フィルム14を乗せて、50℃から150℃で加熱プレスして抵抗素子10を挟持し、歪ゲージ18とする(図2参照)。
(3) 次いで、銅張積層板20の銅箔22をエッチングして、銅箔貼付面に歪ゲージ格納部24を形成すると共に、内層の導体回路パターン26を形成する(図3(a)参照)。その後、歪ゲージ格納部24に上記(2)で作製した歪ゲージ18を格納する(図3(b)参照)。この歪ゲージ18は、エポキシ樹脂などで樹脂面に接着しておくことが望ましい。製造工程中、歪ゲージ18が脱落することを防止できるからである。
(4) 上記(3)の工程により得た基板の歪ゲージ格納部24を形成した側の表面に、銅箔28に樹脂フィルム30をラミネートしてなる樹脂付銅箔32を、その樹脂フィルム表面を対向させた状態で積層し、80〜150℃、50〜100kg/cm2で加熱プレスして、一体化する(図3(c)参照)。
(5) さらに、上記(4)で一体化した基板の銅箔表面に塩化第二銅水溶液などでエッチング処理して、前記(2)の工程で形成した内層の導体回路パターン26の一部としての導電性パッドおよび抵抗素子の取出し電極18に相当する箇所に、レーザ入射用の開口34を設け(図3(d)参照)、この開口34から露出する樹脂絶縁層に対して炭酸ガスレーザ、紫外線レーザなどを照射して樹脂を除去して、バイアホール形成用の微細孔36を形成する(図3(e)参照)。
なお、エッチング液によって銅箔に形成するレーザ入射用の開口34の直径は、30μm〜100μmの範囲であることが好ましい。30μm未満では、開口34に導電性物質を充填して電気的に接続することが難くなり、100μmを超えると、加工時の歪発生を防止できないからである。
また、レーザ照射によって樹脂層に形成するバイアホール形成用微細孔36の直径は、レーザ入射用の開口34の直径よりもやや小さく、25μm〜100μmの範囲であることが好ましい。
25μm未満では、電気的な接続が難しくなることがあり、100μmを超えると、変形空間が大きくなり、歪情報のずれが生じるからである。
また、レーザ照射により開口34を設ける際に、抵抗素子10を被覆する樹脂フィルム層14の一部も併せて除去して、抵抗素子10の一部を樹脂フィルム層14から露出させ、これを抵抗素子10の取出し電極16とすることが好ましい。
(6) 上記レーザ照射により形成した微細孔36およびレーザ入射用の開口34の内部を、無電解めっき、電気めっき、または導電性ペーストにより完全に充填して、充填バイアホール38とする(図3(f)参照)。
この充填バイアホール38は、前記(5)で形成した内層の導体回路パターン26の導電性パッドまたは抵抗素子10の取出し電極16に電気的に接続され、基板の外層表面から歪ゲージの取出し電極16への電気的接続を可能にする。
(7) 次いで、基板表面上に形成された無電解めっき層にフォトレジストをラミネートし、露光、現像処理してエッチングレジストを形成した後、エッチングして、バイアホールランドを含んだ外層の導体回路パターン40を形成する(図3(g)参照)。
(8) さらに、必要に応じて、充填バイアホール38に対応した外層の導体回路パターン40上には、CSP等の半導体パッケージ42を搭載するための半田バンプあるいは半田ボール44を配設して、本発明にかかる配線基板を製造する(図1参照)。
以下、実施例を用いて本発明をさらに詳細に説明する。
(2) この抵抗素子を厚さ12〜14μmのポリイミドフィルム(東レデュポン製 商品名「カプトン」)に乗せ、さらにその上に厚さ8〜10μmのポリエステルフィルム(三菱樹脂製 商品名「ダイヤホイル H Type)を積層し、100℃、50kg/cm2で加圧してラミネートし、さらに外形加工して20mm□の歪ゲージとした。
(3) 両面銅張積層板(松下電工製 商品名「R1766」)の表面に、フォトレジストをラミネートし、露光、現像処理してエッチングレジストを形成した。
(4) 1Nの塩化第二銅水溶液により、銅箔をエッチングし、内層の導体回路パターンと20mm□の歪ゲージ格納部を形成した。
(5) 未硬化エポキシ樹脂を用いて歪ゲージを格納部に接着し、さらに100℃で3時間硬化させた。
(6) 厚さ82μmの樹脂付銅箔(銅厚さは12μm、松下電工製、商品名「R0880」)を両面銅張積層板上に乗せ、120℃、80kg/cm2で加圧、一体化した。
(7) 銅箔上にフォトレジストをラミネートし、露光、現像処理してエッチングレジストを形成し、1N塩化第二銅水溶液により、銅箔をエッチングし、エッチングレジストを除去して直径100μmのレーザ照射用の開口を形成した。
(8) 炭酸ガスレーザ照射装置(日立製作所製、商品名「LCO IC21」)を用いて、バースト条件にて16.8mJの条件で、前記(7)で形成した開口の上方からレーザ照射を行って、樹脂絶縁層に、直径がほぼ100μmのバイアホール形成用微細孔を設けた。このとき併せてポリエステル樹脂を除去して抵抗素子の取出し電極の一部を露出させた。
(9) 以下のめっき溶液およびめっき条件にて、無電解めっき処理を行って、バイアホール形成用微細孔の内壁表面に無電解銅めっき膜を形成してバイアホールとすると共に、抵抗素子の取出し電極の表面にも無電解銅めっき膜を形成して、バイアホールと抵抗素子の取出し電極とを電気的に接続した。
〔無電解めっき水溶液〕
酒石酸 0.200mol/l
硫酸銅 0.03mol/l
HCHO 0.050mol/l
NaOH 0.100mol/l
α−α’ビピルジル 40mg/l
ポリエチレングリコール(PEG) 0.10g/l
〔無電解めっき条件〕
35℃の液温度で40分
(10) 上記(9)で形成した無電解めっき層上にフォトレジストをラミネートし、露光、現像処理してエッチングレジストを形成し、1Nの塩化第二銅水溶液により、無電解めっき層をエッチングして、バイアホールランドを含む外層の導体回路を形成することによって、多層プリント配線板を製造した。
〔無電解めっき水溶液〕
酒石酸 0.200mol/l
硫酸銅 0.03mol/l
HCHO 0.050mol/l
NaOH 0.100mol/l
α−α’ビピルジル 40mg/l
ポリエチレングリコール(PEG) 0.10g/l
チオ尿素 10mg/l
〔無電解めっき条件〕
35℃の液温度で48分
(比較例1)
(1) 両面銅張積層板(松下電工製 商品名「R1766」)の表面にフォトレジストをラミネートし、露光、現像処理してエッチングレジストを形成した。
(2) 1N 塩化第二銅水溶液により、銅箔をエッチングし、内層の導体パターンと歪ゲージ形成予定パターン部を設けた。
(3) 歪ゲージ形成予定パターン部以外にめっきレジストを設け、以下の組成のニッケルめっき液に浸漬し、歪ゲージ形成予定パターン部にニッケルめっきを施し、歪ゲージパターン(抵抗素子)とした。
〔無電解ニッケルめっき水溶液〕
硫酸ニッケル 0.1mol/l
NaH2PO2 0.2mol/l
酒石酸ナトリウム 0.2mol/l
NaOH 0.04mol/l(pH=10)
〔無電解めっき条件〕
80℃の液温度で25分
(4) 厚さ82μmのエポキシ樹脂付銅箔(銅箔の厚さは12μm、松下電工製、商品名「R0880」)を上記両面銅張積層板上に乗せ、120℃、80kg/cm2で加圧、一体化した。
(5) ドリルを用いて、歪ゲージパターンをその電極(2箇所)で貫通する貫通孔を形成した。
(6) 以下のめっき液およびめっき条件にて無電解銅めっき処理を行い、貫通孔の表面に無電解めっき膜を形成してスルーホールとした。
〔無電解銅めっき水溶液〕
酒石酸 0.200mol/l
硫酸銅 0.03mol/l
HCHO 0.050mol/l
NaOH 0.100mol/l
α−α’ビピルジル 40mg/l
ポリエチレングリコール(PEG) 0.10g/l
〔無電解めっき条件〕
35℃の液温度で40分
(7) 上記エポキシ樹脂付銅箔上にフォトレジストをラミネートし、露光、現像処理してエッチングレジストを形成し、1Nの塩化第二銅水溶液により、銅箔をエッチングして外層の導体回路を形成して、歪ゲージパターン(抵抗素子)にエポキシ樹脂絶縁層が直接的に接触してなる多層プリント配線板を製造した。
(比較例2)
上記工程(2)において、厚さ55μmのガラス−エポキシ樹脂付銅箔(銅箔の厚さは、20μm)を上記両面銅張積層板上に乗せ、120℃、80kg/cm2で加圧、一体化した以外は、比較例1と同様に処理して、歪ゲージパターン(抵抗素子)にガラス−エポキシ樹脂絶縁層が直接的に接触してなる多層プリント配線板を製造した。
上記実施例1〜5および比較例1、2によって製造した多層プリント配線板について、以下のような評価試験を行った。
(歪み測定)
図3に示すように、ホイートストーンブリッジを通して抵抗素子に通電して微小抵抗変化を測定し、その抵抗変化を歪み量に変換して、実施例1(バイアホールにより歪ゲージ接続)と比較例1(スルーホールにより歪ゲージ接続)の歪みを表層および直下層の2箇所で測定した。それぞれの測定箇所での歪値、実施例1および比較例1で測定した歪測定値、および歪値との誤差を測定した。
それらの測定結果を表1に示す。
実施例1では歪値との誤差も1.5%以内であり、正確に測定することができた。しかしながら、比較例1では歪値の誤差が3.0%を超えており、正確に測定することができなかった。
ゆえに、スルーホールによる歪ゲージとの接続は、誤差を生じやすい。つまり、スルーホール自体の構造が歪に影響を与えてしまうのである。それに対して、バイアホールによる歪ゲージとの接続は、歪への影響を小さくして、正確に測定できるのである。
(落下試験)
JEDECの規格(JESD 22B111 Drop Test)に準拠した落下試験を行って、抵抗素子に断線があるかどうかを調べ、その落下試験を行った後、歪ゲージに隣接する樹脂絶縁層にクラックが発生したかどうかを光学顕微鏡を用いて確認した。その結果を(表2)に示した。
実施例1〜5では、200回の落下試験でも抵抗素子(歪測定部分)に断線が認められなかった。特に、抵抗素子を充填バイアホールにて電気的接続してなる実施例5では、500回の落下試験でも断線が認められず、耐衝撃性が極めて優れていることがわかった。
このことは、抵抗素子がポリイミドもしくはポリエステル等の熱可塑性樹脂層に挟持保護されているので、ガラス−エポキシ樹脂やエポキシ樹脂からなる樹脂絶縁層に大きな応力が加わっても、熱可塑性樹脂からなる保護膜の緩衝作用によって、抵抗素子自体の断線が阻止され、強い衝撃時での歪測定が可能になったものと考えられる。
300回の落下試験後の顕微鏡観察では、実施例1、3、5では、クラックが確認されなかったが、実施例2、4では、わずかなクラックが確認された。
これに対して、比較例1、2では、100回〜200回の落下試験で断線が確認されると共に、クラックも確認された。
なお、落下試験は、金属治具にGセンサー(キスラー社製、ローインピーダンス型センサ)を取付け、加速度(衝撃最大ピーク)が1500G、パルス幅(最大ピーク×10%の高さにて)が0.5msになるように自由落下の高さをほぼ100cmに調整した後、金属治具に測定用サンプルとしての多層プリント配線板を取付け、落下回数が50回、100回、200回、300回、500回の時点で、抵抗素子に断線があるかどうかを調べた。
その断線の有無は、抵抗素子に接続される電極(取出し電極)から基板の外側に取出された配線ケーブルをイベントディテクターに接続し、抵抗値が1500Ωを超えた段階で「断線」と判断した。
Claims (8)
- 導体回路を有する基板上に、さらに絶縁層を介して1層以上の上層の導体回路を設けてなる多層プリント配線板において、
前記基板内に、抵抗素子がポリイミドもしくは熱可塑性樹脂からなる樹脂フィルムに挟持されてなる歪ゲージを埋設し、かつ前記抵抗素子と電気的に接続される電極が前記樹脂フィルムから露出し、該露出した電極が基板に設けたバイアホールに電気的に接続されてなることを特徴とする多層プリント配線板。 - 前記樹脂フィルムは、ポリイミド、ポリエステル、ポリテトラフルオロエチレンから選ばれる少なくとも1種類の樹脂から形成されることを特徴とする請求項1に記載の多層プリント配線板。
- 前記バイアホールは、導電性物質を充填してなるものであることを特徴とする請求項1または2に記載の多層プリント配線板。
- 前記基板の最外層には複数の半田バンプまたは半田ボールを有することを特徴とする請求項1〜3のいずれか1項に記載の多層プリント配線板。
- 導体回路を有する基板上に、さらに絶縁層を介して1層以上の上層の導体回路を設けてなる試験体であって、
前記基板内に、抵抗素子がポリイミドもしくは熱可塑性樹脂からなる樹脂フィルムに挟持されてなる歪ゲージを埋設し、かつ前記抵抗素子と電気的に接続される電極が前記樹脂フィルムから露出し、該露出した電極が基板に設けたバイアホールに電気的に接続されてなることを特徴とするプリント配線板用試験体。 - 前記樹脂フィルムは、ポリイミド、ポリエステル、ポリテトラフルオロエチレンから選ばれる少なくとも1種類の樹脂から形成されることを特徴とする請求項5に記載のプリント配線板用試験体。
- 前記バイアホールは、導電性物質を充填してなるものであることを特徴とする請求項5または6に記載のプリント配線板用試験体。
- 前記基板の最外層には複数の半田バンプまたは半田ボールを有することを特徴とする請求項5〜7のいずれか1項に記載のプリント配線板用試験体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004009489 | 2004-01-16 | ||
JP2004009489 | 2004-01-16 | ||
PCT/JP2005/000793 WO2005069707A1 (ja) | 2004-01-16 | 2005-01-17 | 多層プリント配線板およびプリント配線板用試験体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005069707A1 true JPWO2005069707A1 (ja) | 2007-09-06 |
JP4303727B2 JP4303727B2 (ja) | 2009-07-29 |
Family
ID=34792270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517143A Expired - Fee Related JP4303727B2 (ja) | 2004-01-16 | 2005-01-17 | 多層プリント配線板およびプリント配線板用試験体 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7812261B2 (ja) |
EP (1) | EP1708554A4 (ja) |
JP (1) | JP4303727B2 (ja) |
KR (1) | KR20060124688A (ja) |
CN (1) | CN100496196C (ja) |
WO (1) | WO2005069707A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7036387B2 (en) | 2004-05-11 | 2006-05-02 | Sun Microsystems, Inc. | Integrated strain gages for board strain characterization |
DE102006059392A1 (de) * | 2006-12-08 | 2008-06-12 | Würth Elektronik Pforzheim GmbH & Co. KG | Leiterplatte |
US20080192446A1 (en) | 2007-02-09 | 2008-08-14 | Johannes Hankofer | Protection For Circuit Boards |
US20080239684A1 (en) * | 2007-04-02 | 2008-10-02 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same |
US8522051B2 (en) * | 2007-05-07 | 2013-08-27 | Infineon Technologies Ag | Protection for circuit boards |
CN102016962A (zh) * | 2008-04-24 | 2011-04-13 | 日东电工株式会社 | 透明基板 |
JP5439019B2 (ja) * | 2008-04-24 | 2014-03-12 | 日東電工株式会社 | 表示素子用基板およびその製造方法 |
CN101762750B (zh) * | 2008-12-25 | 2011-10-26 | 上海北京大学微电子研究院 | 通孔电阻测量结构及方法 |
KR101112567B1 (ko) * | 2009-03-25 | 2012-02-16 | 한국생산기술연구원 | 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판 |
JP5416546B2 (ja) | 2009-10-23 | 2014-02-12 | 日東電工株式会社 | 透明基板 |
CN102573292B (zh) * | 2012-01-04 | 2014-07-23 | 桂林电子科技大学 | 一种内埋置电阻器的印刷电路板及其制造方法 |
EP3872047A1 (en) | 2012-10-12 | 2021-09-01 | Corning Incorporated | Articles having retained strength |
US20150296622A1 (en) * | 2014-04-11 | 2015-10-15 | Apple Inc. | Flexible Printed Circuit With Semiconductor Strain Gauge |
US20150296607A1 (en) * | 2014-04-11 | 2015-10-15 | Apple Inc. | Electronic Device With Flexible Printed Circuit Strain Gauge Sensor |
CN104006999B (zh) * | 2014-04-12 | 2017-02-01 | 北京工业大学 | 一种跌落测试pcb板的配套卡具 |
CN108780787B (zh) * | 2016-03-15 | 2022-11-11 | 奥特斯奥地利科技与系统技术有限公司 | 具有集成应变计的部件承载件 |
CN107449349A (zh) * | 2016-05-30 | 2017-12-08 | 华为终端(东莞)有限公司 | 印刷电路板 |
DE102017204402A1 (de) * | 2017-03-16 | 2018-09-20 | Robert Bosch Gmbh | Bauelement mit mikromechanischem Sensormodul |
CN107509303A (zh) * | 2017-07-28 | 2017-12-22 | 上海创功通讯技术有限公司 | 印刷电路板 |
CN107484359A (zh) * | 2017-08-20 | 2017-12-15 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 印制电路板中内埋应变计的制备方法 |
CN107835559B (zh) * | 2017-10-19 | 2020-05-19 | 维沃移动通信有限公司 | 一种印刷电路板pcb制作方法及pcb |
CN109633344B (zh) * | 2019-01-25 | 2021-12-17 | 环旭电子股份有限公司 | 手持式装置落摔测试方法与系统 |
CN111493817B (zh) * | 2019-01-31 | 2023-10-10 | 周冠谦 | 具延展性的柔性感测装置 |
JP7426794B2 (ja) * | 2019-10-01 | 2024-02-02 | ミネベアミツミ株式会社 | センサモジュール |
JP7474964B2 (ja) | 2020-08-05 | 2024-04-26 | パナソニックIpマネジメント株式会社 | デバイス製造装置の検査方法及びデバイス製造装置 |
CN115588748B (zh) * | 2022-12-07 | 2023-04-11 | 四川启睿克科技有限公司 | 一种电池与电路板的集成装置及其制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09125264A (ja) | 1995-11-02 | 1997-05-13 | Nippon Soken Inc | 抵抗体膜と配線膜の接続方法 |
JP3137322B2 (ja) | 1996-07-12 | 2001-02-19 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置 |
JP2000137325A (ja) * | 1998-11-04 | 2000-05-16 | Kansai Paint Co Ltd | 有機溶剤型感光性レジスト組成物及びレジストパターン形成方法 |
JP2000340916A (ja) | 1999-05-27 | 2000-12-08 | Ricoh Co Ltd | プリント配線板 |
JP2001015882A (ja) | 1999-07-02 | 2001-01-19 | Nec Corp | 歪みゲージ内蔵回路基板およびその製造方法 |
-
2005
- 2005-01-17 EP EP05704014A patent/EP1708554A4/en not_active Withdrawn
- 2005-01-17 KR KR1020067015789A patent/KR20060124688A/ko not_active Application Discontinuation
- 2005-01-17 JP JP2005517143A patent/JP4303727B2/ja not_active Expired - Fee Related
- 2005-01-17 US US10/586,335 patent/US7812261B2/en active Active
- 2005-01-17 WO PCT/JP2005/000793 patent/WO2005069707A1/ja active Application Filing
- 2005-01-17 CN CNB2005800024664A patent/CN100496196C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7812261B2 (en) | 2010-10-12 |
JP4303727B2 (ja) | 2009-07-29 |
CN100496196C (zh) | 2009-06-03 |
KR20060124688A (ko) | 2006-12-05 |
EP1708554A4 (en) | 2010-03-17 |
US20070190846A1 (en) | 2007-08-16 |
WO2005069707A1 (ja) | 2005-07-28 |
EP1708554A1 (en) | 2006-10-04 |
CN1930929A (zh) | 2007-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4303727B2 (ja) | 多層プリント配線板およびプリント配線板用試験体 | |
US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
US6829823B2 (en) | Method of making a multi-layered interconnect structure | |
JP4108643B2 (ja) | 配線基板及びそれを用いた半導体パッケージ | |
TWI384228B (zh) | A manufacturing method of a probe support plate, a computer storage medium, and a probe support plate | |
US7329816B2 (en) | Electronic package with optimized lamination process | |
TW201836107A (zh) | 半導體裝置 | |
US8836361B2 (en) | Wiring board and probe card using the same | |
US11081436B2 (en) | Component carrier with integrated strain gauge | |
JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
JP4870501B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP5338513B2 (ja) | パターン引き出し構造体及び半導体装置 | |
JP6250309B2 (ja) | 多層配線基板の製造方法 | |
JP2006275579A (ja) | 検査基板および検査装置 | |
TWM622350U (zh) | 用於測試組件承載件同時防止變形的測試針對被測試組件承載件施加過多負載的測試轉接器 | |
JP5515210B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4860761B2 (ja) | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 | |
JP2733359B2 (ja) | テストヘッド構造 | |
JP4140366B2 (ja) | 層間接続ビアホールの検査方法及び多層回路配線板 | |
JP3587451B2 (ja) | 多層相互接続構造および電子パッケージ | |
JP2015002263A (ja) | 配線基板、多層配線基板の製造方法 | |
WO2024143520A1 (ja) | 配線回路基板、電気的要素実装基板、電子機器、配線回路基板の製造方法および電気的要素実装基板の製造方法 | |
JP2007311624A (ja) | 半導体集積回路パッケージおよびその製造方法 | |
JP5389748B2 (ja) | 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板 | |
JP2014045130A (ja) | 配線基板およびそれを用いたプローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4303727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |