CN107835559B - 一种印刷电路板pcb制作方法及pcb - Google Patents

一种印刷电路板pcb制作方法及pcb Download PDF

Info

Publication number
CN107835559B
CN107835559B CN201710978828.8A CN201710978828A CN107835559B CN 107835559 B CN107835559 B CN 107835559B CN 201710978828 A CN201710978828 A CN 201710978828A CN 107835559 B CN107835559 B CN 107835559B
Authority
CN
China
Prior art keywords
pcb
strain
pcb substrate
strain gauge
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710978828.8A
Other languages
English (en)
Other versions
CN107835559A (zh
Inventor
胡贞
杨丰全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN201710978828.8A priority Critical patent/CN107835559B/zh
Publication of CN107835559A publication Critical patent/CN107835559A/zh
Application granted granted Critical
Publication of CN107835559B publication Critical patent/CN107835559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

本发明实施例提供一种印刷电路板PCB制作方法及PCB，其中PCB制作方法包括：在PCB基板的内层中集成至少一个电阻应变片；在PCB基板上安装应变控制器，将应变控制器与至少一个电阻应变片电连接。本发明实施例解决了现有技术中在测量PCB的应变水平时，不能够实时进行监控的问题。

Description

一种印刷电路板PCB制作方法及PCB
技术领域
本发明涉及电路板领域，尤其涉及一种印刷电路板PCB制作方法及PCB。
背景技术
目前电子产品在人们的日常生活中应用越来越广泛，印刷电路板(PrintedCircuit Board，PCB)作为电子产品中最常用的硬件基材，应用也是非常广泛。但是由于在电子产品的使用过程中，电子产品中PCB中的线路、器件焊点等会受到振动、跌落以及冲击等机械应力作用，因此需要对PCB的应变进行测量。
在现有技术中，通常采用应变片来测量PCB、器件以及焊点的应力水平。例如，国际标准协会IPC9704和IPC9703等都提出采用应变片的测量方法来衡量焊点的应变水平。但是，目前在采用应变片测量应变水平时，通常是将应变片粘贴在PCB上，只能测试PCB装配、跌落等特定场景下的应变分布，而不能实时监控PCB的应变水平。
综上所述，现有技术中在测量PCB的应变水平时，存在只能够测量特定场景下的PCB的应变水平，而不能够实时监控PCB的应变水平的问题。
发明内容
本发明实施例提供一种印刷电路板PCB制作方法及PCB，以解决现有技术中在测量PCB的应变水平时，不能够实时进行监控的问题。
为了解决上述技术问题，第一方面，本发明实施例提供一种印刷电路板PCB制作方法，包括：
在PCB基板的内层中集成至少一个电阻应变片；
在所述PCB基板上安装应变控制器，将所述应变控制器与至少一个所述电阻应变片电连接。
第二方面，本发明实施例提供一种印刷电路板PCB，包括：
PCB基板，所述PCB基板的内层中集成有至少一个电阻应变片；所述PCB基板上安装有应变控制器，且所述应变控制器与至少一个所述电阻应变片电连接。
在本发明实施例中，通过在PCB基板的内层中集成至少一个电阻应变片，并将在PCB基板上安装的应变控制器与至少一个电阻应变片电连接，能够实现对PCB整板多点的应变水平进行实时测量监控，并能够实时分析PCB的机械应力受力，降低了整个PCB应变测试过程的难度和操作成本，解决了现有技术中在测量PCB的应变水平时，不能够实时进行监控的问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明的实施例中PCB制作方法的步骤流程图；
图2表示本发明的实施例中通过蚀刻集成电阻应变片的示意图之一；
图3表示本发明的实施例中通过蚀刻集成电阻应变片的示意图之二；
图4表示本发明的实施例中通过蚀刻集成电阻应变片的示意图之三；
图5表示本发明的实施例中通过蚀刻集成电阻应变片的示意图之四；
图6表示本发明的实施例中通过蚀刻集成电阻应变片的示意图之五；
图7表示本发明的实施例中通过蚀刻集成电阻应变片的示意图之六；
图8表示本发明的实施例中通过埋入方式集成电阻应变片的示意图之一；
图9表示本发明的实施例中通过埋入方式集成电阻应变片的示意图之二；
图10表示本发明的实施例中通过埋入方式集成电阻应变片的示意图之三；
图11表示本发明的实施例中应变链路与应变控制器之间的连接示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，为本发明的实施例中PCB制作方法的步骤流程图，该PCB制作方法包括如下步骤：
步骤101，在PCB基板的内层中集成至少一个电阻应变片。
在本步骤中，具体的，需要先提供PCB基板，然后可以在PCB基板的内层中集成至少一个电阻应变片。这样，通过将至少一个电阻应变片集成在PCB基板的内层中，使得相对于将电阻应变片直接黏贴在PCB的表面上，能够通过至少一个电阻应变片实时对PCB整板多点的应力水平进行监控，而不用再限制特定的测量场景，降低了PCB应变测试过程的难度和操作成本。
具体的，PCB基板为包括有至少一层PCB基材层和至少一层铜箔层，且PCB基材层与铜箔层相邻压制的基板。此外，PCB基板的内层指除PCB基板的表面层之外的层。此外，具体的，电阻应变片可以为丝式电阻应变片，且电阻应变片的材质可以为铜镍合金或者其他电阻敏感材料。其中，一个电阻应变片可以测量一个点的应变，但可以采用并联和/或串联多个电阻应变片的方式来测量多个点的应变。另外，电阻应变片的电阻范围可以为110Ω至130Ω。
此外，具体的，在PCB基板的内层中集成至少一个电阻应变片时，可以在PCB基板的内层中通过蚀刻工艺集成至少一个电阻应变片；或者，可以在PCB基板的内层中通过埋入方式集成至少一个电阻应变片。这样，通过蚀刻工艺或者埋入方式将至少一个电阻应变片集成在PCB基板的内层中，能够保证电阻应变片在PCB基板中的集成准确度，从而提高了通过电阻应变片对PCB上的多点进行实时应力测量时的准确度。
步骤102，在PCB基板上安装应变控制器，将应变控制器与至少一个电阻应变片电连接。
在本步骤中，具体的，可以在PCB基板的表面上安装应变控制器，并将应变控制器与至少一个电阻应变片连接。这样，使得能够通过应变控制器向至少一个电阻应变片输入预设电压，并使得在PCB发生形变，电阻应变片的电阻随PCB形变而发生变化时，应变控制器能够检测到电阻变化信号，从而使得应变控制器能够根据电阻变化信号确定PCB的应力形变值，进而达到了通过在PCB基板的内层中集成的电阻应变片对PCB上的多点进行应力实时监控的目的。
这样，本发明实施例通过在PCB基板的内层中集成至少一个电阻应变片，使得能够通过至少一个电阻应变片对PCB整板上多点的应力水平进行实时测量监控，并能够实时分析PCB的机械应力受力，降低了整个PCB应变测试过程的难度和操作成本，解决了现有技术中在测量PCB的应变水平时，不能够实时进行监控的问题。
此外，进一步地，下面分别对通过蚀刻工艺或者埋入方式在PCB基板的内层中集成至少一个电阻应变片进行详细介绍。
其一，在PCB基板的内层中通过蚀刻工艺集成至少一个电阻应变片时，可以在PCB基板中的PCB基材层与铜箔层之间压制电阻应变片层；然后蚀刻电阻应变片层上非图形区域处的电阻应变片，在电阻应变片层上图形区域处得到至少一个电阻应变片；其中，图形区域为电阻应变片层中除非图形区域之外的区域。这样，能够使得PCB的内层中对应图形区域的位置处均集成有电阻应变片，从而使得能够通过集成的电阻应变片实现对PCB整板上多点应力水平的实时监控和测量。
下面结合图2至图7，对通过上述蚀刻工艺集成至少一个电阻应变片进行整体说明。
如图2所示，为在PCB基材层21与铜箔层22之间压制电阻应变片层23的实现示意图。具体的，参见图2，可以看出，PCB基板包括PCB基材层21、压制于PCB基材层21两侧的铜箔层22以及压制于铜箔层22上的干膜层24。在该图2所示的步骤中，可以在PCB基材层21与铜箔层22之间压制电阻应变片层23。
进一步地，如图3所示，经过图2所示的步骤之后，可以通过图形曝光、显影以及酸性刻蚀，将非图形区域3处的铜箔层22刻蚀，并暴露出电阻应变片层23中非图形区域处的电阻应变片，以便为刻蚀掉电阻应变片层23中非图形区域3处的电阻应变片做准备。
进一步地，如图4所示，蚀刻去除电阻应变片层23中非图形区域3处的电阻应变片，并褪去图3中的干膜层24。这样，使得电阻应变片层23中只剩余除非图形区域之外的图形区域处的电阻应变片，从而为通过电阻应变片实现对PCB上多点的实时应力测量监控提供了基础。
进一步地，如图5所示，可以将干膜层24再覆盖在铜箔层22上，并准备电阻应变片层23中图形区域处电阻应变片的制作。
进一步地，如图6所示，可以通过图形曝光、显影，将图形区域4处，即需要制作图形的铜箔层22暴露在空气中，以便能够将该部分的铜箔层22蚀刻掉，得到电阻应变片层23中图形区域4处的电阻应变片。
进一步地，如图7所示，褪去图6中的干膜层24，蚀刻去除图形区域4处的铜箔层22，并通过显影完成电阻应变片层23中图形区域4处的电阻应变片的制作。
至此，经过上述步骤，完成通过蚀刻工艺在PCB基板的内层中集成一个电阻应变片的制作过程。在此需要说明的是，可以通过以上蚀刻工艺在多个图形区域上集成多个电阻应变片。
这样，在PCB基板的内层中通过蚀刻工艺集成至少一个电阻应变片，能够保证电阻应变片在PCB基板中的集成准确度，从而提高了通过集成的电阻应变片对PCB上的多点进行实时应力测量时的准确度。
其二，在PCB基板的内层中通过埋入方式集成至少一个电阻应变片时，可以先在PCB基板中的PCB基材层上的图形区域上制作至少一个钻孔；然后在至少一个钻孔中的每一个钻孔内埋入电阻应变片；最后在埋入有电阻应变片的PCB基材层上压制铜箔层。这样，使得PCB的内层中对应图形区域的位置处均集成有电阻应变片，从而使得能够通过集成的电阻应变片实现对PCB整板上多点应力水平的实时监控和测量。
下面结合图8至图10，对通过上述埋入方式集成至少一个电阻应变片进行整体说明。
如图8所示，为在PCB基材层81上制作固定孔的实现示意图。具体的，参见图8，可以看出PCB基板包括两层PCB基材层81以及位于两层PCB基材层81之间的铜箔层82。在该图8所示的步骤中，可以在其中一个PCB基材层81上钻固定孔83，以便为在固定孔83中沉入电阻应变片做准备。
进一步地，参见图9，在图8所示的步骤之后，在固定孔83中沉入电阻应变片84，以使得能够通过该电阻应变片84对PCB中该点处的应变情况进行实时监控和测量。
进一步地，参见图10，在经过图9中沉入电阻应变片84之后，需要在PCB基材层81上压制铜箔层82，以使电阻应变片84能够位于PCB基板的内层中。
当然，具体的，在PCB基材层81上压制铜箔层82之后，还可以根据需要继续在铜箔层82上压制PCB基材层81，在此并不对PCB基板的层数进行限制。
至此，经过上述步骤，完成通过埋入方式在PCB基板的内层中集成一个电阻应变片的制作过程。在此需要说明的是，可以通过以上埋入方式在图形区域上集成多个电阻应变片。
这样，在PCB基板的内层中通过埋入方式集成至少一个电阻应变片，能够保证电阻应变片在PCB基板中的集成准确度，从而提高了通过集成的电阻应变片对PCB上的多点进行实时应力测量时的准确度。
另外，进一步地，在PCB基板的内层中集成至少一个电阻应变片之后，还可以对至少一个电阻应变片进行串联和/或并联，得到应变链路。此时，在将应变控制器与至少一个电阻应变片电连接时，可以将应变控制器与应变链路电连接。这样通过将应变控制器与应变链路电连接，减少了应变控制器与至少一个电阻应变片之间用于电连接的走线，降低了应变控制器与至少一个电阻应变片之间的电路连接时走线的复杂程度。
具体的，如图11所示，为至少一个电阻应变片进行串联和/或并联得到的应变链路与应变控制器连接时的示意图。在图11中，至少一个电阻应变片11相串联形成电阻应变片单元，然后多个电阻应变片单元相并联，得到应变链路，且该应变链路连接于应变控制器12的输入端和输出端之间，这样方便了通过应变控制器实现对应变链路中的至少一个电阻应变片的监控和测量，并降低了应变控制器与至少一个电阻应变片之间的走线复制程度。
本实施例通过在PCB基板的内层中集成至少一个电阻应变片，使得能够通过至少一个电阻应变片对PCB整板上多点的应力水平进行实时测量监控，并能够实时分析PCB的机械应力受力，降低了整个PCB应变测试过程的难度和操作成本，解决了现有技术中在测量PCB的应变水平时，不能够实时进行监控的问题。
此外，在本发明另一个实施例中，还提供了一种PCB，该PCB包括：PCB基板，PCB基板的内层中集成有至少一个电阻应变片；PCB基板上安装有应变控制器，且应变控制器与至少一个电阻应变片电连接。
具体的，PCB基板为包括有至少一层PCB基材层和至少一层铜箔层，且PCB基材层与铜箔层相邻压制的基板。此外，PCB基板的内层指除PCB基板的表面层之外的层。此外，具体的，电阻应变片可以为丝式电阻应变片，且电阻应变片的材质可以为铜镍合金或者其他电阻敏感材料。其中，一个电阻应变片可以测量一个点的应变，但可以采用并联和/或串联多个电阻应变片的方式来测量多个点的应变。
本实施例提供的PCB中，PCB基板的内层中集成有至少一个电阻应变片，且PCB基板上安装的应变控制器与至少一个电阻应变片电连接，使得能够对PCB整板上多点的应变水平进行实时测量监控，并能够实时分析PCB的机械应力受力，降低了整个PCB应变测试过程的难度和操作成本，解决了现有技术中在测量PCB的应变水平时，不能够实时进行监控的问题。
此外，进一步地，电阻应变片的阻值为110Ω至130Ω。通过将电阻应变片的阻值设计为110Ω至130Ω，使得在电阻应变片为丝式电阻应变片时，能够得到合适直径的丝式电阻应变片，提高了通过电阻应变片对PCB整板上单点的应变水平进行实时测量监控时的准确性。
此外，进一步地，至少一个电阻应变片串联和/或并联，形成应变链路。此外，应变控制器12与应变链路电连接。这样通过将应变控制器与应变链路电连接，减少了应变控制器与至少一个电阻应变片之间用于电连接的走线，降低了应变控制器与至少一个电阻应变片之间的电路连接时走线的复杂程度。
具体的，如图11所示，在图11中，至少一个电阻应变片11相串联形成电阻应变片单元，然后多个电阻应变片单元相并联，得到应变链路，且该应变链路连接于应变控制器12的输入端和输出端之间，这样方便了通过应变控制器实现对应变链路中的至少一个电阻应变片的监控和测量，并降低了应变控制器与至少一个电阻应变片之间的走线复制程度。当然在此需要说明的是，图11中所示的至少一个电阻应变片的电连接方式仅为示意方式，在此并不具体限定至少一个电阻应变串联和/或并联的具体方式。
本实施例提供的PCB，PCB基板的内层中集成有至少一个电阻应变片，且PCB基板上安装的应变控制器与至少一个电阻应变片电连接，使得能够对PCB整板上多点的应变水平进行实时测量监控，并能够实时分析PCB的机械应力受力，降低了整个PCB应变测试过程的难度和操作成本，解决了现有技术中在测量PCB的应变水平时，不能够实时进行监控的问题。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (8)

1.一种印刷电路板PCB制作方法，其特征在于，包括：
在PCB基板的内层中集成至少一个电阻应变片；
在所述PCB基板上安装应变控制器，将所述应变控制器与至少一个所述电阻应变片电连接；
所述在PCB基板的内层中集成至少一个电阻应变片的步骤，包括：
在PCB基板的内层中通过蚀刻工艺集成至少一个电阻应变片；所述在PCB基板的内层中通过蚀刻工艺集成至少一个电阻应变片的步骤，包括：
在PCB基板中的PCB基材层与铜箔层之间压制电阻应变片层；
蚀刻电阻应变片层上非图形区域处的电阻应变片，在电阻应变片层上图形区域处得到至少一个电阻应变片；其中，图形区域为所述电阻应变片层中除所述非图形区域之外的区域。
2.根据权利要求1所述的方法，其特征在于，所述在PCB基板的内层中通过埋入方式集成至少一个电阻应变片的步骤，包括：
在PCB基板中的PCB基材层上的图形区域上制作至少一个钻孔；
在至少一个所述钻孔中的每一个钻孔内埋入电阻应变片；
在埋入有电阻应变片的PCB基材层上压制铜箔层。
3.根据权利要求1所述的方法，其特征在于，所述在PCB基板的内层中集成至少一个电阻应变片的步骤之后，还包括：
对至少一个所述电阻应变片进行串联和/或并联，得到应变链路。
4.根据权利要求3所述的方法，其特征在于，所述将所述应变控制器与至少一个所述电阻应变片电连接的步骤，包括：
将所述应变控制器与所述应变链路电连接。
5.一种印刷电路板PCB，其特征在于，包括：
PCB基板，所述PCB基板的内层中集成有至少一个电阻应变片；所述PCB基板上安装有应变控制器，且所述应变控制器与至少一个所述电阻应变片电连接；
所述PCB基板的内层中集成有至少一个电阻应变片，包括：在PCB基板的内层中通过蚀刻工艺集成至少一个电阻应变片；
所述在PCB基板的内层中通过蚀刻工艺集成至少一个电阻应变片，包括：
在PCB基板中的PCB基材层与铜箔层之间压制电阻应变片层；
蚀刻电阻应变片层上非图形区域处的电阻应变片，在电阻应变片层上图形区域处得到至少一个电阻应变片；其中，图形区域为所述电阻应变片层中除所述非图形区域之外的区域。
6.根据权利要求5所述的PCB，其特征在于，至少一个所述电阻应变片串联和/或并联，形成应变链路。
7.根据权利要求6所述的PCB，其特征在于，所述应变控制器与所述应变链路电连接。
8.根据权利要求5所述的PCB，其特征在于，所述电阻应变片的阻值为110Ω至130Ω。
CN201710978828.8A 2017-10-19 2017-10-19 一种印刷电路板pcb制作方法及pcb Active CN107835559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710978828.8A CN107835559B (zh) 2017-10-19 2017-10-19 一种印刷电路板pcb制作方法及pcb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710978828.8A CN107835559B (zh) 2017-10-19 2017-10-19 一种印刷电路板pcb制作方法及pcb

Publications (2)

Publication Number Publication Date
CN107835559A CN107835559A (zh) 2018-03-23
CN107835559B true CN107835559B (zh) 2020-05-19

Family

ID=61648354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710978828.8A Active CN107835559B (zh) 2017-10-19 2017-10-19 一种印刷电路板pcb制作方法及pcb

Country Status (1)

Country Link
CN (1) CN107835559B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112179310A (zh) * 2019-07-02 2021-01-05 中兴通讯股份有限公司 印制电路板pcb的处理方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4303727B2 (ja) * 2004-01-16 2009-07-29 イビデン株式会社 多層プリント配線板およびプリント配線板用試験体
CN102840940A (zh) * 2012-08-30 2012-12-26 安徽埃力智能科技有限公司 钮扣型五维力传感器
CN106708327B (zh) * 2017-01-21 2023-04-11 宸鸿科技(厦门)有限公司 压力传感器及显示装置

Also Published As

Publication number Publication date
CN107835559A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
US20060231622A1 (en) Printed circuit board with integral strain gage
US6948377B2 (en) Method and apparatus for detecting the strain levels imposed on a circuit board
CN101697001B (zh) 一种检测多层印制电路板层间位置偏移的方法
US9593991B2 (en) Printed circuits with embedded strain gauges
US20060021453A1 (en) Embedded strain gauge in printed circuit boards
WO2017094368A1 (ja) 多点計測用のひずみセンサとその製造方法
US7741834B2 (en) Method to monitor substrate viability by a sensor mounted to a substrate
TWI717422B (zh) 多點量測用之應變感測器及其製造方法
JPH03158777A (ja) プリント回路基板試験装置及びプリント回路基板の製造方法
US10073134B2 (en) Laminate bond strength detection
CN112309882B (zh) 三维集成器件焊接可靠性试验方法及监测系统
US20090015278A1 (en) Apparatus to monitor substrate viability
CN107835559B (zh) 一种印刷电路板pcb制作方法及pcb
WO2017206769A1 (zh) 印刷电路板
JP2002164625A (ja) プリント配線基板及びプリント配線基板の信頼性試験方法
US20180116047A1 (en) Circuit boards and circuit board assemblies
WO2006091188A1 (en) Printed circuit board with integral strain gage
JPS58172561A (ja) プリント配線板の検査方法並びにチエツカ−治具
JP2000340916A (ja) プリント配線板
JP2008028213A (ja) 回路基板及びその検査方法
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
JP4131137B2 (ja) インターポーザ基板の導通検査方法
JP3191205B2 (ja) プリント基板の検査装置
JP2759299B2 (ja) スルーホールを有するプリント配線板
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant