CN101330804B - 印刷基板的制造方法以及印刷基板 - Google Patents

Abstract

本发明涉及一种印刷基板的制造方法以及印刷基板，在该多层印刷基板上预先设置用于检测内层深度的至少一部分不互相重叠的多个测试模板层(3，4)和表面导体层(2)，在对表面导体层(2)与测试模板层(3，4)之间施加电压后，首先，向着所选择的测试模板层(3)，使用进行该钻孔加工的钻孔器(7)进行钻孔加工，根据与该测试模板层(3)接触时所产生的电流进行检测并测定该层的深度(D1)；此后，向着另一测试模板层(4)，使用钻孔器(7)进行钻孔加工，并测定深度(D2)，以通过该D1和D2算出的深度作为基准，使用该钻孔器(7)进行加工直至该导体配线层(10a)跟前。

Description

印刷基板的制造方法以及印刷基板

技术领域

本发明涉及改善信号延迟和阻抗不耦合的印刷基板的制造方法，以及适于该制造方法的印刷基板，更详细地说就是涉及缩短印刷基板的短截线的方法。

背景技术

为了在多层印刷基板上安装LSI(大规模集成电路)等电子部件，作为用于与内层的指定导体配线层相连接的端子，形成通孔，并对其施加导电镀层。但是，由于该通孔的镀层部长于到达作为目的地的导体配线层的距离，所以如果不将该过长的部分(以下称为短截线)缩短，就会发生阻抗不耦合、信号延迟、波形畸变的问题。

因此，在电镀以后，有时需要使用直径略微大于该通孔直径的钻孔器，从背面进行钻孔加工直到该导体配线层的跟前(以下称为背后钻孔加工)，以剥离成为短截线的镀层。这种加工的需求随着近年印刷基板的高频化在急剧增加。

此时的问题是如何控制背后钻孔加工的深度。由于印刷基板通常是将树脂层和导电配线层相互交替加热压缩而形成的，所以会出现各层的厚度或板厚不均匀，在导电配线层的位置有时会生成60～100μm的偏差。

因此，有人提出了在该目的地的导电配线层的跟前设置检测部(检测模板)，并施加电压，由此当钻孔器接触到该检测部时就会有电流流动，以使背后钻孔加工停止的方法(例如，参照专利文献1或专利文献2)。

专利文献1：特开2006-173146号公报(图1，检测部35)

专利文献2：特开2005-116945号公报(图7，电流检测层16-1)

但是，在上述现有的设置检测部的方法中，检测模板复杂，根据情况不同需要增加层数等，反而出现材料价格上升的情况。另外，还有可能存在有根本不能形成检测模板的穿孔。

发明内容

为了解决上述现有技术的问题，本发明是一种印刷基板的制造方法，在为了连接具有多个导电层和绝缘层的多层印刷基板的指定导体配线层而形成通孔，对其施加导电镀层，并通过钻孔加工到该导体配线层附近而将该过长的镀层部分除去的印刷基板的制造方法中，其特征在于，在该多层印刷基板上预先设置用于检测内层深度的至少一部分不互相重叠的的多个测试模板层以及在表层部与全部的该测试模板层相重叠的表面导体层，选择在进行该钻孔加工的区域附近且深度接近于该导体配线层深度的两个测试模板层并施加电压，首先，向着所选择的一个测试模板层，使用该进行钻孔加工的钻孔器进行钻孔加工，根据接触到该测试模板层时所生成的电流来检测并测定该层的深度(D1)，接下来，向着另一测试模板层以该钻孔器进行钻孔加工，根据接触到该检测模板时所生成的电流来检测并测出该层的深度(D2)，以从该D1和D2得出的深度为基准，使用该钻孔器进行钻孔加工直至该导体配线层跟前的制造方法。

另外，本发明是一种印刷基板，在具有多个导体层和绝缘层的多层印刷基板中，其特征在于，在该多层印刷基板上预先设置用于检测内层深度的至少一部分不互相重叠的的多个测试模板层以及在表层部设置有与全部的该测试模板层相重叠的表面导体层。

如上所述，根据本发明，可以使用简便的测试模板进行高精度的背面钻孔加工。

附图说明

图1表示一例适合于与本发明有关的印刷基板的制造方法的印刷基板的平面图。

图2为图1的A-A剖视图。

图3为图1的B-B剖视图。

图4为表示与本发明有关的印刷基板的制造方法的第一工序的局部放大剖视图。

图5为表示与本发明有关的印刷基板的制造方法的第二工序的局部放大剖视图。

图6为表示与本发明有关的印刷基板的制造方法的第三工序的局部放大剖视图。

图7为表示与本发明有关的印刷基板的制造方法的第四工序的局部放大剖视图。

图8为表示与本发明有关的印刷基板的制造方法完成后的状态的局部放大剖视图。

图9为表示适合于与本发明有关的印刷基板的制造方法的印刷基板的第二实施方式的平面图。

图10为图9的C-C剖视图。

图11为图9的D-D剖视图。

图12为表示适合于与本发明有关的印刷基板的制造方法的印刷基板的第三实施方式的平面图。

图13为表示适合于与本发明有关的印刷基板的制造方法的印刷基板的第四实施方式的平面图。

图中：

1-`印刷基板，2-表面导电层，3、4、30、40、41、42-测试模板层，3a～3c、4a～4c、30a～30f、40a～40f、41a～41f、42a～42f-测定基点，5a、5b、50a、50b-背面加工部，6a、6b、6c、6d-端子，7钻孔器，10、10a、10b、10c-导体配线层，11-绝缘层，12-孔穴，21、201-表面导体层电极，22、202-测试模板层电极

具体实施方式

以下利用附图对与本发明有关的印刷基板的制造方法以及印刷基板的实施方式进行说明。

图1表示一例适合于与本发明有关的印刷基板的制造方法的印刷基板的平面图。图2所示A-A剖视图，图3为B-B剖视图。在印刷基板1中具有导体配线层10，其分别由绝缘层11所分离，并且各个导体配线层之间由电镀的内层孔穴12等所连接。在此，用于连接电子部件的端子6a，6b等集中于印刷基板1的部分区域，形成背面加工部5a，5b。本发明的印刷基板的特征在于，以在接近于这些背面加工部5a，5b并且在内层通过作为目的地的导体配线层的附近的方式，设置相互之间至少一部分不相重叠的两层测试模板层3，4，并且在表层上设置与测试模板层3，4双方相重叠的表面导体层2。在本实施方式中，表面导体层2的一部分作为表面导体层电极21被引出，且测试模板层3，4的一部分从测试模板层电极22的下面被引出，并由被电镀过的通孔所连接。而且，在表面导体层电极21与测试模板层电极22之间连接未图示的电源并施加电压(约5V)，当通过钻孔器的加工使得表面导体层2与测试模板层3，4的任意一方之间发生导通时，电流即可流动，并由未图示的检测器所检测，由此可知钻孔器已到达测试模板层。在此，标记3a～3f，4a～4f分别表示测定测试模板层深度的基点。

下面，以背面钻孔加工部5a的端子6a和6b为例，说明与本发明的印刷基板的制造方法有关的背面钻孔加工部。图4～图8为当该部分的放大剖视图。从图4开始随次表示加工工序的进行状况。

首先，在深度测定基点3a，使用进行背面钻孔加工的钻孔器7进行钻孔加工，并测定测试模板层3的深度(D1)。(图4)

此后，在深度测定基点4a，使用该钻孔器7进行钻孔加工，测定测试模板层4的深度(D2)。(图5)

接下来，对图1所记载的其他测定基点3b，4b也进行同样的测定，使所得出的测试模板层的深度平均，并计算测试模板层3，4的中间的深度。在此，计算时可以使用加权平均方式。

此后，将所算出的测试模板层3，4的中间深度作为基准，算出(推出)有关端子6a的作为背面钻孔加工的目标的导体配线层10a的深度，决定钻孔器7的加工深度进行加工，除去镀层。(图6)

同样地，算出(推出)有关端子6b的目标导体配线层10b的深度，决定钻孔器7的加工深度并进行加工，除去镀层。(图7)

图8所示有关端子6a和6b的背面钻孔加工完成后的状况。在本例中，由于说明上的关系，将测定基点3a和4a与端子6a和6b并排设置，当然，只要是在各个测试模板层3或者4上，错开设置也是可以的。

另外，在如背面钻孔加工部5b那样加工部较大的情况下，如果像3c～3f，4c～4f那样将测定基点各设4个，则可以防止深度测定精度的下降。

实施例1

图1、图2、图3分别为适合于与本发明有关的印刷基板的制造方法的印刷基板的实施方式的平面图，A-A剖视图，B-B剖视图。因为图1、图2、图3的各个部分的说明已在前面提到在此加以省略。在本实施方式的印刷基板1中，以接近于这些背面加工部5a，5b并且在内层通过作为目的地的导体配线层的附近的方式，仅在测试模板层3的绝缘层的一层之下设置幅度较宽的测试模板层4，并在表层上设置与测试模板层3，4双方相重叠的表面导体层2。

测试模板层3，4由于可以在通常的印刷基板制造工序中与相对应的导体配线层10同时形成，所以在制造方法上没有困难。另外，由于本测试模板层3，4仅与表面导体层2电绝缘即可，所以可作为印刷基板完成后的共通电极或地线使用。

实施方式2

图9为适合于与本发明有关的印刷基板的制造方法的印刷基板的第2实施方式的平面图，图10为C-C剖视图，图11为D-D剖视图。在本实施方式中，其特征在于，以接近于这些背面加工部5a，5b并且在内层通过作为目的地的导体配线层的附近的方式，设置相互之间至少有一部分不相重叠的四层测试模板层30，40，41，42，并在表层上设置与全部的测试模板层30，40，41，42相重叠的表面导体层20。在本实施方式中，表面导体层20的一部分作为表面导体层电极201被引出，且测试模板层30，40，41，42的一部分从测试模板层电极202的下面被引出，并由被电镀过的通孔所连接。而且，表面导体电极201与测试模板层电极202之间连接未图示的电源并施加电压(约5V)，当通过钻孔器的加工使得表面导体层20与测试模板层30，40，41，42的任意一方之间发生导通时，电流在其之间流动。该电流被未图示的检测器所检测，由此可知钻孔器已到达测试模板层。在此，标记30a～30f，40a～40f，41a～41f，42a～42f分别表示测定测试模板层深度的基点。

本实施方式，在作为背面钻孔加工50a的端子6c，6d的目标的各个导体配线层10c，10d相互之间由2层以上的绝缘层相分离的情况下有效，并可以使用测试模板层30和40所测定的深度基准来进行以导体配线层10c为目标的端子6c的背面钻孔加工，使用测试模板层41和42所测定的深度基准，进行以导体配线层10d为目标的端子6d的背面钻孔加工。由此可以防止目标导体层偏离深度基准情况下的深度精确度的下降。

另外，虽然在本实施方式中使用了四层测试模板层，但在作为目标的导体配线层的深度相差不多的情况下，可以只用测试模板层30，40，41这三层。在此时，可以利用测试模板层30和40得到一个深度基准，另外，再利用测试模板层40和41得到另一个深度基准。

另外，本实施方式与实施方式1有所不同，虽然使用了无论从上方还是从下方看都不相互重叠的测试模板层30，40，41，42，但在这种情况下，如果将表面导体层以及表面导体层电极、测试模板层电极设置在下侧，则对同一基板的背面钻孔加工不仅只限于上侧，从下侧也可以进行。

另外，在对测试模板层30，40从上侧进行向测试模板层30，40，41，42的背面钻孔加工并且对测试模板层41，42从下侧进行向测试模板层30，40，41，42的背面钻孔加工的情况下，不必使得全部的测试模板层30，40，41，42之间都不相互重叠，仅使测试模板层30，40之间，测试模板层40，41之间不相互重叠即可。

实施方式3

图12为适合于与本发明有关的印刷基板的制造方法的印刷基板的第3实施方式的平面图。由于本图与图1的符号所表示的内容相同，所以在此省略有关说明。本实施方式将表面导体层2以及测试模板层3，4设置为使其围绕在宽阔的背面钻孔加工部5b的周围。如图可知，测定基点3c～3f，4c～4f可以更加容易地设定在背面钻孔加工部5b附近。

实施方式4

图13为适合于与本发明有关的印刷基板的制造方法的印刷基板的第4实施方式的平面图。由于本图与图1的符号所表示的内容相同，所以在此省略有关说明。本实施方式将表面导体层2以及测试模板层3，4设置为使其围绕在大面积的背面钻孔加工部5b的周围，并呈井字梁状。如图可知，测定基点3c～3f，4c～4f可以更加容易地设置在背面钻孔加工部5b附近。

Claims (3)

1.一种印刷基板的制造方法，为连接具有多个导体层和绝缘层的多层印刷基板的指定导体配线层而形成通孔，对其施加导电镀层，并通过钻孔加工到该导体配线层附近而将该过长的镀层部分除去，其特征在于，

在该多层印刷基板内预先设有用于检测内层深度的多个测试模板层，该多个测试模板层之中两个以上的测试模板层的至少一部分在垂直投影上不互相重叠，在所述多层印刷基板的表层部设有与全部的该测试模板层在垂直投影上相重叠的表面导体层；

选择在进行该钻孔加工区域的附近并且深度接近该导体配线层深度的两个测试模板层并施加电压；

首先，向着所选择的所述两个测试模板层中的一个测试模板层，使用进行该钻孔加工的钻孔器进行钻孔加工，根据与该测试模板层接触时所产生的电流进行检测，并测定该层的深度(D1)；

此后，向着所述两个测试模板层中的另一个测试模板层，使用该钻孔器进行钻孔加工，根据与该测试模板层接触时所产生的电流进行检测，并测定该层的深度(D2)；

以从该D1和D2算出的深度作为基准，使用该钻孔器进行该钻孔加工直至该导体配线层的跟前。

2.根据权利要求1所述的印刷基板的制造方法，其特征在于，根据所述D1和D2算出的深度是对D1和D2进行平均的值。

3.一种印刷基板，是具有多个导体层和绝缘层的多层印刷基板，其特征在于，

在该多层印刷基板内预先设置用于检测内层深度的至少一部分在垂直投影上不互相重叠的多个测试模板层，在所述多层印刷基板的表层部设置与全部的该测试模板层在垂直投影上相重叠的表面导体层。

Images