KR20010063700A - 테스트 패턴 - Google Patents

Abstract

본 발명은 테스트 패턴에 관한 것으로, 폴리실리콘으로 이루어진 패턴의 휨 정도를 용이하게 검사할 수 있도록 하여 실제 제조 과정에서 발생되는 불량을 감소시킬 수 있도록 한 테스트 패턴에 관해 개시된다. 본 발명에 따른 테스트 패턴은 모 패턴 및 상기 모 패턴에 접속되며 각기 다른 폭을 갖는 다수의 자 패턴으로 이루어진 하부 패턴과, 상기 하부 패턴상에 위치되며, 상기 모 패턴의 소정 부분 및 상기 자 패턴의 양측부가 각각 노출되도록 다수의 콘택홀이 형성된 절연막과, 상기 콘택홀내에 형성된 다수의 플러그와, 상기 절연막상에 위치되며, 입력 및 출력 패드 그리고 상기 자 패턴과 중첩되도록 위치된 다수의 측정 패턴으로 이루어진 상부 패턴으로 이루어지되, 상기 입력 패드는 상기 플러그를 통해 상기 모 패턴과 접속되고, 상기 측정 패턴은 상기 자 패턴의 양측부에 형성된 플러그와 접속되며, 상기 출력 패드는 상기 각각의 측정 패턴과 접속되도록 구성된다.

Description

테스트 패턴{Test pattern}

본 발명은 테스트 패턴에 관한 것으로, 특히 반도체 소자의 제조 과정에서 발생되는 폴리실리콘 패턴의 휨 정도를 용이하게 검사하여 소자의 제조 공정에 반영할 수 있도록 한 테스트 패턴에 관한 것이다.

일반적으로 반도체 소자의 제조 공정에서 폴리실리콘(Polysilicon)은 소자의 배선 재료로 이용된다. 그런데 폴리실리콘으로 이루어진 패턴은 열 공정 등에 의한 절연막의 유동과 패턴에 가해지는 스트레스(Stress)등에 의해 부분적으로 변형되기 쉬우며, 이 경우 패턴간의 단락(Short)이 발생되거나, 인접하는 콘택과의 접촉에 의해 소자의 전기적 불량이 유발된다. 이러한 패턴의 휨(Bending) 현상은 0.18㎛의 패턴폭을 갖는 소자의 제조 공정에서는 패턴간의 이격 거리가 충분히 확보되기 때문에 큰 문제로 대두되지 않았으나, 0.18㎛ 이하의 패턴폭을 갖는 초고집적 소자의 제조 공정에서는 큰 문제점으로 대두되고 있다.

도 1은 하부 패턴(2)이 형성된 반도체 기판(1)상에 절연막(3)이 형성되고, 상기 절연막(3)상에 폴리실리콘으로 이루어진 상부 패턴(4A)이 형성된 상태에서 후속 열처리가 실시됨에 따라 패턴의 휨 또는 변형이 발생되어 상기 패턴(4A)의 위치가 거리(D)만큼 이동된 상태를 도시한다. 도면에서 패턴(4B)은 거리(D)만큼 이동된 본래의 패턴(4A)을 나타낸다.

종래에는 이러한 패턴의 휨 및 변형 정도를 검사하기 위하여 도 2에 도시된 바와 같이 폴리실리콘으로 이루어진 패턴(4)을 형성한 후 상기 패턴(4)상에 절연막(도시안됨)을 형성하고 상기 절연막에 콘택홀(5)을 형성하는데, 이때 상기 콘택홀(5)이 상기 패턴(4)과 일치되거나, 상기 패턴(4)의 사이에 각각 형성되도록한다.

이후, 열처리 등을 실시하고 상기 절연막을 제거한 후 투과전자현미경 등을 이용하여 상기 패턴(4)과 콘택홀(5)의 위치를 육안으로 확인한다. 이때 상기 콘택홀(5)을 기준으로 하여 상기 패턴(4)의 휨 정도를 검사하게 된다.

그런데 이와 같은 소자의 단면을 통한 검사는 소자의 구조상 검사 가능 영역이 제한되며, 실제로 변형이 많이 발생되는 패턴의 끝부분에 대한 검사는 어렵다. 또한, 이러한 검사는 실험적으로 행해지기 때문에 검사 결과를 그대로 실제의 공정에 반영하기 어려우며, 별도의 시편을 만들기 위해 시간과 비용이 소요된다.

따라서 본 발명은 모 패턴과 연결된 자 패턴의 양측부에 플러그를 형성하고, 패턴의 휨이 발생되는 경우 자 패턴과 플러그의 접촉에 의해 전류의 흐름이 발생되도록 하되, 상기 플러그가 상기 자 패턴의 각 부위에 선택적으로 위치되도록 하는 동시에 자 패턴과 플러그간의 거리를 다양하게 설정하므로써 상기한 단점을 해소할 수 있는 테스트 패턴을 제공하는 데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은 모 패턴 및 상기 모 패턴에 접속되며 각기 다른 폭을 갖는 다수의 자 패턴으로 이루어진 하부 패턴과, 상기 하부 패턴상에 위치되며, 상기 모 패턴의 소정 부분 및 상기 자 패턴의 양측부가 각각 노출되도록 다수의 콘택홀이 형성된 절연막과, 상기 콘택홀내에 형성된 다수의 플러그와, 상기 절연막상에 위치되며, 입력 및 출력 패드 그리고 상기 자 패턴과 중첩되도록 위치된 다수의 측정 패턴으로 이루어진 상부 패턴으로 이루어지되, 상기 입력 패드는 상기 플러그를 통해 상기 모 패턴과 접속되고, 상기 측정 패턴은 상기 자 패턴의 양측부에 형성된 플러그와 접속되며, 상기 출력 패드는 상기 각각의 측정 패턴과 접속되도록 구성된 것을 특징으로 하며, 상기 상부 패턴은 폴리실리콘으로 형성되며, 상기 상부 패턴은 금속으로 형성된 것을 특징으로 한다.

도 1은 폴리실리콘으로 이루어진 패턴의 휨 상태를 설명하기 위한 소자의 단면도.

도 2는 종래의 테스트 패턴을 설명하기 위한 평면도.

도 3은 본 발명에 따른 테스트 패턴을 설명하기 위한 평면도.

도 4는 도 3의 A1 - A2 부분을 절취한 상태의 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 및 11: 반도체 기판 2 및 12: 하부 패턴

3, 13 및 15: 절연막 4, 4A 및 4B: 패턴

5 및 16: 콘택홀 14: 모 패턴

14A 내지 14C: 자 패턴 17: 베리어 금속층

19: 입력 패드 20 내지 22: 출력 패드

23: 플러그 24: 측정 패드

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 3은 본 발명에 따른 테스트 패턴을 설명하기 위한 평면도로서, 도 4를 참조하여 설명하면 다음과 같다.

본 발명에 따른 테스트 패턴은 도 3에 도시된 바와 같이 모 패턴(14) 및 상기 모 패턴(14)에 접속되며 각기 다른 폭을 갖는 다수의 자 패턴(14A 내지 14C)으로 이루어진 하부 패턴, 상기 하부 패턴상에 위치되며 상기 모 패턴(14)의 소정 부분 및 상기 자 패턴(14A 내지 14C)의 양측부가 각각 노출되도록 다수의 콘택홀(16)이 형성된 절연막(15), 상기 콘택홀(16)내에 형성된 다수의 플러그(Plug; 23), 상기 절연막(15)상에 위치되며 입력 패드(19) 및 출력 패드(20 내지 22) 그리고 상기 자 패턴(14A 내지 14C)과 중첩되도록 위치된 다수의 측정 패턴(24)으로 이루어진 상부 패턴으로 구성된다.

상기 입력 패드(19)는 상기 플러그(23)를 통해 상기 모 패턴(14)과 접속되고, 상기 측정 패턴(20)은 상기 자 패턴(14A 내지 14C) 측부에 형성된 플러그(23)와 접속되며, 상기 출력 패드(20 내지 22)는 상기 각각의 측정 패턴(24)과 접속된다.

여기서, 상기 모 패턴(14)은 패턴의 휨이 발생되지 않을 정도의 폭, 예를들어 0.4 내지 1.0 ㎛ 정도로 형성하고, 상기 모 패턴(14)과 상기 자 패턴(14A 내지 14C)의 접속부(X)는 패턴의 휨이 방지되도록 두껍게, 예를들어 철(凸) 모양을 이루도록 형성하며, 상기 상부 패턴은 금속으로 형성한다. 그리고 상기 절연막(15)은 BPSG막, 또는 BPSG와 TEOS가 적층된 막을 이용하여 3000 내지 7000Å의 두께로 형성하며, 상기 플러그(23)는 상기 콘택홀(16)에 알루미늄(Al), 텅스텐(W), 구리(Cu) 등과 같은 금속을 매립하여 형성하되, 상기 금속을 매립하기 전에 B.O.E와 같은 용액을 이용하여 상기 콘택홀(16)의 내부를 세정한 다음 Ti, TiN, WNx 등과 같은 금속으로 베리어 금속층(17)을 형성할 수 있다. 또한, 상기 측정 패턴(24)은 각각의 자 패턴(14A 내지 14C) 상부에 도 3과 같이 예를들어 세 개씩 일렬로 위치되도록 하고, 각각의 측정 패턴(24)은 해당하는 출력 패드(20 내지 22)와 각각 연결되도록 한다. 그리고 하나의 자 패턴(14A)과 그 양측부에 형성된 플러그(23)와의 거리(S1)는 인접하는 다른 자 패턴(14B)과 그 양측부에 형성된 플러그(23)와의 거리(S2)와 서로 다르게 설정한다.

여기서, 도 4는 도 3의 A1 - A2 부분을 절취한 상태를 도시하는데, 도면 부호 11은 반도체 기판, 12는 하부에 형성된 패턴 그리고 도면 부호 13은 절연막을 도시한다.

그러면 상기와 같이 이루어진 테스트 패턴을 이용한 패턴의 휨 및 변형 검사방법을 설명하면 다음과 같다.

먼저, 상기 입력 패드(19)를 통해 예를들어 5V 정도의 테스트 전압을 인가한다. 이때 도 3에 도시된 자 패턴(14B)의 중간 부분에서 패턴의 휨이 발생되었다고 가정하면, 상기 자 패턴(14B)과, 상기 자 패턴(14B)의 측부에 형성된 플러그(23)와의 접촉이 발생되어 상기 자 패턴(14B)상에 위치하는 측정 패턴(24)과 연결된 상기 출력 패드(21)를 통한 전류의 흐름이 발생된다. 따라서 상기 자 패턴(14B)의 중간 부분이 거리(S2)만큼 변형되었음을 알게 된다. 만일 이때 패턴의 휨이 발생되지 않았다면 모든 출력 패드(20 내지 22)를 통한 전류의 흐름이 발생되지 않는다.

상기와 같이 본 발명은 모 패턴과 연결된 자 패턴의 양측부에 플러그를 형성하고, 패턴의 휨이 발생되는 경우 자 패턴과 플러그의 접촉에 의해 전류의 흐름이 발생되도록 하였다. 그리고 상기 플러그가 상기 자 패턴의 각 부위에 선택적으로 위치되도록 하는 동시에 자 패턴과 플러그간의 거리를 다양하게 설정하여 패턴의 휨 및 휨 정도를 용이하게 검사할 수 있도록 하였다. 따라서 본 발명을 이용하면 패턴의 길이 및 패턴간의 간격에 따른 패턴의 휨 정도를 용이하게 검사할 수 있으며, 이러한 검사 결과를 실제의 공정에 체계적으로 이용하여 패턴의 휨으로 인한 소자의 불량을 효과적으로 방지할 수 있다.

Claims (6)

1. 모 패턴 및 상기 모 패턴에 접속되며 각기 다른 폭을 갖는 다수의 자 패턴으로 이루어진 하부 패턴과,

   상기 하부 패턴상에 위치되며, 상기 모 패턴의 소정 부분 및 상기 자 패턴의 양측부가 각각 노출되도록 다수의 콘택홀이 형성된 절연막과,

   상기 콘택홀내에 형성된 다수의 플러그와,

   상기 절연막상에 위치되며, 입력 및 출력 패드 그리고 상기 자 패턴과 중첩되도록 위치된 다수의 측정 패턴으로 이루어진 상부 패턴으로 이루어지되,

   상기 입력 패드는 상기 플러그를 통해 상기 모 패턴과 접속되고, 상기 측정 패턴은 상기 자 패턴의 양측부에 형성된 플러그와 접속되며, 상기 출력 패드는 상기 각각의 측정 패턴과 접속되도록 구성된 것을 특징으로 하는 테스트 패턴.
2. 제 1 항에 있어서,

   상기 하부 패턴은 폴리실리콘으로 이루어진 것을 특징으로 하는 테스트 패턴.
3. 제 1 항에 있어서,

   상기 절연막은 BPSG막, BPSG와 TEOS가 적층된 막중 어느 하나의 막으로 형성되며, 3000 내지 7000Å의 두께로 형성된 것을 특징으로 하는 테스트 패턴.
4. 제 1 항에 있어서,

   상기 플러그는 텅스텐(W), 알루미늄(Al) 및 구리(Cu)중 어느 하나의 물질로 형성된 것을 특징으로 하는 테스트 패턴.
5. 제 1 항에 있어서,

   상기 상부 패턴은 금속으로 형성된 것을 특징으로 하는 테스트 패턴.
6. 제 1 항에 있어서,

   상기 모 패턴은 0.4 내지 1.0 ㎛의 폭으로 형성된 것을 특징으로 하는 테스트 패턴.