JP4183655B2 - パターン評価方法およびマスクパターンの補正方法 - Google Patents

Description

本発明は、パターン評価方法およびマスクパターンの補正方法に関する。

近年、ＯＰＣ(optical proximity correct)またはＰＰＣ(process proximity correct)は、半導体装置の製造のためのリソグラフィ工程において必須の技術であるといえる。ＯＰＣは、マスクから半導体ウェーハ上のレジスト膜にパターンを転写した際の、光学的なパターン忠実性の劣化を予想してマスク上で予め補正を行う技術である。また、ＰＰＣは、光学的な劣化に加え、レジストパターンから半導体ウェーハ上の被加工膜を加工した際のパターン忠実性の劣化も含めてマスク上で予め補正を行う技術である。配線パターンを例に取り上げて説明すると、パターン幅Ａ、配線間スペースＢのライン・アンド・スペース型のパターンにおいて、異なる周辺環境、例えば配線幅Ａに対して配線間スペースＢの幅を変化させ、その際のスペースＢの変化に応じて配線幅Ａがどのように変化するかを測定し、すべての配線間スペースＢで同様の配線幅になるようマスクパターンの寸法補正を行うものである。

ホールパターンについても上記配線パターンと同様に、ホール間残し幅を変化させながら寸法を測定することによりマスクパターンの寸法を補正するためのデータを取得する。この技術では、ある任意のサイズのマスク上のパターンが、どの程度の寸法でレジスト膜または被加工膜に形成されるかを精度良く見積もることが重要である。一般的に、配線パターンの寸法については、４端子回路を用いて電気的な測定が大量に可能であり、高精度の補正が行われてきた。

ホールパターンについてはＳＥＭ（Scanning Electron Microscope）を用いた寸法測定が主流になっている。しかしながら、ＳＥＭによる測定は大量の寸法測定に適していないため、配線パターンと比較して高精度かつ迅速な補正が困難であるという問題がある。この問題を解決するためにホールパターンの電気的測定方法が提案されている（例えば特許文献１）。しかし、特許文献１に開示の方法によれば、測定したいホールと同様のホールを電源用および電圧測定用に形成する必要がある。従って、前述したＯＰＣやＰＰＣのための寸法測定が目的である場合、電源用および電圧測定用のホールにも測定したいホールと同様の環境を提供する必要がある。これでは、測定に不要なホールパターンも配線上に形成されることになり、測定の精度が劣化してしまうという問題があった。
特公平１−３３９４２号公報

本発明の目的は、閉空間で形成されたパターンの寸法を電気的に高精度で測定する方法および高精度でマスクパターンを補正する方法を提供することにある。

本発明は、以下の手段により上記課題の解決を図る。

即ち、本発明によれば、
導電膜で形成されその幅が電気的に測定可能な同一配線幅の第１乃至第Ｍ（Ｍは２以上の自然数）の配線をそれぞれ有する第１乃至第Ｍの回路を含む回路群であって、配線幅が互いに異なるＮ（Ｎは２以上の自然数）個の回路群を備える回路装置を用いるパターン評価方法であって、
前記第Ｍの配線またはその近傍層がそれぞれ局所的に除去されるように評価対象パターンを配置する工程と、
少なくとも前記第１の配線の配線幅を含む前記第１の回路の特性を表わす値である第１の特性値を電気的に求める工程と、
前記第Ｍの回路の特性を表わす値であって前記評価対象パターンと前記第Ｍの配線との幾何学的関係に依存する第Ｍの特性値を電気的に求める工程と、
前記Ｎ個の回路群のうち、少なくとも２つの回路群について得られた前記第１の特性値乃至前記第Ｍの特性値に基づいて、前記評価対象パターンの特性を評価する評価工程と、
を備え、
前記評価対象パターンは、平面視において前記第Ｍの配線を挟むように前記第Ｍの配線のエッジ近傍で対をなすように形成された閉空間のパターンであり、
前記第１の特性値は、前記第１の配線の幅と前記第１の回路の配線抵抗値とを含み、
前記第Ｍの特性値は、前記第Ｍの回路の配線抵抗値であり、
前記評価工程は、前記第１の回路の配線抵抗値および前記第Ｍの回路の配線抵抗値の比から前記閉空間パターンの残し幅を求める工程を含むことを特徴とする、
パターン評価方法が提供される。

また、本発明によれば、
導電膜で形成されその幅が電気的に測定可能な同一配線幅の第１乃至第Ｍ（Ｍは２以上の自然数）の配線をそれぞれ有する第１乃至第Ｍの回路を含む回路群であって、配線幅が互いに異なるＮ（Ｎは２以上の自然数）個の回路群を備える回路装置を用いるパターン評価方法であって、
前記第Ｍの配線またはその近傍層がそれぞれ局所的に除去されるように評価対象パターンを配置する工程と、
少なくとも前記第１の配線の配線幅を含む前記第１の回路の特性を表わす値である第１の特性値を電気的に求める工程と、
前記第Ｍの回路の特性を表わす値であって前記評価対象パターンと前記第Ｍの配線との幾何学的関係に依存する第Ｍの特性値を電気的に求める工程と、
前記Ｎ個の回路群のうち、少なくとも２つの回路群について得られた前記第１の特性値乃至前記第Ｍの特性値に基づいて、前記評価対象パターンの特性を評価する評価工程と、
を備え、
前記評価対象パターンは、平面視において前記第Ｍの配線を挟むように前記第Ｍの配線のエッジ近傍で所定の残し幅で互いに対をなすように形成された閉空間のパターンであり、
前記第１の特性値は、前記第１の配線の幅と前記第１の回路の配線抵抗値とを含み、
前記第Ｍの特性値は、前記第Ｍの回路の配線抵抗値であり、
前記評価工程は、前記第１の回路の配線抵抗値および前記第Ｍの回路の配線抵抗値の比と前記残し幅とに基づいて前記閉空間パターンのズレ量を求める工程を含むことを特徴とする、
パターン評価方法が提供される。
さらに、本発明によれば、
上述した本発明にかかるパターン評価方法を用いたマスクパターンの補正方法が提供される。

本発明によれば、閉空間で形成されたパターンの寸法を電気的に高精度で測定することができる。

また、本発明によれば、高精度でマスクパターンを補正することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。

（１）第１の実施の形態
図１は、本発明の第１の実施の形態に用いられる評価用回路装置を示す回路図である。同図に示す回路装置１は、２つの４端子回路（Ａ１，Ｂ１）、（Ａ２，Ｂ２）、（Ａ３，Ｂ３）をそれぞれ含む回路群Ｃｒ１，Ｃｒ２，Ｃｒ３を備える。４端子回路は、既知の４端子回路Ａ１〜Ａ３と、本実施形態において特徴的な４端子回路Ｂ１〜Ｂ３で構成される。４端子回路Ａ１〜Ａ３は、基板または下地層Ｓ（図３参照）上に導電膜で形成された長さＤの配線ＭＬＡ１〜ＭＬＡ３と、これらの配線の両端に設けられた電源用端子ＴＰと、分流線ＢＬＡ１〜ＢＬＡ３を介して配線ＭＬＡ１〜ＭＬＡ３に接続された電圧測定用端子ＴＶとを有する。各配線および各端子の少なくとも周辺領域には、絶縁膜ＩＳ（図２および図３参照）が形成されている。同様に、４端子回路Ｂ１〜Ｂ３は、導電膜で形成された長さＤの配線ＭＬＢ１〜ＭＬＢ３と、これらの配線の両端に設けられた電源用端子ＴＰと、分流線ＢＬＢ１〜ＢＬＢ３を介して配線ＭＬＢ１〜ＭＬＢ３に接続された電圧測定用端子ＴＶとを有する。各配線の配線幅は、各回路群Ｃｒ１，Ｃｒ２，Ｃｒ３内では同一となるように形成され、各回路群同士では異なる配線幅となるように形成される。本実施形態では、Ｃｒ１，Ｃｒ２，Ｃｒ３の順で細い配線幅から太い配線幅になるように形成されている。

４端子回路Ｂ１〜Ｂ３の配線ＭＬＢ１〜ＭＬＢ３には、評価対象パターンであるホールパターンＨＰｂが各配線の真上から各配線にまで達するように配置され、これにより、各配線ＭＬＢ１〜ＭＬＢ３が局所的に除去されている。この点を図２および図３を参照しながらより具体的に説明する。

図２は、４端子回路Ｂ１〜Ｂ３の配線ＭＬＢ１〜ＭＬＢ３のうち、ホールパターンＨＰｂが配置された部分の拡大平面図である。同図（ａ）は、配線ＭＬＢ１の部分拡大図であり、（ｂ）は配線ＭＬＢ２の部分拡大図、さらに、（ｃ）は、配線ＭＬＢ３の部分拡大図である。図３（ａ）〜（ｃ）は、それぞれ、図２（ａ）〜（ｃ）に示す各配線部分の切断線Ｃ−Ｃ，Ｄ−Ｄ，Ｅ−Ｅに沿った断面図である。

図２（ａ）に示すように、４端子回路Ｂ１の配線ＭＬＢ１の配線幅Ｗｂ１は、ホールパターンＨＰｂのホール幅Ｗｈを上回る。４端子回路Ｂ２の配線ＭＬＢ２の配線幅Ｗｂ２は、ホールパターンＨＰｂのホール幅Ｗｈとほぼ同一である。さらに、４端子回路Ｂ３の配線ＭＬＢ３の配線幅Ｗｂ３は、ホールパターンＨＰｂのホール幅Ｗｈを下回る値となっている。各配線ＭＬＢ１〜ＭＬＢ３の配線幅Ｗｂ１，Ｗｂ２，Ｗｂ３は、配線４端子回路Ａ１〜Ａ３の配線ＭＬＡ１〜ＭＬＡ３とそれぞれ同一となるように形成されている。従って、配線ＭＬＡ１〜ＭＬＡ３の配線幅を測定すれば、配線ＭＬＢ１〜ＭＬＢ３の配線幅Ｗｂ１，Ｗｂ２，Ｗｂ３を求めることができる。配線ＭＬＢ１〜ＭＬＢ３の各配線幅は、既知の方法、例えば導電膜の膜厚Ｔと体積抵抗率ρｓおよび長さＤから、
Ｗ＝ρｓ・Ｄ・Ｔ・Ｉ／Ｖ …式（１）
を用いて電気的に求めることができる。

図１に示す回路装置１を用いたパターン評価方法について図４および図５を参照しながら説明する。

まず、回路装置１を用意し（ステップＳ１）、ｎ＝１として（ステップＳ２）、４端子回路Ａ１（Ａｎ，（ｎ＝１））に電源および電圧計を接続し、例えば式（１）を用いて配線ＭＬＡ１の配線幅Ｗａ１（Ｗａｎ，（ｎ＝１））を電気的に求める（ステップＳ３）。ここでは、配線幅Ｗａ１を電気的に求めることが重要であり、その算出に当たり、上記式（１）に補正の項を設けても良いし、他の計算式を用いても良い。

次に、同様にして４端子回路Ｂ１（Ｂｎ，（ｎ＝１））に電源および電圧計を接続し、Ｒ＝Ｉ／Ｖにより４端子回路Ｂ１の配線ＭＬＢ１の配線抵抗Ｒｂ１を求める（ステップＳ４）。このとき、配線ＭＬＢ１〜ＭＬＢ３とホールパターンＨＰｂとの幾何学的関係に依存して４端子回路Ｂｎの特性値が変化する。より具体的には、各配線の真上からそれぞれの配線に達するように形成されたホールパターンＨＰｂにより各配線の配線パターンが局所的に除去されているので、各配線の配線幅Ｗｂｎと配線抵抗Ｒｂｎとの間には以下の関係が成立する。

Ｗｂｎ≦ＷｈであればＲｂｎ≒∞ …式（２）
Ｗｂｎ＞ＷｈであればＲｂｎ≠∞ …式（３）
従って、図４に戻り、Ｒｂｎ≒∞となるまで、上述した測定手順を配線幅の太い順から繰り返し（（ステップＳ６，Ｓ３〜Ｓ５）、ホールパターンＨＰｂによって最初に断線したとき、即ち、Ｒｂｎ≒∞となったとき（図２参照）の配線幅Ｗａｎ（Ｗｂｎ）をホールパターンＨＰｂのホール幅Ｗｈとして出力すれば良い（ステップＳ８）。本実施形態では、図５に示すように、回路群Ｃｒ２内の４端子回路Ｂ２において最初にＲｂ２≒∞となり、このときの配線幅Ｗａ２（Ｗｂ２）をホールパターンＨＰｂのホール幅Ｗｈとして出力した。

本実施形態では、説明を簡潔にするために３つの回路群Ｃｒ１〜Ｃｒ３を取り上げて３種類の配線幅で測定したが、これに限ることなく、より多数種類になるように配線幅を細かく設定すれば、より高い精度でホール幅を測定できることは勿論である。

（２）第２の実施の形態
図６は、本発明の第２の実施の形態に用いられる評価用回路装置を示す回路図である。同図に示す回路装置３は、２つの４端子回路（Ａ１，Ｃ１）、（Ａ２，Ｃ２）、（Ａ３，Ｃ３）をそれぞれ含む回路群Ｃｒ１，Ｃｒ２，Ｃｒ３を備える。本実施形態においては、４端子回路Ｃ１〜Ｃ３の配線ＭＬＣ１〜ＭＬＣ３は、細い順に配置されるように形成される。また各配線ＭＬＣ１〜ＭＬＣ３のエッジ近傍には、各配線の中心線について線対称になるように対をなすホールパターンＨＰｃ１，ＨＰｃ２が配置され、これらのホールパターンＨＰｃ１，ＨＰｃ２間の残し幅が本実施形態における、評価対象パターンの特性値である。

図７は、４端子回路Ｃ１〜Ｃ３の配線ＭＬＣ１〜ＭＬＣ３のうち、ホールパターンＨＰｃ１，ＨＰｃ２が配置された部分の拡大平面図である。同図（ａ）は、配線ＭＬＣ１の部分拡大図、（ｂ）は配線ＭＬＣ２の部分拡大図、さらに、（ｃ）は、配線ＭＬＣ３の部分拡大図である。図８（ａ）〜（ｃ）は、それぞれ、図７（ａ）〜（ｃ）に示す各部分の切断線Ｆ−Ｆ，Ｇ−Ｇ，Ｈ−Ｈに沿った断面図である。

図７（ａ）に示すように、４端子回路Ｃ１の配線ＭＣＬ１の配線幅Ｗｃ１は、ホールパターンＨＰｃ１，ＨＰｃ２間の残し幅Ｗｓを下回る。４端子回路Ｃ２の配線ＭＣＬ２の配線幅Ｗｃ２は、ホールパターンＨＰｃ１，ＨＰｃ２間の残し幅Ｗｓとほぼ同一である。さらに、４端子回路Ｃ３の配線ＭＣＬ３の配線幅Ｗｃ３は、ホールパターンＨＰｃ１，ＨＰｃ２間の残し幅Ｗｓを上回る値となっている。なお、前述した第１の実施形態と同様に、各配線ＭＬＣ１〜ＭＬＣ３の配線幅Ｗｃ１，Ｗｃ２，Ｗｃ３は、配線４端子回路Ａ１〜Ａ３の配線ＭＬＡ１〜ＭＬＡ３とそれぞれ同一となるように形成されている。回路装置３のその他の構成は、図１に示す回路装置１と実質的に同一である。

図６に示す回路装置３を用いたパターン評価方法について図９および図１０を参照しながら説明する。

まず、図６に示す回路装置３を用意し（ステップＳ１１）、ｎ＝１として（ステップｓ１２）、４端子回路Ａ１（Ａｎ，（ｎ＝１））に電源および電圧計を接続し、例えば式（１）を用いて配線ＭＬＡ１の配線幅Ｗａ１（Ｗａｎ，（ｎ＝１））を電気的に求めるとともに、本実施形態ではＩ／Ｖから配線ＭＬＡ１の配線抵抗Ｒａ１（Ｒａｎ，（ｎ＝１））をも求める（ステップＳ１３）。

次に、同様にして４端子回路Ｃ１（Ｃｎ，（ｎ＝１））に電源および電圧計を接続し、Ｒ＝Ｉ／Ｖにより４端子回路Ｃ１の配線ＭＬＣ１の配線抵抗Ｒｃ１を求める（ステップＳ１４）。このとき、各配線ＭＬＣｎのエッジ近傍に形成されたホールパターンＨＰｃ１，ＨＰｃ２の残し幅と各配線の配線幅との関係に従い、ホールパターンＨＰｃの影響を受けない配線ＭＬＣｎと、ホールパターンＨＰｃに沿って局所的に除去された配線ＭＬＣｎとが混在する。例えば図７（ａ）に示す配線ＭＣＬ１では、配線幅Ｗｃ１がホールパターンＨＰｃ１，ＨＰｃ２間の残し幅Ｗｓを下回るので、何らの影響も受けず、その抵抗値Ｒｃ１は配線ＭＬＡ１と同一である。図７（ｂ）に示す配線ＭＣＬ２についても、配線幅Ｗｃ２がホールパターンＨＰｃ１，ＨＰｃ２間の残し幅Ｗｓとほぼ同一であるので、ホールパターン配置の影響を受けず、その抵抗値Ｒｃ２も配線ＭＬＡ２と同一である。この一方、図７（ｃ）に示す配線ＭＣＬ３については、配線幅Ｗｃ３がホールパターンＨＰｃ１，ＨＰｃ２間の残し幅Ｗｓを上回るので、配線のエッジ近傍部分が局所的に除去され、この結果、その抵抗値Ｒｃ３は配線ＭＬＡ３の抵抗値Ｒａ３よりも大きくなる。即ち、各配線の配線幅Ｗｃｎとホール間残し幅Ｗｓとの間には、以下の関係が成立する。

Ｗｃｎ≦ＷｓであればＲｃｎ≒Ｒａｎ（Ｒａｎ／Ｒｃｎ≒１） …式（４）
Ｗｃｎ＞ＷｓであればＲｃｎ＞Ｒａｎ（Ｒａｎ／Ｒｃｎ＜１） …式（５）
図９に戻り、配線ＭＬＡ１の配線抵抗Ｒａ１と配線ＭＬＣ１の配線抵抗Ｒｃ１とを比較し、Ｒａｎ／Ｒｃｎ＜１となるまで上述したステップＳ１３〜Ｓ１５を繰り返す（ステップＳ１６）。この結果、最初にＲａｎ／Ｒｃｎ＜１となったときの一つ手前の回路群における配線ＭＬＡ（ｎ−１）の配線幅Ｗｃ（ｎ−１）（＝）Ｗａ（ｎ−１））をホールパターンＨＰｃ１，ＨＰｃ２間のホール残し幅Ｗｓとして出力する（ステップＳ１７）。本実施形態においては、例えば図１０のグラフに示すように、配線ＭＣＬ３で初めてＲａ３／Ｒｃ３＜１となるので、その一つ手前の配線ＭＣＬ２の配線幅Ｗｃ２をホール残し幅Ｗｓとして出力する。

なお、本実施形態においても、上述した第１の実施の形態と同様に３種類の配線幅で測定したが、これに限ることなく、より多数種類になるように配線幅を細かく設定すれば、より高い精度でホール残し幅を測定することができる。

（３）第３の実施の形態
図１１は、本発明の第３の実施の形態に用いられる評価用回路装置を示す回路図である。同図に示す回路装置５は、２つの４端子回路（Ａ１，Ｄ１）、（Ａ２，Ｄ２）、（Ａ３，Ｄ３）をそれぞれ含む回路群Ｃｒ１，Ｃｒ２，Ｃｒ３を備える。本実施形態において、４端子回路Ｄ１〜Ｄ３の配線ＭＬＤ１〜ＭＬＤ３は、前述した第１の実施の形態と同様に太い順に配置されるように形成される。

本実施形態では、配線ＭＬＤ１〜ＭＬＤ３には、評価対象パターンであるホールパターンＨＰｄが４端子回路Ｄ１〜Ｄ３の各配線の真上でなく意図的に所定量ＳＦだけ位置ズレを起こして基板または下地層Ｓとの境界面にまで達するように配置され、これにより、各配線ＭＬＤ１〜ＭＬＤ３が局所的に除去されている。この点を図１２を参照しながらより具体的に説明する。

図１２は、４端子回路Ｄ１〜Ｄ３の配線ＭＬＤ１〜ＭＬＤ３のうち、ホールパターンＨＰｄが配置された部分の拡大平面図であり、同図（ａ）は、配線ＭＬＤ１の部分拡大図、（ｂ）は配線ＭＬＤ２の部分拡大図、さらに、（ｃ）は、配線ＭＬＤ３の部分拡大図である。図２との対比により明らかなように、本実施形態ではホールパターンＨＰｄが紙面上方へずれて配置されているため、より細い配線幅Ｗｄ３の配線ＭＬＤ３で初めて断線が発生する。

図１３は、本実施形態によるパターン評価方法の概略手順を説明するフローチャートである。この一連の手順は、評価用回路装置５を準備するステップＳ２１と、最後にホール幅を出力するステップＳ２７とを除いて図４に示す手順とほぼ同一であり、ステップＳ２７では、最初にＲｄｎ≒∞となった配線ＭＬＤｎの配線幅Ｗａｎにシフト幅ＳＦを加えた値をホール幅Ｗｈとして出力する。

本実施形態のように、ホールパターンを配線真上の位置から意図的にずらして配置した場合は、図１４のグラフに示すように、最初にＲｄｎ≒∞となる配線幅は、真上に配置された場合と比較して、ズレ量ＳＦ１〜ＳＦ３の分だけ細くなる。

本実施形態によれば、例えば露光装置の精度に起因して合わせズレが発生しても、そのズレ量を知ることができれば、合わせズレを気にすることなく寸法測定を実行することが可能になる。

（４）第４の実施の形態
本実施形態は、前述した第２の実施の形態において、配線を挟むように配線のエッジ近傍にパターン対を設ける場合に、所定量だけ意図的に位置ズレを起こして配置した場合のパターン残し幅を求める方法を提供するものである。

本実施形態に用いられる評価用回路装置の回路図を図１５に示す。同図に示す回路装置７は、２つの４端子回路（Ａ１，Ｅ１）、（Ａ２，Ｅ２）、（Ａ３，Ｅ３）をそれぞれ含む回路群Ｃｒ１，Ｃｒ２，Ｃｒ３を備える。本実施形態においては、４端子回路Ｅ１〜Ｅ３の配線ＭＬＥ１〜ＭＬＥ３は、細い順に配置されるように形成される。また各配線ＭＬＥ１〜ＭＬＥ３のエッジ近傍には、各配線を挟むように対をなしてホールパターンＨＰｅ１，ＨＰｅ２が配置されるが、図１６の部分拡大平面図に示すように、各配線の中心線らズレ量ＳＦだけ紙面上方にシフトして配置されている。

このように配線を挟む対のホールパターンＨＰｅ１，ＨＰｅ２が所定量だけ位置ずれして配置された場合は、図７の部分拡大図および図８の断面図との対比により明らかなように、より細い配線幅で初めてＲａｎ／Ｒｅｎ＜１となることが分かる。

図１７は、本実施形態のパターン評価方法の概略手順を説明するフローチャートである。

図１７に示す一連の手順は、評価用回路装置７を準備するステップＳ３１と、最後にホール残し幅を出力するステップＳ３７とを除いて図２に示す手順とほぼ同一であり、最初にＲａｎ／Ｒｅｎ＜１となった配線ＭＬＥｎの一つ手前の配線ＭＬＥ（ｎ−１）の配線幅Ｗａ（ｎ−１）にシフト幅ＳＦを加えた値をホール残し幅Ｗｓとして出力する（ステップＳ３７）。

本実施形態のように、配線を挟む対のホールパターンＨＰｅ１，ＨＰｅ２を配線真上の位置から意図的にずらして配置した場合は、図１８のグラフに示すように、最初にＲａｎ／Ｒｅｎ＜１なる配線幅は、配線の中心線から線対称に配置された場合と比較して、ズレ量ＳＦ４〜ＳＦ６の分だけ細くなる。

前述した第３の実施の形態と同様に、本実施形態によれば、例えば露光装置の精度に起因して合わせズレが発生しても、そのズレ量さえ知ることができれば、合わせズレを気にすることなく寸法測定を実行することが可能になる。

（５）第５の実施の形態
前述した第３の実施の形態では、ホールパターンのシフト量ＳＦが既知の場合に最初にＲｄｎ≒∞となる配線ＭＬＤｎの配線幅Ｗａｎと上記シフト量ＳＦから評価対象パターンのホール幅Ｗｈを求めた。これとは逆に、評価対象パターンのホール幅Ｗｈが既知であれば、最初にＲｄｎ≒∞となる配線ＭＬＤｎの配線幅Ｗａｎとホール幅Ｗｈから評価対象パターンの合わせズレ量を求めることができる。本実施形態は、評価対象パターンＨＰｄの配線真上からの合わせズレ量を電気的に求める方法を提供するものである。

本実施形態のパターン評価方法の一連の手順を図１９のフローチャートに示す。図１３のフローチャートとの対比により明らかなように、ステップＳ４１とＳ４７を除き、各手順は、図１３の手順のステップ番号に２０を加算したものと同一である。ステップＳ４１において準備する評価用回路装置は、図１１に示す回路装置５であり、ここではシフト量ＳＦが未知であり、ホール幅Ｗｈが既知である点が図１３のステップＳ２１と異なる。最終のステップＳ４７においては、最初にＲｄｎ≒∞となる配線ＭＬＤｎの配線幅Ｗａｎとホール幅Ｗｈとの差を算出し、評価対象パターンＨＰｄのシフト幅ＳＦとして出力する。本実施形態では配線ＭＬＤｎの真上からのシフト量ＳＦのみを出力したが、各回路群Ｃｒ１〜Ｃｒ３において４端子回路ＡｎとＤｎ以外に４端子回路を設ければ、追加の４端子回路の数だけ多種類のシフト量を求めることも可能である。

（６）第６の実施の形態
前述した第４の実施の形態では、対のホールパターンＨＰｅ１，ＨＰｅ２のシフト量ＳＦが既知の場合に最初にＲａｎ／Ｒｅｎ＜１となる配線ＭＬＥｎの一つ手前の配線ＭＬＥ（ｎ−１）の配線幅Ｗａ（ｎ−１）と上記シフト量ＳＦから評価対象パターンのホール残し幅Ｗｓを求めた。これとは逆に、評価対象パターンのホール残し幅Ｗｓが既知であれば、最初にＲａｎ／Ｒｅｎ＜１となる配線ＭＬＥｎの一つ手前の配線ＭＬＥ（ｎ−１）の配線幅Ｗａ（ｎ−１）とホール残し幅Ｗｓから評価対象パターンの合わせズレ量を求めることができる。本実施形態は、評価対象パターンＨＰｅ１，ＨＰｅ２の配線中心線からの合わせズレ量を電気的に求める方法を提供するものである。

本実施形態のパターン評価方法の一連の手順を図２０のフローチャートに示す。図１７のフローチャートとの対比により明らかなように、ステップＳ５１とＳ５７を除き、各手順は、図１７の手順のステップ番号に２０を加算したものと同一である。ステップＳ５１において準備する評価用回路装置は、図１５に示す回路装置７で良く、ここではシフト量ＳＦが未知であり、ホール残し幅Ｗｓが既知である点が図１７のステップＳ３１と異なる。最終のステップＳ５７においては、最初にＲａｎ／Ｒｅｎ＜１となる配線ＭＬＥｎの一つ手前の配線ＭＬＥ（ｎ−１）の配線幅Ｗａ（ｎ−１）とホール残し幅Ｗｓとの差を算出し、評価対象パターン対ＨＰｅ１，ＨＰｅ２のシフト幅ＳＦとして出力する。本実施形態では配線ＭＬＥｎの中心線からのシフト量ＳＦのみを出力したが、各回路群Ｃｒ１〜Ｃｒ３において４端子回路ＡｎとＥｎ以外に４端子回路を設ければ、追加の４端子回路の数だけ多種類のシフト量を求めることも可能である。

（７）マスクパターンの補正方法および半導体装置の製造方法
上述した実施形態によるパターン評価方法を用いてマスクパターンを補正すれば、露光装置の光学特性等に起因して発生するパターンの寸法誤差や位置ズレ等を高い精度で補正することができる。このように補正されたマスクパターンで露光マスクを作成することにより、設計パターンに忠実なパターンをレジスト膜上に再現でき、パターンの位置ズレを正確に補正できる露光マスクが提供される。従って、このような露光マスクを半導体装置の製造工程中の露光工程で使用すれば、高い歩留まりで半導体装置を製造することが可能になる。

以上、本発明の実施の形態について説明したが、本発明は上記形態に限ることなく、その技術的範囲内で種々変形して実施することができる。上述の実施形態では、評価対象パターンとしてホールパターンＨＰを取り上げて説明したが、これに限ることなく、例えばスリットのような長方形型の抜きパターンの寸法や、配線を挟んで配置された、このような抜きパターン間の残し部分の幅を測定するもできる。また、上述の第２、第４および第５の実施形態では、配線の中心線について線対称になるようにホールパターンＨＰを配置したが、これに限らず、ホールパターンや長方形型の抜きパターンを例えば格子をなすように配線周辺に配置しても良い。また、上述した各実施形態では同一回路群に２つの４端子回路のみを含む場合について説明したが、これに限ることなく、例えば、各回路群に４端子回路Ａｎ〜Ｅｎの全てが含まれる回路装置を用意すれば、上述したパターン評価を単一の回路装置で実行することができるので、評価効率を飛躍的に高めることができる。また、評価用回路装置における４端子回路の配置も測定対象パターンの形状および配置に応じて任意に変更可能である。従って、パターン評価方法の手順も、添付図面のフローチャートに示した手順に限ることなく、用いる評価用回路装置や最終製品の要求仕様等に応じて適宜変更可能である。さらに、合わせズレ量を電気的に求める実施形態についても、既存の合わせズレ測定方法と併用すれば、露光装置の精度に起因する合わせズレ精度とは別個に当該パターンでの位置ズレ量を見積もることも可能になる。これは近年多用されている付加プロセス、例えばサーマルフローやＲＥＬＡＣＳによってパターンの非対称なシュリンク（shrink）により、パターンに起因する位置ズレ量を見積もるために非常に有効である。

本発明の第１の実施の形態に用いられる評価用回路装置を示す回路図である。 図１に示す評価用回路装置の配線中、評価対象パターンが配置された配線の部分拡大図である。 図２にそれぞれ示す配線部分の断面図である。 本発明の第１の実施の形態によるパターン評価方法の概略手順を説明するフローチャートである。 図４に示すパターン評価方法を説明するグラフである。 本発明の第２の実施の形態に用いられる評価用回路装置を示す回路図である。 図６に示す評価用回路装置の配線中、評価対象パターンが配置された配線の部分拡大図である。 図７にそれぞれ示す配線部分の断面図である。 本発明の第２の実施の形態によるパターン評価方法の概略手順を説明するフローチャートである。 図９に示すパターン評価方法を説明するグラフである。 本発明の第３の実施の形態に用いられる評価用回路装置を示す回路図である。 図１１に示す評価用回路装置の配線中、評価対象パターンが配置された配線の部分拡大図である。 本発明の第３の実施の形態によるパターン評価方法の概略手順を説明するフローチャートである。 図１３に示すパターン評価方法を説明するグラフである。 本発明の第４の実施の形態に用いられる評価用回路装置を示す回路図である。 図１５に示す評価用回路装置の配線中、評価対象パターンが配置された配線の部分拡大図である。 本発明の第４の実施の形態によるパターン評価方法の概略手順を説明するフローチャートである。 図１７に示すパターン評価方法を説明するグラフである。 本発明の第５の実施の形態によるパターン評価方法の概略手順を説明するフローチャートである。 本発明の第６の実施の形態によるパターン評価方法の概略手順を説明するフローチャートである。

符号の説明

１，３，５，７：評価用回路装置
Ａ１〜Ａ３，Ｂ１〜Ｂ３，Ｃ１〜Ｃ３，Ｄ１〜Ｄ３，Ｅ１〜Ｅ３：４端子回路
Ｃｒ１〜Ｃｒ３：回路群
ＨＰｂ〜ＨＰｅ２：ホールパターン
ＩＳ：絶縁膜
ＭＬＡ１〜ＭＬＡ３，ＭＬＢ１〜ＭＬＢ３，ＭＬＣ１〜ＭＬＣ３，ＭＬＤ１〜ＭＬＤ３，ＭＬＥ１〜ＭＬＥ３：配線
Ｒａ１〜Ｒａ３，Ｒｂ１〜Ｒｂ３，Ｒｃ１〜Ｒｃ３，Ｒｄ１〜Ｒｄ３，Ｒｅ１〜Ｒｅ３：配線抵抗
ＳＦ１〜ＳＦ６：ズレ量
ＴＰ：電源用端子
ＴＶ：電圧測定用端子
Ｗａ〜Ｗｅ：配線幅
Ｗｈ：ホール幅
Ｗｓ：ホールパターン残し幅

Claims (4)

1. 導電膜で形成されその幅が電気的に測定可能な同一配線幅の第１乃至第Ｍ（Ｍは２以上の自然数）の配線をそれぞれ有する第１乃至第Ｍの回路を含む回路群であって、配線幅が互いに異なるＮ（Ｎは２以上の自然数）個の回路群を備える回路装置を用いるパターン評価方法であって、
   前記第Ｍの配線またはその近傍層がそれぞれ局所的に除去されるように評価対象パターンを配置する工程と、
   少なくとも前記第１の配線の配線幅を含む前記第１の回路の特性を表わす値である第１の特性値を電気的に求める工程と、
   前記第Ｍの回路の特性を表わす値であって前記評価対象パターンと前記第Ｍの配線との幾何学的関係に依存する第Ｍの特性値を電気的に求める工程と、
   前記Ｎ個の回路群のうち、少なくとも２つの回路群について得られた前記第１の特性値乃至前記第Ｍの特性値に基づいて、前記評価対象パターンの特性を評価する評価工程と、
   を備え、
   前記評価対象パターンは、平面視において前記第Ｍの配線を挟むように前記第Ｍの配線のエッジ近傍で対をなすように形成された閉空間のパターンであり、
   前記第１の特性値は、前記第１の配線の幅と前記第１の回路の配線抵抗値とを含み、
   前記第Ｍの特性値は、前記第Ｍの回路の配線抵抗値であり、
   前記評価工程は、前記第１の回路の配線抵抗値および前記第Ｍの回路の配線抵抗値の比から前記閉空間パターンの残し幅を求める工程を含むことを特徴とする、
   パターン評価方法。
2. 前記評価対象パターンは、所定のズレ量だけ前記第Ｍの回路の中心線からシフトするように形成され、
   前記評価工程は、前記ズレ量だけ前記評価対象パターンの特性を補正する工程を含むことを特徴とする請求項１に記載のパターン評価方法。
3. 導電膜で形成されその幅が電気的に測定可能な同一配線幅の第１乃至第Ｍ（Ｍは２以上の自然数）の配線をそれぞれ有する第１乃至第Ｍの回路を含む回路群であって、配線幅が互いに異なるＮ（Ｎは２以上の自然数）個の回路群を備える回路装置を用いるパターン評価方法であって、
   前記第Ｍの配線またはその近傍層がそれぞれ局所的に除去されるように評価対象パターンを配置する工程と、
   少なくとも前記第１の配線の配線幅を含む前記第１の回路の特性を表わす値である第１の特性値を電気的に求める工程と、
   前記第Ｍの回路の特性を表わす値であって前記評価対象パターンと前記第Ｍの配線との幾何学的関係に依存する第Ｍの特性値を電気的に求める工程と、
   前記Ｎ個の回路群のうち、少なくとも２つの回路群について得られた前記第１の特性値乃至前記第Ｍの特性値に基づいて、前記評価対象パターンの特性を評価する評価工程と、
   を備え、
   前記評価対象パターンは、平面視において前記第Ｍの配線を挟むように前記第Ｍの配線のエッジ近傍で所定の残し幅で互いに対をなすように形成された閉空間のパターンであり、
   前記第１の特性値は、前記第１の配線の幅と前記第１の回路の配線抵抗値とを含み、
   前記第Ｍの特性値は、前記第Ｍの回路の配線抵抗値であり、
   前記評価工程は、前記第１の回路の配線抵抗値および前記第Ｍの回路の配線抵抗値の比と前記残し幅とに基づいて前記閉空間パターンのズレ量を求める工程を含むことを特徴とする、
   パターン評価方法。
4. 請求項１乃至３のいずれかに記載のパターン評価方法を用いたマスクパターンの補正方法。

Images