CN112185823A - 通过多重对正处理一个或多个载体本体和电子器件 - Google Patents

通过多重对正处理一个或多个载体本体和电子器件 Download PDF

Info

Publication number
CN112185823A
CN112185823A CN202010618458.9A CN202010618458A CN112185823A CN 112185823 A CN112185823 A CN 112185823A CN 202010618458 A CN202010618458 A CN 202010618458A CN 112185823 A CN112185823 A CN 112185823A
Authority
CN
China
Prior art keywords
alignment
carrier
electronic device
carrier bodies
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010618458.9A
Other languages
English (en)
Inventor
T·迈尔
T·贝伦斯
M·格鲁贝尔
T·沙夫
P·施特罗贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112185823A publication Critical patent/CN112185823A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

公开了一种将电子器件(100)安装在一个或多个载体本体(102)上的方法，其中，所述方法包括：提供具有至少一个第一对正标记(106)的支撑体(104)；通过所述至少一个第一对正标记(106)与所述一个或多个载体本体(102)分别所具有的至少一个第二对正标记(108)之间的对正，将所述一个或多个载体本体(102)安装在支撑体(104)上；和随后，通过使用所述至少一个第二对正标记(108)进行对正，将多个电子器件(100)安装在所述一个或多个载体本体(102)中的相应一个上。

Description

通过多重对正处理一个或多个载体本体和电子器件
技术领域
本发明涉及将电子器件安装在一个或多个载体本体上的方法，并且涉及一种半成品。
背景技术
封装体可包括安装在诸如引线框架的载体上的诸如半导体芯片的电子器件。封装体可以实施为安装在具有从包封材料延伸出并与外围电子器件耦合的电连接件的载体上的包封的电子器件。
US 2006/0283011A1公开了一种将电子器件安装在一个或多个载体本体上的方法，其中，所述方法包括：提供具有至少一个第一对正标记的支撑体；将每个均具有至少一个第二对正标记的所述一个或多个载体本体安装在支撑体上；以及然后，通过使用所述至少一个第二对正标记进行对正将多个电子器件安装在所述一个或多个载体本体中的相应一个上。在支撑体、载体本体与电子器件之间执行多个对正工序。
DE 10 2009 059 236A1公开了一种用于制造半导体装置的方法，其中，提供了多个模块。每个模块均包括载体和附连到载体的至少一个半导体芯片。US 2014/0242734A1公开了一种制造半导体装置的方法，包括：将至少第一半导体芯片和第二半导体芯片安装在引线框架的裸片焊盘之上；以及检查第一半导体芯片和第二半导体芯片中的至少一个的安装位置，其中，引线框架包括：形成给裸片焊盘的第一标记，用于指示用于第一半导体芯片的第一安装区域；和形成给裸片焊盘的第二标记，用于指示用于第二半导体芯片的第二安装区域，所述第一标记不同于第二标记。
发明内容
在封装体的制造过程中可能需要精确地安装电子器件。
根据一个示例性实施例，提供了一种将电子器件安装在一个或多个载体本体上的方法，其中，所述方法包括：提供具有至少一个第一对正标记的支撑体；通过所述至少一个第一对正标记与所述一个或多个载体本体分别所具有的至少一个第二对正标记之间的对正，将所述一个或多个载体本体安装在支撑体上；通过使用所述至少一个第二对正标记进行对正，将多个电子器件安装在所述一个或多个载体本体中的相应一个上。
根据另一示例性实施例，提供了一种将电子器件安装在引线框架型载体本体上的方法，其中，所述方法包括：提供支撑体；将多个载体本体安装在支撑体上；将多个电子器件中的每个安装在载体本体中的相应一个上；其中，所述安装包括在支撑体、载体本体与电子器件之间执行多个对正工序。
根据又一示例性实施例，提供了一种半成品，所述半成品包括：具有至少一个第一对正标记的支撑体；安装在支撑体上的一个或多个载体本体，每个载体本体具有至少一个第二对正标记，其中，所述至少一个第一对正标记与所述至少一个第二对正标记之间的相关性能够使支撑体与所述一个或多个载体本体之间对正；多个电子器件，每个电子器件具有至少一个第三对正标记，并且每个电子器件安装在所述一个或多个载体本体中的相应一个上，其中，所述至少一个第二对正标记与第三对正标记之间的相关性能够使所述一个或多个载体本体与电子器件之间对正。
根据一个示例性实施例，可以提供用于在面板级上批量制造多个封装体的制造架构。根据这样的制造工序，可以将一个或优选多个载体本体(例如，引线框架体)安装在(特别是临时的)支撑体上。所述一个或多个载体本体与所述支撑体(可以在完成封装体的制造之前将其移除)之间的对正可以通过检测并比较形成在支撑体和载体本体两者上的对正标记来实现。附加地，要安装在所述一个或多个载体本体上的电子器件可以利用已经用于将载体本体相对于支撑体对正的载体本体的对正标记来相对于配属的载体本体对正。通过利用载体本体的(而不是支撑体的)对正标记相对于配属的载体本体对正电子器件，电子器件的安装公差仅由载体本体的对正标记的公差来限制，而不受支撑体的对正标记的公差的附加限制。因此，所描述的多级对正工序确保了高位置精度并因此确保了准备制造的封装体具有高的可靠性。
根据一个示例性实施例，可以通过多个(特别是全局)对正工序的覆盖来提高电子器件(特别是半导体裸片)放置的定位精度。对于(特别是基于引线框架的)封装体，可实现省力的面板级封装。
其它示例性实施例的描述
在下文中，将解释该方法和半成品的进一步的示例性实施例。
在本申请的上下文中，术语“电子器件”可以特别地涵盖半导体芯片(特别是功率半导体芯片)、有源电子装置(例如晶体管)、无源电子装置(例如电容或电感或欧姆电阻)、传感器(例如麦克风、光传感器或气体传感器)、致动器(例如扬声器)和微机电系统(MEMS)。特别地，电子器件可以是在其表面部分具有至少一个集成电路元件(例如，二极管或晶体管)的半导体芯片。电子器件可以是裸露的裸片，或者可以已经被封装或包封。
在本申请的上下文中，术语“载体本体”可以特别地表示被配置用于在其上安装电子器件的物体，特别是包括导电材料或由导电材料组成。例如，这样的载体本体可以是多个单独的载体的预成型件，每个载体被配置用于承载相应封装体的一个或多个电子芯片。例如，载体本体可以是引线框架，所述引线框架可以包括(特别是整体连接的)多个引线框架单元的阵列，每个引线框架单元被配置用于承载和电连接配属的引线框架封装体的相应电子器件(例如半导体芯片)。在封装体的制造过程结束时，即，在已经将电子器件安装并电连接到所述一个或多个载体本体上之后(并且可选地，在至少部分包封电子器件和所述一个或多个载体本体的至少一部分之后)，载体本体可以被分离成单独的载体(例如，单独的引线框架单元)。
在本申请的上下文中，术语“支撑体”可以特别地表示用作在制造封装体的过程的一部分中用于承载一个或优选地多个载体本体的临时支撑体(例如支撑板)的物体。可以在分离或单个化成单独的封装体之前或之后，从带有组装的电子器件(可选地包封)的一个或多个载体本体移除支撑体。
在本申请的上下文中，术语“对正标记”可以特别地表示在相应本体(特别是支撑体、载体本体、电子器件、中间载体本体和/或连接体)上的或属于相应本体(特别是支撑体、载体本体、电子器件、中间载体本体和/或连接体)的任何可检测(特别是可选地可检测)的特征，它能够提供有关配属的本体、特别是相对于另一本体的对正信息。因此，对正标记可以被检测作为配属的本体的位置和/或取向参考，使得所述本体能够相对于另一本体实现相对定位或取向。例如，这种对正标记可以是专门形成的专用特征，用于在配属的本体上和/或中的对正。然而，替代地，也可以检测所述本体的固有结构特征作为对正标记，例如，电子器件或载体本体的边缘。虽然对本体本身的物理特征的检测可能很简单，但是由于对正标记涉及更高的精度，因此可能优选单独、特定和专用地形成对正标记。
在本申请的上下文中，术语“半成品”可以特别地表示这样一种结构，该结构包括至少一个支撑体、至少一个载体本体和形成多个封装体的预成型件的电子器件，这些封装体还不太容易地制造，因此尚未分离。
应该说对正标记(即，第一对正标记、第二对正标记、第三对正标记，第四对正标记、第五对正标记等)的编号在本申请中仅为了清楚起见而作出的。因此，使用较大的数字来表示相应的对正标记(例如第五对正标记)并不一定意味着必须存在所有具有较小数字的对正标记(例如第一至第四对正标记)。因此，对正标记的编号仅出于使它们之间明显区别开的目的。
在一个实施例中，该方法包括：为所述多个电子器件中的每一个提供至少一个第三对正标记，其中，将所述多个电子器件安装在所述一个或多个载体本体中的相应的一个上的操作包括所述至少一个第二对正标记与所述第三对正标记之间的对正。有利地，电子器件也可以设置有至少一个相应的对正标记。进一步有利地，然后可以通过考虑载体本体的所述一个或多个对正标记与配属的电子器件的所述一个或多个对正标记之间的关系实现相应的电子器件与配属的载体本体之间的对正。通过采取这种措施，可在将电子器件组装到配属的载体本体上期间实现高的精度。
在一个实施例中，该方法包括：在不考虑所述至少一个第一对正标记的情况下在所述至少一个第二对正标记与所述第三对正标记之间进行对正。通过忽略支撑体的所述一个或多个对正标记来将电子器件相对于载体本体对正，可以防止支撑体与载体本体之间以及载体本体与电子器件之间的对正公差累加。与此相比，通过考虑载体本体的对正标记和可选地电子器件的对正标记将电子器件相对于载体本体对正，可以防止各种对正工序的公差累加而导致降低器件定位的总体精度。
在一个实施例中，该方法包括：在将所述一个或多个载体本体安装在支撑体上之前检测所述至少一个第一对正标记。例如，这种检测可以是光学检测。为此目的，相机可以捕获支撑体的图像，以识别所述一个或多个第一对正标记。
在一个实施例中，该方法包括：在将所述一个或多个载体本体安装在支撑体上之前，检测所述至少一个第二对正标记。同样，例如可以可选地通过也检测第一对正标记的同一相机来检测所述一个或多个载体本体的所述一个或多个第二对正标记。替代地，可以使用单独的相机来检测第二对正标记。
在一个实施例中，该方法包括：进行所述至少一个第一对正标记与所述至少一个第二对正标记之间的对正作为全局对正。相应地，该方法可以包括：进行所述至少一个第二对正标记与所述第三对正标记之间的对正作为进一步的全局对正。因此，可以有利地组合两个全局对正工序，以便使器件高精度地组装在相应的载体本体上。
优选地，可以增加涉及载体本体的所述至少一个第二对正标记与电子器件的第三对正标记之间的关系的另一全局对正工序，以进一步提高位置精度。
在一个实施例中，该方法包括：将每个均具有至少一个第四对正标记的一个或多个连接体安装在所述一个或多个载体本体上，以将电子器件与相应的载体本体电连接。例如，在电子器件是具有垂直电流的功率半导体芯片的情况下，可能优选将组装的电子器件的上主表面与安装有所述电子器件的载体本体的上主表面电连接。在一个实施例中，这可以通过形成导线连接或导线带来实现，即针对每个电子器件单独地进行。然而，为了进一步提高产量并进一步促进批量制造架构，也可以将共用的连接体整体地连接到电子器件以及配属的载体本体上。这样的连接体可以包括多个连接元件，每个连接元件被配置用于将相应的电子器件的上主表面与配属的载体本体的上主表面电耦合。为了不仅高效而且精确地执行将电子器件与配属的载体本体电耦合的这种批量工序，可以在连接体处提供一个或多个另外的对正标记。然后，可以通过考虑载体本体和连接体两者配属的对正标记之间的相关性使载体本体与连接体之间相互对正来实现连接体与配属的载体本体之间的对正。
在一个实施例中，每个连接体是夹式框架。当连接体是夹式框架时，可以将一体结构附接到每个载体本体，从而为每个电子器件提供至少一个夹。当夹式框架连接到配属的载体本体时，夹式框架的夹可以被互连。这样的夹可以是弯曲的导电体，其在相应的电子器件的上主表面与相应的载体本体的上主表面之间以高连接面积实现电连接。在将获得的结构单个化以形成单独的封装体时，也可以将连接体分离成例如单独的夹。可选地，至少一个另外的电子器件可以安装在连接体之上。
在一个实施例中，该方法包括：通过所述至少一个第二对正标记与所述至少一个第四对正标记之间的对正来将所述一个或多个连接体安装在所述一个或多个载体本体上。因此，可以在连接体与配属的载体本体之间实现高的位置精度，并且因此可以在连接体的相应的连接元件与相应的载体本体上的配属的电子器件之间实现高的位置精度。
在一个实施例中，该方法包括：通过包封材料来包封电子器件的至少一部分和所述一个或多个载体本体的至少一部分。例如，包封材料包括模塑化合物或由模塑化合物组成。在本申请上下文中，术语“包封材料”可以特别地表示包围(例如，气密地包围)电子器件和可选的载体或载体本体的一部分以提供机械保护、电绝缘并且可选地有助于在操作过程中散热的基本上电绝缘并且优选地导热的材料。这样的包封材料可以例如是模塑化合物。当通过模制进行封装时，例如可以进行注射模制或传递模制。因此，包封材料可以包括模制材料，特别是塑料模制材料。例如，可以通过将结构体放置在上模制工具与下模制工具之间并将液体或粒状模制材料注入其中来提供相应封装的结构体(特别是具有载体或载体本体的电子器件)。在模制材料硬化后，完成包封材料的形成。如果需要，模制材料可以填充有改善其性能、例如其散热性能的颗粒。也可以使用其它包封材料。
在实施例中，该方法包括：通过考虑所述至少一个载体本体的安装位置和取向进行对正，将多个电子器件安装在具有至少一个第五对正标记的中间载体本体上，并且随后通过使用至少一个第五对正标记进行对正将电子器件从中间载体本体转移到所述一个或多个载体本体。因此，可以例如从分切的或锯切的晶片拾取各个单独的电子器件并将它们放置在中间载体本体的预定位置上。可以通过考虑支撑体与所述一个或多个载体本体之间的对正结果来确定在该工序中放置各个单独的电子器件的位置。例如，如果载体本体以某种空间误差布置在支撑体上，则可以基于所识别的支撑体和/或载体本体的对正标记来检测或确定所述空间误差。这进而可以允许确定要将电子器件安装在中间载体本体上的哪个位置来确保在将带有附接的电子器件的中间载体本体连接到支撑体上的载体本体之后，电子器件布置在正确的位置，以便可以正确地与相应的载体本体连接。为了确保正确的对正，中间载体本体也可以设置有一个或多个相应的对正标记。因此，电子芯片也可以相对于配属的载体本体对正。
在一个实施例中，该方法包括：从分切的晶片拾取多个电子器件，并且将拾取的电子器件(特别是同时)转移到中间载体本体。在盘形晶片上，电子器件可以以圆形图案布置。将各个电子器件从晶片转移到中间载体本体可涉及将电子器件例如从晶片上的圆形图案重新排序为所述一个或多个载体本体上的一个或多个矩形图案。
该方法包括：将所述一个或多个载体本体和电子器件分离成单独的封装体，每个封装体包括所述一个或多个载体本体中的一个的一部分和电子器件中的至少一个。在本申请的上下文中，术语“封装体”可以特别地表示这样一种电子装置，该电子装置包括安装在载体(即，先前的载体本体的一个区段)上并且可选地使用包封材料封装的一个或多个电子器件。进一步可选地，可以在封装体中实施一个或多个导电接触元件或互连结构(例如连接导线或夹)，例如用于将电子器件与载体电耦合。例如，可以通过机械切割、激光切割和/或化学或等离子体蚀刻来实现分离。
在分离或单个化之后，可以获得多个封装体，每个封装体包括相应的载体本体的至少一部分以及安装在载体本体的所述区段上的至少一个电子器件。可选地，每个封装体还可以包括包封材料的包封电子器件以及载体本体的至少一部分的那部分。进一步可选地，每个封装体可以包括上述连接体的一个区段，例如诸如夹的连接元件。与此不同的是，支撑体可以是临时支撑体，可以在单个化之前将其从载体本体移除。替代地，支撑体的一部分也可以形成准备制造的封装体的一部分。
在一个实施例中，该方法包括通过由蚀刻、印刷、激光开槽、钻孔、镂铣和冲压组成的组中的至少一种来形成对正标记的至少一部分。但是，任何其它工序用于形成对正标记也是可能的。
在一个实施例中，该方法包括：通过由钎焊、烧结、熔焊和胶合组成的组中的至少一种将电子器件安装在载体结构上。因此，电子器件可以通过由焊料结构、烧结结构和熔焊结构组成的组中的至少一种安装在其安装区域上。也可以将电子器件粘合地安装在安装区域上。
在一实施例中，所述一个或多个载体本体中的每一个包括至少一个引线框架。特别地，每个载体本体可以被分离成单独的引线框架型载体，使得每个载体包括裸片焊盘和多个引线。换句话说，可以执行图案化或结构化工序，以便为每个随后的封装体限定单独的引线框架部分。在这样的实施例中，可以将相应的电子器件安装在裸片焊盘上。引线可以在向外的方向上从裸片焊盘延伸并且可以从裸片焊盘分离，以用作在包封之后电接触包封的电子器件的端子。电子器件与引线之间的电耦合可以通过诸如夹或连接导线之类的连接结构来实现，该连接结构可以电桥接并由此将电子器件的主表面与相应的一个引线的接触表面耦合。
因此，引线框架可以包括一组焊盘，例如裸片焊盘以及另外还可包括一个或多个接合焊盘。引线框架可以是片状的金属结构，其可以被图案化以形成用于安装封装体的所述一个或多个电子器件的一个或多个裸片焊盘或安装区段，以及当电子器件安装在引线框架上时用于形成将封装体电连接到外围电子环境的一个或多个引线区段。在一个实施例中，引线框架可以是金属板(特别是由铜制成)，该金属板可以例如通过蚀刻或激光处理而被图案化。将器件载体形成为引线框架是一种有成本效益且在机械上和电气上有利的配置，其中，所述至少一个电子器件的低欧姆连接可以与引线框架的坚固的支撑能力结合。此外，由于引线框架的金属(特别是铜)材料的高热导率，引线框架可以有助于封装体的导热性并且可以去除在电子器件的操作期间产生的热量。引线框架可以包括例如铝和/或铜。
然而，许多不同的载体本体和载体可以与不同的实施例一起使用，并且所描述的引线框架仅是一个示例。
在一个实施例中，所述一个或多个载体本体中的每个包括多个凹口，特别是压印或蚀刻的凹口，每个凹口被配置用于容纳电子器件中的相应一个。通过蚀刻或压印腔，可以进一步简化电子器件在相应的载体本体上的正确定位。
由支撑体和所述一个或多个载体本体组成的组中的至少一个包括至少两组不同的对正标记，所述不同组由于具有不同的特性而可区分。特别地，所述不同组可以包括比第二组具有更大的空间延伸尺度的第一组，所述第一组用于粗略对正，所述第二组用于精确对正。所述不同特性可以例如是各种对正标记的不同形状和/或尺寸。通过在相应的本体上提供不同组的对正标记，可以在此基础上有利地执行不同阶段的对正。这进一步提高了精度。在这样的实施例中，通过考虑第二组对正标记，可以有利地将使用第一组对正标记的粗略对正与对正的微调相结合。因此，可以进一步提高电子器件相对于配属的载体本体的位置放置的精度。
在一个实施例中，对正标记中的至少一部分包括一个或多个圆形特征或由一个或多个圆形特征组成。事实证明，圆形对正标记在制造过程中可更好地防止伪像。
在一个实施例中，对正标记中的至少一部分包括以下组中的至少一个：与周围表面共面的对正标记、相对于周围表面升高的对正标记、相对于周围表面下沉的对正标记、以及作为通孔延伸穿过周围表面的对正标记。由于所有提及的替代方案都与对正标记的光学检测兼容，因此在制造过程中设计和形成对正标记具有高度的自由。
在一个实施例中，所述至少一个第一对正标记和所述至少一个第二对正标记可通过具有不同的特性来区分。例如，所述不同的特性可以是不同的形状和/或尺寸。例如，所述至少一个第一对正标记可以比所述至少一个第二对正标记具有更大的空间延伸尺度。例如，具有较大空间延伸尺度的第一对正标记可以通过捕获半成品的较大区域的图像的相机来正确地检测。与此不同的是，具有较小空间延伸尺度的第二对正标记可以例如通过捕获半成品的仅一部分的图像来检测以用于更精确的对正。
在一个实施例中，支撑体可以是支撑板。例如，这种支撑板可以由玻璃、塑料、陶瓷或足够厚的金属制成，以便在组装电子器件期间以及可选地在包封期间正确地支撑所述一个或多个载体本体。在完成该支撑功能之后(例如，在完成包封之后)，临时支撑板可以再次从结构中移除，因为包封的完成使得即使没有临时支撑板也能使结构足够坚固。然后可以将临时支撑板再利用或回收以用于另一制造过程，或者可以将其丢弃。
在一个实施例中，组装后的电子器件可以通过夹、连接导线和/或连接带电连接到配属的载体本体。夹可以是三维弯曲的板型连接元件，其具有两个要连接到相应电子器件的上主表面和载体本体的上主表面的平面区段，其中，所述两个平面区段可以通过倾斜或竖直的连接区段互连。作为这种夹的替代方案，可以使用导线连接结构或带连接结构，其是柔性导电线或带状体，所述柔性导电线或带状体的一端连接到相应电子器件的上主表面，另一个相反端电连接到载体本体。
在一个实施例中，所述至少一个电子器件在操作期间经受垂直电流。根据示例性实施例的封装体构型特别适用于需要垂直电流流动、即电流在垂直于电子器件的两个相反主表面的方向上流动的大功率应用，其中一个主表面用于将电子器件安装在载体本体上，另一个主表面用于将电子器件与夹、连接导线或连接带连接。
在一个实施例中，所述至少一个电子器件包括由控制器电路、驱动器电路和功率半导体电路组成的组中的至少一个。所有这些电路可以集成到一个半导体芯片中，也可以单独集成在不同的芯片中。例如，可以通过芯片来实现相应的功率半导体应用，其中，这种功率半导体芯片的集成电路元件可以包括至少一个晶体管(特别是MOSFET，金属氧化物半导体场效应晶体管)、至少一个二极管等。特别地，可以制造实现半桥功能、全桥功能等的电路。
作为用于半导体芯片的衬底或晶片，可以使用半导体衬底、即硅衬底。替代地，可以提供氧化硅或另一绝缘体衬底。也可以实施锗衬底或III-V族半导体材料。例如，示例性实施例可以以GaN或SiC技术实现。
通过结合附图的以下描述和所附权利要求，本发明的上述和其它目的、特征和优点将变得显而易见，在附图中，相同的部件或元件由相同的附图标记表示。
附图说明
被包括以提供对本发明的示例性实施例的进一步理解并构成说明书的一部分的附图示出了本发明的示例性实施例。
在附图中：
图1示出了根据一个示例性实施例的将电子器件安装在一个或多个载体本体上的方法的框图。
图2示出了根据另一示例性实施例的将电子器件安装在载体本体上的方法的框图。
图3示出了根据另一示例性实施例的半成品的剖视图。
图4和图5示出了根据一个示例性实施例的在执行将电子器件安装在载体本体上的方法期间获得的结构。
图6至图13示出了根据另一示例性实施例的在执行将电子器件安装在一个或多个载体本体上的方法期间获得的结构。
图14示出了根据一个示例性实施例的半成品的剖视图。
图15示出了根据一个示例性实施例的具有不同组对正标记的支撑体的剖视图。
具体实施方式
附图中的图示是示意性的并且没有按比例绘制。
在将参考附图更详细地描述示例性实施例之前，将基于已经开发的示例性实施例来总结一些一般性考虑。
由于大面板尺寸与并行处理相结合，因此可以以较低的封装工作量实现面板级封装。对于引线框架封装体，引线框架型载体本体的厚度在许多情况下非常高。因此，半蚀刻引线框架可能不是首选，但冲压引线框架可能希望用作用于诸如半导体芯片的电子器件的载体本体。这样的冲压引线框架作为载体本体可以小于面板尺寸。因此，可能期望将多个引线框架型载体本体放置在支撑体(或面板尺寸的载体)上。为了稍后将电子器件(特别是裸片)放置在引线框架型载体本体上，如通过示例性实施例所提供的，用于面板级支撑体和引线框架型载体本体两者的合适的对正方法可能是有利的。
传统上，基于引线框架的封装体通常不会在面板尺寸大于标准引线框架尺寸(特别是最大100mm x 300mm)的面板级上进行封装。传统的与面板相关的封装技术通常不使用引线框架作为封装载体，而通常用于诸如扇出封装体的复杂的高级封装体。
对于具有引线框架型载体本体的模制封装体，鉴于引线框架的尺寸通常受到限制，传统上认为面板级处理是有问题的。对于冲压，可用的最大引线框架尺寸可以是150mmx 600mm，这已经是一个例外的尺寸。对于蚀刻的引线框架，尺寸可更大，但是由于蚀刻工艺，引线框架的厚度可能受到限制。
一个示例性实施例提供了一种使用(特别是冲压的)引线框架型载体本体的工艺，该引线框架型载体本体可以以较低的制造工作量形成，使用共用的支撑体将该工艺组合到大面板格式，并且涉及具有较高成本效益和较低工作量的并行制造工艺。更特别地，示例性实施例为这种面板级封装体制造架构提供了非常有益的对正策略。
根据一个示例性实施例，提供了一种用于以面板格式封装(特别是基于引线框架的)封装体的对正工序，优选地使用可以是冲压或蚀刻的引线框架的多个载体本体。冲压引线框架可以以低技术投入大量生产，并且可以允许使用厚金属。
在一个实施例中，可以通过拾取和放置过程将多个载体本体(例如整体的引线框架结构)放置在支撑体上。一个或优选多个(特别是引线框架型的)载体本体可以配备有对正标记，并且优选板状支撑体。在支撑体上，多个对正标记可以在不同的位置并且具有相同、相似或不同的形状。相应的拾取和放置工具的对正系统可以在将载体本体放置在支撑体上之前识别对正标记。此外，所述一个或多个载体本体可以具有对正标记。在放置之前，拾取和放置装备也可以检测那些对正标记，然后可以根据上述两个对正标记的对正将相应的载体本体放置在支撑体上。如果适用的话，对于要放置在支撑体上的所有载体本体，可以重复此步骤。
在下面的工序中，可以执行电子器件(例如裸片)的放置。例如，可以施加诸如焊料、胶、焊剂、烧结膏或类似物的互连材料以连接到所述一个或多个载体本体上的电子器件。现在，拾取和放置系统可以在相应的载体本体上和在电子器件上对正，用于将电子器件附接到载体本体(特别是用于将裸片附接到引线框架)。为了保持低公差，可能有利的是，在载体本体上对正以放置电子器件，而不在面板级支撑体上对正。例如，拾取和放置过程可以具有例如±25μm的放置精度，以便实现高速度。如果仅在支撑体上对正地进行两个放置(即，诸如引线框架的载体本体和诸如裸片的电子器件的放置)，则公差可能会增加，这例如导致±50μm的放置公差。在存在严格的设计规则和后续工艺的情况下，这可能会超出例如±25μm的基于引线框架的封装体的规格限制。为了实现电子器件的精确放置，针对器件附接的在载体本体上的对正可能是优选的，但是由于载体本体在支撑体上的定位也提供了公差，因此两种不同的对正系统可用于基于面板的(特别是引线框架)封装。有利地，鉴于所描述的对正架构，对正公差可不增加以用于精确封装，因此，覆盖多个全局对正系统可能是高度优选的。
图1示出了根据一个示例性实施例的将电子器件100安装在一个或多个载体本体102上的方法的框图。关于所提到的附图标记，参考图3。
如框200所示，该方法包括提供具有至少一个第一对正标记106的支撑体104。
参考随后的框210，该方法还可包括将每个都具有至少一个第二对正标记108的所述一个或多个载体本体102安装在支撑体104上，这通过在所述至少一个第一对正标记106与所述至少一个第二对正标记108之间的对正进行。
如后续框220所示，该方法还包括通过使用所述至少一个第二对正标记108进行对正，将所述多个电子器件100安装在所述一个或多个载体本体102中的相应一个上。
图2示出了根据另一示例性实施例的将电子器件100安装在引线框架型载体本体102上的方法的框图。关于所提到的附图标记，可再次参考图3。
如框230所示，该方法包括提供支撑体104。
随后的框240示出了该方法还包括将载体本体102安装在支撑体104上。
另外，随后的框250指示该方法附加性地包括将电子器件100中的每个安装在载体本体102中的相应一个上。
如框260所示，所述安装包括在支撑体104、载体本体102和电子器件100之间执行多个对正工序。
图3示出了根据另一示例性实施例的半成品130的剖视图。
半成品130包括具有第一对正标记106的支撑体104。此外，载体本体102安装在支撑体104上。载体本体102包括多个第二对正标记108。第一对正标记106和第二对正标记108之间的相关性使支撑体104和载体本体102之间能够对正。
此外，半成品130包括多个电子器件100，每个电子器件100具有第三对正标记110，并且每个电子器件100均安装在载体本体102上。第二对正标记108和第三对正标记110之间的相关性能够使载体本体102和电子器件100之间对正。
图4和图5示出了根据一个示例性实施例的在执行将电子器件100安装在载体本体102上的方法期间获得的结构。根据图4和图5示出的两个工序指示根据一个示例性实施例的用于对正的工序。
参考图4，支撑体104设置有第一对正标记106。此外，每个都具有第二对正标记108的多个载体本体102通过第一对正标记106与第二对正标记108之间的全局对正安装在支撑体104上。在将载体本体102安装在支撑体104上之前，光学检测第一对正标记106。此外，在将载体本体102安装在支撑体104上之前，光学检测第二对正标记108。例如，对正标记106、108可以通过蚀刻、印刷、激光开槽、钻孔、镂铣和/或冲压形成。
在根据图4的第一对正工序中，在引线框架型载体本体102与支撑体104之间进行第一全局对正。示意性示出的视觉系统检测支撑体104的对正标记106。然后拾取和放置设备可以将实施为引线框架的载体本体102相应地放置在板状支撑体104的配属表面区域上。
图4还示出了用于执行基于图5中所示的半成品130制造封装体的拾取和放置工序的设备的构件。如图所示，所述设备包括作为视觉系统的光学检测单元190、例如相机(例如CMOS相机或CCD相机)。光学检测单元190可以捕获图4(和图5)中所示的结构的整个表面或表面的一部分的图像。然后，所获得的图像数据可以被传送到图像识别单元192。图像识别单元192可以被配置用于例如通过执行图像识别算法来识别各种对正标记106、108等。然后，控制单元194可以使用所识别的对正标记106、108的位置以及可选的相应的检测到的对正标记106、108与支撑体104或相应的载体本体102的配属关系基于所述对正结果控制要执行的拾取和放置工序并因此以高精度执行拾取和放置工序。
图4示出了在较大的面板型支撑体104上的多个相对较小的载体本体102(即，引线框架)的示例。在所示的示例中，单个支撑体104配备有四个载体本体102。对于所有具有配属的对正标记108的引线框架型载体本体102执行相对于支撑体104的相应对正标记106的对正，以便进行放置。
参考图5，将所述多个电子器件100(特别是半导体芯片)安装在载体本体102中的相应一个上涉及利用第二对正标记108的对正(并且可选地利用第三对正标记的对正，参见图3中的附图标记110，其可以设置在电子器件100上)。将电子器件100安装在载体本体102上例如可以通过钎焊、烧结、焊接和/或胶合来实施。
优选地，可以在不考虑第一对正标记106的情况下进行载体本体102与电子器件100之间的全局对正，从而避免不期望地增加各个体公差。因此，拾取和放置方法的精度更高。
在根据图5的对正的第二部分工序中，电子器件100被放置在载体本体102(特别是引线框架)上。现在，各个载体本体102的对正标记108用作用于放置不同电子器件100的全局对正标记。拾取和放置设备的视觉系统检测载体本体102的对正标记108并相应地放置电子器件100。电子器件100还可以设置有对正标记(图5中未示出，参看图3中的第三对正标记110)。载体本体102上的全局对正用于定位多个电子器件100。
仍然参考图5，示出了裸片型电子器件100在较大的面板型支撑体104上的小载体本体102(在所示实施例中为引线框架型)上的放置。在所示示例中，在每个载体本体102上安装两个电子器件100。
因此，获得了如图5所示的半成品130。半成品130包括具有第一对正标记106的支撑体104。载体本体102被安装在支撑体104上。每个载体本体102设置有配属的第二对正标记108。第一对正标记106与第二对正标记108之间的相关性能够使支撑体104与载体本体102之间对正。此外，所述多个电子器件100中的每一个被安装在载体本体102中的相应一个上。第二对正标记108使得能够实现载体本体102与电子器件100之间的对正。
对正标记106、108(以及可选的对正标记110)可以包括圆形特征，圆形特征对防止大公差和不精确性而言更可靠。例如，对正标记106、108(以及可选的对正标记110)可以与周围表面共面，可以相对于周围表面升高(如图所示)，可以相对于周围表面降低，和/或可以作为通孔延伸穿过周围表面。例如，第一对正标记106和第二对正标记108可以通过具有诸如不同形状和/或不同尺寸和/或不同颜色的不同特性而在光学上可区分开。在所示的实施例中，第一对正标记106彼此之间的空间距离大于第二对正标记108彼此之间的空间距离。
在支撑板104和载体本体102中的一个或两者上，也可以使用两组或更多组对正标记106、108(未示出，参看图15)。例如，第一大组可用于粗略对正，而第二小组可用于精确对正。
支撑体104和载体本体102上的对正标记106、108可以通过蚀刻、印刷、激光开槽、钻孔、镂铣、冲压或以其它方式形成。它们可以与相应的表面共面、凸起、凹陷或甚至是孔。圆形特征或由多个圆形特征组成的图案对于蚀刻的标记可能是优选的，因为中心检测可能较少地受蚀刻公差的影响。如果通过图案比较完成识别，则优选具有大面积和清晰符号的图案。优选地，支撑体104的第一对正标记106可以与载体本体102的第二对正标记108不同。对正标记106、108的尺寸也可以不同。因此，在支撑体104上的第一检测可以使用较大的对正标记106，该较大的对正标记106可以通过具有较宽视野的检测系统来检测，而主要影响放置精度的载体本体102上的第二对正标记108较小并且对于较小视野但较高分辨率可见。
尽管在图4和图5中未示出，但是该方法可以包括通过诸如模塑化合物的包封材料包封电子器件100和载体本体102的一部分。此后，批量制造方法可以包括将由所述包封材料包封的载体本体102和电子器件100分离成单独的封装体，每个封装体包括载体本体102的一部分和电子器件100中的一个以及部分包封材料(未显示)。
再次参考图4和图5，可以通过首先相对于支撑体104对正载体本体102、随后相对于载体本体102(而不是相对于支撑体104)对正电子器件100来实现电子器件100在载体本体102上的高精确的放置。通过采取该措施，可以避免非期望的多公差的增加，因此可以实现高空间精度。
图6至图13示出了根据另一示例性实施例的在执行将电子器件100安装在载体本体102上的方法期间获得的结构。
参考图6，示出了在相对的角具有第一对正标记106的板状支撑体104。
参考图7，四个在相对的角具有第二对正标记108的引线框架型载体本体102被放置在支撑体104上。可以例如基于对正标记106、108光学地测量载体本体102相对于支撑体104的第一对正标记106的未对正。如图7中示意性所示，每个引线框架型的载体本体102可以包括多个仍然一体连接的引线框架单元134，每个引线框架单元134被配置用于安装相应封装体的一个或多个电子器件100。在单个化时，每个载体本体102然后可以被分离成单独的引线框架单元134。
参考图8，可以实现电子器件100(特别是电子芯片)从晶片180到中间载体本体170的转移。保护箔174可以附接到中间载体本体170。仍然参考图8，晶片180的电子器件100应当被组装到载体本体102用于制造封装体。尽管未示出，但是拾取和放置设备可以从锯切的晶片180的圆形阵列中拾取各个电子器件100，并且可以将它们放置在板状中间载体本体170的主表面上。
参考图9，可以通过使用来自根据图7进行的测量的数据来执行对电子芯片100的放置位置的调整。该方法可以包括：从晶片180拾取圆形布置的多个电子器件100，并将拾取的电子器件100以矩形图案转移到中间载体本体170。换句话说，可以根据载体本体102在支撑板104上的布置将拾取的电子器件100放置在中间载体本体170上。电子器件100从而被安装在中间载体本体170上，该中间载体本体170具有对正标记172。相应的对正可以考虑载体本体102在支撑体104上的安装位置和取向。因此，中间载体本体170也配备有可以光学检测的对正标记172。因此，根据图7，可以在考虑放置在支撑体104上的(稍微未对正)的载体本体102之间的对正关系的情况下完成电子器件100在中间载体本体170上的放置。换句话说，电子器件100被有意地以先前确定的与载体本体102布置在支撑体104上所依照的相同的未对正状态放置在中间载体本体170上。这可以通过比较载体本体102的对正标记108与支撑体104的对正标记106以及通过考虑中间载体本体170的对正标记172与载体本体102的对正标记108之间的关系来实现。说明性地讲，电子器件100根据载体本体102在支撑体104上的未对正附接到中间载体本体170上。因此，通过将电子器件100相应地放置在中间载体本体170上，已经修复了载体本体102在支撑体104上的未对正。这允许将所有电子器件100在载体本体102的配属位置上结合在中间载体本体170上。
参考图10，电子器件100被从中间载体本体170转移到载体本体102。相应的对正工序可以利用中间载体本体170的对正标记172。说明性地讲，支撑体104和中间载体本体170的结合可以通过使用对正标记172来完成。
在图10中示出了后面会提及的批量组装工序。图10以斜上方视图示出了具有附接的电子器件100的中间载体本体170与支撑体104上的载体本体102之间的布置。
图11示出了根据图10的布置的斜下方视图。
图12示出了中间载体本体170(具有安装的电子器件100)在支撑体104(具有安装的载体本体102)上的连接结果。箔174可以从中间载体本体170移除。
图13示意性地示出了根据图11和图12的制造工序的结果，其中，电子器件100被正确地安装在载体本体102上，载体本体102以某种未对正状态安装在支撑体104上。然而，一方面由于支撑体104与载体本体102之间对正的对正结果，另一方面由于中间载体本体170与载体本体102之间对正的对正结果，电子器件100与载体本体102之间的关系以高位置精度实现。同样，通过所描述的工序可以保证高定位精度。
图14示出了根据一个示例性实施例的半成品130的剖视图。
根据图14的半成品130可以通过将连接体112安装在载体本体102中的相应一个上以将电子器件100与相应的载体本体102电连接而获得，每个连接体112具有一个或多个对正标记114。在所示的实施例中，每个连接体112是夹式框架。更精确地，可以通过载体本体102的对正标记108与连接体112的对正标记114之间的对正来将连接体112安装在载体本体102上。
因此，所描述的实施例使用另一组对正标记114。例如，包括该另一组对正标记114的夹式框架或任何其它连接体112在(例如首先)附接电子器件100之后被放置在引线框架型载体本体102上。后两个过程都可以使用载体本体102上的一组对正标记108。
如果需要，可以使用夹式框架型连接体112上的用于对正的对正标记114将第二电子器件(例如，另一个半导体芯片)结合在夹的顶部(并且第二电子器件可以可选地包含至少一个另外的对正标记，未示出)。引线连接现在可以使用最后的电子器件(未示出)上的标记。
图14示出了一个实施例，其中，被配置为夹式框架的连接体112已经安装在每个相应的载体本体102上，以实现每个电子器件100的上主表面与配属的载体本体102之间的导电连接。
在单个化之后(在可以移除临时支撑体104之前)，可以获得单个封装体124。每个封装体包括相应的载体本体102的一个区段、相应的电子器件100和作为夹式框架型连接体112的分离件的相应的夹。
在图14中，第一对正标记106具有比具有较小空间延伸尺度d1、d2的第二对正标记108更大的空间延伸尺度D1、D2，即D1＞d1和/或D2＞d2。在该示例中，D1和d1表示相应的对正标记106、108的直径，而D2和d2表示相应类型的对正标记106、108之间的最大距离。这简化了检测到的对正标记106、108与支撑体104或载体本体102的正确配属。
图15示出了根据一个示例性实施例的具有不同组138、140的对正标记106的支撑体104的剖视图。
根据图15，支撑体104包括两个不同组138、140的对正标记，所述不同组138、140可通过具有不同的特性来区分。例如，所述不同组138、140包括具有比第二组140更大的空间延伸尺度的第一组138。所述第一组138可以用于粗略对正，所述第二组140可以用于精确对正。更具体地，第一组138具有比具有较小空间延伸尺度d1、d2的第二组140更大的空间延伸尺度D1、D2，即D1＞d1和/或D2＞d2。在该示例中，D1和d1表示相应的对正标记106的直径，而D2和d2表示相应组138、140的相应对正标记106之间的最大距离。
因此，图15示出了具有大空间尺寸和大空间距离并且可用于第一阶段的粗略对正的一组138对正标记106。为此目的，具有大视角的相机等可以以中等精度捕获图15所示的结构的整个主表面的图像。可以基于所述结果进行粗略对正。为了进一步提高精度，然后可以通过第二组140对正标记106进行精确对正，这可以通过仅检测较小的视角并且因此仅检测图15所示的结构的一部分的更精确的相机检测。通过组合从第一组138对正标记106和第二组140对正标记106得出的对正信息，可以进一步提高对正的精度，因此可进一步提高放置或组装工序的精度。
应当注意，术语“包括”不排除其它元件或特征，并且“一个”或“一组”不排除多个。而且，可以组合结合不同实施例描述的元件。还应当注意，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、措施、方法和步骤的特定实施例。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、措施、方法或步骤包括在它们的范围内。
附图标记列表
100 电子器件
102 载体本体
104 支撑体
106 支撑体104上的第一对正标记
108 载体本体102上的第二对正标记
110 电子器件100上的第三对正标记
112 连接体
114 连接体112上的对正标记
124 单独的封装体
130 半成品
134 引线框架单元
138、140 第一对正标记106的多组对正标记
180 晶片
170 中间载体本体
172 中间载体本体170上的对正标记
174 中间载体本体170上的保护箔
D1、D2 第一对正标记的106的空间延伸尺度
d1、d2 第二对正标记的108的空间延伸尺度
190 光学检测单元
192 用于光学检测单元190的图像识别
194 控制单元
200-260 安装方法

Claims (18)

1.一种将电子器件(100)安装在一个或多个载体本体(102)上的方法，其中，所述方法包括：
·提供具有至少一个第一对正标记(106)的支撑体(104)；
·通过所述至少一个第一对正标记(106)与所述一个或多个载体本体(102)分别所具有的至少一个第二对正标记(108)之间的对正，将所述一个或多个载体本体(102)安装在支撑体(104)上；
·随后，通过使用所述至少一个第二对正标记(108)进行对正，将多个电子器件(100)安装在所述一个或多个载体本体(102)中的相应一个上；和
·将所述一个或多个载体本体(102)和安装在其上的电子器件(100)分离成单独的封装体(124)，每个封装体至少包括所述一个或多个载体本体(102)中的一个的一部分和电子器件(100)中的至少一个。
2.根据权利要求1所述的方法，其中，所述方法包括：为所述多个电子器件(100)中的每一个提供至少一个第三对正标记(110)，其中，将所述多个电子器件(100)安装在所述一个或多个载体本体(102)中的相应的一个上的操作包括所述至少一个第二对正标记(108)与所述第三对正标记(110)之间的对正。
3.根据权利要求2所述的方法，其中，所述方法包括：在不考虑所述至少一个第一对正标记(106)的情况下在所述至少一个第二对正标记(108)与所述第三对正标记(110)之间进行对正。
4.根据权利要求1至3中任一项所述的方法，其中，所述方法包括：在将所述一个或多个载体本体(102)安装在所述支撑体(104)上之前，检测所述至少一个第一对正标记(106)。
5.根据权利要求1至4中任一项所述的方法，其中，所述方法包括：在将所述一个或多个载体本体(102)安装在所述支撑体(104)上之前，检测所述至少一个第二对正标记(108)。
6.根据权利要求1至5中任一项所述的方法，其中，所述方法包括：将每个均具有至少一个第四对正标记(114)的一个或多个连接体(112)安装在所述一个或多个载体本体(102)上，用于通过相应的连接体(112)将电子器件(100)与相应的载体本体(102)电连接。
7.根据权利要求6所述的方法，其中，所述一个或多个连接体(112)是一个或多个夹式框架。
8.根据权利要求6或7所述的方法，其中，所述方法包括：通过所述至少一个第二对正标记(108)与所述至少一个第四对正标记(114)之间的对正来将所述一个或多个连接体(112)安装在所述一个或多个载体本体(102)上。
9.根据权利要求1至8中任一项所述的方法，其中，所述方法包括：
·通过考虑所述一个或多个载体本体(102)在支撑体(104)上的安装位置和取向进行对正，将所述多个电子器件(100)安装在具有至少一个第五对正标记(172)的中间载体本体(170)上；和
·随后，通过使用所述至少一个第五对正标记(172)进行对正，将电子器件(100)从中间载体本体(170)转移到所述一个或多个载体本体(102)上。
10.根据权利要求9所述的方法，其中，所述方法包括：从分切的晶片(180)拾取多个电子器件(100)，并将拾取的电子器件(100)转移到所述中间载体本体(170)上。
11.根据权利要求1至10中任一项所述的方法，其中，所述方法包括：通过由蚀刻、印刷、激光开槽、钻孔、镂铣和冲压组成的组中的至少一种形成对正标记(106、108、110、114、172)的至少一部分。
12.根据权利要求1至11中任一项所述的方法，其中，所述方法包括：通过由钎焊、烧结、熔焊和胶合组成的组中的至少一种将电子器件(100)安装在所述一个或多个载体本体(102)上。
13.一种将电子器件(100)安装在引线框架型载体本体(102)上的方法，其中，所述方法包括：
·提供支撑体(104)；
·将多个载体本体(102)安装在支撑体(104)上；
·将电子器件(100)中的每个安装在载体本体(102)中的相应一个上；
·其中，所述安装包括在支撑体(104)、载体本体(102)和电子器件(100)之间执行多个对正工序；和
·将所述一个或多个载体本体(102)和安装在其上的电子器件(100)分离成单独的封装体(124)，每个封装体至少包括所述一个或多个载体本体(102)中的一个的一部分和电子器件(100)中的至少一个。
14.一种半成品(130)，包括：
·具有至少一个第一对正标记(106)的支撑体(104)；
·安装在支撑体(104)上的一个或多个载体本体(102)，每个载体本体(102)具有至少一个第二对正标记(108)，其中，所述至少一个第一对正标记(106)与所述至少一个第二对正标记(108)之间的相关性能够使支撑体(104)与所述一个或多个载体本体(102)之间对正；和
·多个电子器件(100)，每个电子器件(100)具有至少一个第三对正标记(110)，并且每个电子器件(100)分别安装在所述一个或多个载体本体(102)中的相应一个上，其中，所述至少一个第二对正标记(108)与所述第三对正标记(110)之间的相关性能够使所述一个或多个载体本体(102)与电子器件(100)之间对正；
·其中，由所述支撑体(104)和所述一个或多个载体本体(102)组成的组中的至少一个包括至少两个不同组(138、140)的对正标记(106、108))，所述不同组(138、140)由于具有不同特性而可区分。
15.根据权利要求14所述的半成品(130)，其中，所述一个或多个载体本体(102)中的每一个包括至少一个引线框架。
16.根据权利要求14、15中任一项所述的半成品(130)，其中，所述不同组(138、140)包括第一组(138)和第二组(140)，所述第二组(140)具有较小的空间延伸尺度(d1、d2)，而所述第一组(138)具有比较小的空间延伸尺度(d1、d2)大的较大的空间延伸尺度(D1、D2)，所述第一组(138)用于粗略对正，所述第二组(140)用于精确对正。
17.根据权利要求14至16中任一项所述的半成品(130)，其中，所述至少一个第一对正标记(106)和所述至少一个第二对正标记(108)由于具有不同的特性而可区分。
18.根据权利要求17所述的半成品(130)，其中，所述至少一个第一对正标记(106)与具有较小的空间延伸尺度(d1、d2)的所述至少一个第二对正标记(108)相比具有更大的空间延伸尺度(D1、D2)。
CN202010618458.9A 2019-07-04 2020-06-30 通过多重对正处理一个或多个载体本体和电子器件 Pending CN112185823A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019118174.7A DE102019118174B3 (de) 2019-07-04 2019-07-04 Verarbeitung von einem oder mehreren trägerkörpern und elektronischen komponenten durch mehrfache ausrichtung
DE102019118174.7 2019-07-04

Publications (1)

Publication Number Publication Date
CN112185823A true CN112185823A (zh) 2021-01-05

Family

ID=73052634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010618458.9A Pending CN112185823A (zh) 2019-07-04 2020-06-30 通过多重对正处理一个或多个载体本体和电子器件

Country Status (3)

Country Link
US (1) US11502042B2 (zh)
CN (1) CN112185823A (zh)
DE (1) DE102019118174B3 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908878B (zh) * 2021-01-20 2023-02-07 江西新菲新材料有限公司 电子产品的加工方法及加工装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260223A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
DE10325179A1 (de) * 2003-06-04 2004-12-23 Marconi Communications Gmbh Verfahren zum Montieren einer Schaltung
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP5097639B2 (ja) * 2008-08-01 2012-12-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置
US8338937B2 (en) * 2008-08-07 2012-12-25 Estivation Properties Llc Flange package for a semiconductor device
US8201326B2 (en) 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8466544B2 (en) 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US8884414B2 (en) * 2013-01-09 2014-11-11 Texas Instruments Incorporated Integrated circuit module with dual leadframe
DE102013224581A1 (de) 2013-11-29 2015-06-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10032699B1 (en) * 2014-04-28 2018-07-24 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications
US10312184B2 (en) * 2015-11-04 2019-06-04 Texas Instruments Incorporated Semiconductor systems having premolded dual leadframes
US9899290B2 (en) * 2016-03-23 2018-02-20 Nxp Usa, Inc. Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
US10418341B2 (en) 2016-08-31 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming SIP with electrical component terminals extending out from encapsulant
US10777457B2 (en) 2017-10-03 2020-09-15 Ubotic Company Limited Carrier substrate, package, and method of manufacture
US10892405B2 (en) * 2019-05-07 2021-01-12 Texas Instruments Incorporated Hall-effect sensor package with added current path

Also Published As

Publication number Publication date
US11502042B2 (en) 2022-11-15
DE102019118174B3 (de) 2020-11-26
US20210005557A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
US7943423B2 (en) Reconfigured wafer alignment
US20060261450A1 (en) Leadframeless package structure and method
US7282391B1 (en) Method for precision assembly of integrated circuit chip packages
US20130285259A1 (en) Method and system for wafer and strip level batch die attach assembly
KR20080100361A (ko) 다공 내장면 패키지 및 방법
US10707158B2 (en) Package with vertical interconnect between carrier and clip
US9698083B2 (en) Three-dimensional stack of leaded package and electronic member
CN111863774A (zh) 包括载体上和/或中的标识符的封装
US11502042B2 (en) Processing of one or more carrier bodies and electronic components by multiple alignment
JP2009178841A (ja) ガイドマスクを用いてアプリケーションプラットフォーム上にｍｅｍｓ部品を載置する方法及び装置
US8264092B2 (en) Integrated circuits on a wafer and method of producing integrated circuits
US8664039B2 (en) Methods and apparatus for alignment in flip chip bonding
US11264356B2 (en) Batch manufacture of packages by sheet separated into carriers after mounting of electronic components
US11390519B2 (en) Method for manufacturing a MEMS sensor
CN114613713A (zh) 半导体制造设备、位置读取方法和附接方法
CN108987352B (zh) 具有连接在载体层级处的部件的封装
US20080160670A1 (en) Physical alignment features on integrated circuit devices for accurate die-in-substrate embedding
WO1998043290A1 (fr) Procede servant a fabriquer un composant a semi-conducteur et bande de support de couche
US20240088007A1 (en) Power module package with stacked direct bonded metal substrates
WO2023276798A1 (ja) 配線基板集合体、蓋体集合体、パッケージセット、および電子部品の製造方法
JP2007073987A (ja) 半導体モジュール
JP4017625B2 (ja) 半導体装置の製造方法
US20130187263A1 (en) Semiconductor stacked package and method of fabricating the same
KR101864577B1 (ko) 센서 모듈 및 센서 모듈의 제조 방법
US9173286B2 (en) Flexible-rigid circuit board composite and method for producing a flexible-rigid circuit board composite

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination