JP2003060119A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003060119A
JP2003060119A JP2001250482A JP2001250482A JP2003060119A JP 2003060119 A JP2003060119 A JP 2003060119A JP 2001250482 A JP2001250482 A JP 2001250482A JP 2001250482 A JP2001250482 A JP 2001250482A JP 2003060119 A JP2003060119 A JP 2003060119A
Authority
JP
Japan
Prior art keywords
semiconductor device
main surface
semiconductor
side surfaces
step portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001250482A
Other languages
English (en)
Other versions
JP3872319B2 (ja
Inventor
Tadashi Yamaguchi
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001250482A priority Critical patent/JP3872319B2/ja
Priority to US10/057,909 priority patent/US6646325B2/en
Publication of JP2003060119A publication Critical patent/JP2003060119A/ja
Priority to US10/621,561 priority patent/US6885109B2/en
Application granted granted Critical
Publication of JP3872319B2 publication Critical patent/JP3872319B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/573—Immunoassay; Biospecific binding assay; Materials therefor for enzymes or isoenzymes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/168—Wrong mounting prevention
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【目的】 実装方向の判別が容易な半導体装置を提供す
ること。 【解決手段】 半導体装置１０１は、半導体基板１０３
を有する。半導体基板１０３の裏面１０５には、第１の
側面１１５から第２の側面にへと至る段差部１０７が設
けられている。この段差部１０７は、半導体装置１０１
の方向を識別するためのマークとして機能する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、特に裏面が露出した半
導体チップを有する半導体装置及びその製造方法に関す
るものである。
【０００２】
【従来の技術】携帯機器の小型化に伴い、携帯機器に搭
載される半導体装置の小型化が要求されている。この要
求にこたえるため、半導体チップの外形寸法とほぼ同じ
外形寸法を有するチップサイズパッケージ（Chip Size
Package）と称される半導体装置が出現している。チッ
プサイズパッケージの１形態としては、ウエハレベルチ
ップサイズパッケージ（Wafer Level Chip Size Packag
e）もしくはウエハレベルチップスケールパッケージ（W
afer Level Chip Scale Package）と称される半導体装
置が存在する。このようなウエハレベルチップサイズパ
ッケージ（以下、ＷＣＳＰと称す。）では、半導体チッ
プの表面は樹脂封止されているが、裏面（シリコン面）
は露出した構造になっている。ＷＣＳＰでは、実装基板
に対するＷＣＳＰの実装方向を判別するための１ピンマ
ーク等のインデックスマークがこの露出した半導体チッ
プの裏面（シリコン面）にマーキング処理によって形成
される。マーキング処理は、例えばレーザー加工により
マークが形成されるレーザーマーク方式が存在する。
【０００３】
【発明が解決しようとする課題】しかしながら、半導体
チップの裏面（シリコン面）は、ＷＣＳＰの厚さをより
薄くするため及びシリコンの線膨張係数と実装基板の線
膨張係数との差を考慮する等の理由により、研磨されて
いるので鏡面状態である。このような鏡面状態のシリコ
ン面にレーザーを用いてマーキングを行っても、マーキ
ングが施された箇所で反射される光の強度と、マーキン
グが施されていない箇所で反射される光の強度との差が
小さく、すなわちコントラストが低く、マークの認識が
困難であるという課題があった。マークの認識が困難で
あるということは、画像認識装置を備えた自動実装装置
を使用して、ＷＣＳＰを実装基板へ自動的に実装するこ
とが困難であるということを意味する。さらに、マーク
の認識が困難であるということは、ＷＣＳＰが実装基板
に実装された後に行われる外観検査において、ＷＣＳＰ
が正しい向きに搭載されているか否かを、画像認識装置
を備えた外観検査装置で判定することが困難であるとい
うことを意味する。従って、実装方向が容易に判別でき
る半導体装置が望まれていた。
【０００４】
【課題を解決するための手段】本発明は、上記課題を克
服するために考え出されたものである。本願において開
示される発明のうち、代表的な半導体装置の概要は以下
の通りである。
【０００５】すなわち、回路素子が形成された第１の主
表面と、前記第１の主表面に実質的に対向する第２の主
表面と、前記第１の主表面と前記第２の主表面との間の
複数の側面とを有する半導体基板と、前記第１の主表面
上部に形成され、前記回路素子と電気的に接続された複
数の外部端子とを備えた半導体装置である。そして、こ
の半導体装置の前記第２の主表面は、前記複数の側面の
うちの第１の側面から該第１の側面に対向する第２の側
面へと至る第１の段差部を有することを特徴としてい
る。
【０００６】また、本願において開示される発明のう
ち、代表的な半導体装置の製造方法の概要は以下の通り
である。
【０００７】すなわち、第１の主表面と、前記第１の主
表面に実質的に対向する第２の主表面と、複数のスクラ
イブラインによって区画された複数の半導体装置形成部
を有する半導体ウエハを準備する工程と、前記半導体装
置形成部の前記第１の主表面に回路素子を形成する工程
と、前記半導体装置形成部の前記第１の主表面上部に前
記回路素子と電気的に接続される複数の外部端子を形成
する工程と、前記半導体装置形成部の前記第２の主表面
に前記複数のスクライブラインのうちの１つに平行に延
在する第１の溝を形成する工程と、前記スクライブライ
ンを研削し前記各半導体装置形成部を個片化する工程と
を実行することを特徴としている。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。なお、説明を容易にするた
め、同様の構成には同様の符号を付与する。また、重複
した構成の説明は省略する。
【０００９】（第１の実施の形態）図１は本発明の第１
の実施の形態の半導体装置１０１の裏面を示す平面透視
図であり、図２は図１の線２−２についての概略断面図
である。
【００１０】半導体装置１０１は、先に説明した通りの
ＷＣＳＰである。半導体装置１０１は、半導体基板１０
３（半導体チップとも称される。）と、封止樹脂１１１
と、複数の突起電極１１３とを有する。
【００１１】図１及び図２に示されている通り、この半
導体装置１０１は、半導体チップの外形寸法とほぼ同じ
外形寸法を有している。本実施の形態においては、半導
体装置１０１は、例えば１辺が８ｍｍである略四角形状
である。
【００１２】半導体基板１０３は、回路素子が形成され
た表面１０９（第１の主表面）と、この表面１０９に実
質的に対向する裏面１０５（第２の主表面）と、表面１
０９と裏面１０５との間を結ぶ複数の側面とを有する。
半導体基板１０３はさらに、裏面１０５に形成された段
差部１０７（凹部、溝部もしくはスリットとも称され
る。）を有する。この段差部１０７が本発明の特徴的な
部分であり、この段差部１０７は半導体基板１０３の第
１の側面１１５からこの第１の側面１１５に対向する第
２の側面１１７へと至るように、裏面１０５に形成され
ている。さらにこの段差部１０７は、第１及び第２の側
面に隣接した第３の側面１１９の近傍の裏面１０５に形
成されている。ここで、“段差部１０７が形成されてい
る第３の側面１１９の近傍”とは、半導体基板１０３の
中心よりも第３の側面１１９側に位置する場所であるこ
とを意味する。
【００１３】封止樹脂１１１は、半導体基板１０３の表
面１０９上に形成されており、表面１０９に形成された
図示しない回路素子を外部環境から保護する機能を有す
る。
【００１４】複数の突起電極１１３は、封止樹脂１１１
内部に形成された図示しないポスト上に形成され、この
ポストによって半導体基板１０３に形成された回路素子
と電気的に接続されている。これらの突起電極１１３
は、半導体装置１０１の外部端子として機能する。な
お、ポストについては後に詳述する。
【００１５】図３は、本発明の第１の実施の形態の半導
体装置１０１の表面を示す平面透視図であり、図４は図
３の線４−４についての詳細断面図である。
【００１６】図３には、電極パッド３０１、金属配線層
３０３及び突起電極１１３が示されている。電極パッド
３０１及び金属配線層３０３は、封止樹脂１１１の下層
に位置するため、電極パッド３０１及び金属配線層３０
３は点線で示されている。
【００１７】図３に示されているように、半導体基板１
０３の表面１０９の周辺領域には、１６個の電極パッド
３０１が例えば１００μｍ間隔で設けられている。
【００１８】半導体基板１０３の表面１０９の中央領域
上には、１６個の突起電極１１３が行列状に配置されて
いる。各突起電極１１３は、対応する金属配線層３０３
と図示しないポストを介して電気的に接続されている。
【００１９】金属配線層３０３は、外部端子の位置を半
導体基板１０３の周辺部から半導体基板１０３の中央領
域に実質的にシフトさせる機能を果たす。一般的に、こ
のようなシフトは再配置と称され、故にこのようなシフ
トを行う金属配線層３０３は再配置配線もしくは再配線
と称される。このように、外部端子として機能する突起
電極１１３を半導体基板１０３の中央領域に配置させる
ことにより、半導体装置１０１に接続される実装基板の
小型化が可能となる。
【００２０】次に図４を使用して、半導体装置１０１の
構成をより詳細に説明する。
【００２１】シリコンからなる半導体基板１０３の表面
１０９（第１の主表面）には図示しない複数の回路素子
が形成されており、半導体基板１０３の裏面１０５（第
２の主表面）には、段差部１０７が設けられている。各
回路素子の上部にはコンタクトホール（図示しない）を
有する絶縁層４０２が形成されている。このコンタクト
ホール内部には図示しない導電層が形成されている。
【００２２】電極パッド３０１が、絶縁層４０２上に形
成されている。電極パッド３０１は、上述のコンタクト
ホール内部に形成された導電層を介して対応する回路素
子に接続されている。電極パッド３０１は、例えば、シ
リコンを含有するアルミニウムで構成されている。
【００２３】パッシベーション膜４０１が、絶縁層４０
２上部及び電極パッド３０１の周縁部上に形成されてい
る。このパッシベーション膜４０１は、例えば、窒化シ
リコンで構成されている。
【００２４】層間絶縁膜４０３が、パッシベーション膜
４０１上部に形成されている。層間絶縁膜４０３は、半
導体基板１０３に加えられる応力を緩和する機能を有す
る。層間絶縁膜４０３は、例えば、ポリイミドで構成さ
れている。なお、後述する金属薄膜層４０５直下に位置
する層間絶縁膜４０３の表面は変質している。この変質
された領域は太線で示されいる。この変質された層間絶
縁膜４０３が存在することにより、層間絶縁膜４０３と
金属薄膜層４０５との密着性が向上する。
【００２５】金属薄膜層４０５が、層間絶縁膜４０３及
び電極パッド３０１上に形成されている。金属薄膜層４
０５は、単層でも複合層でも良いが、上層及び下層から
なる複合層で構成されることが好ましい。下層膜は、電
極パッド３０１との密着度が強く、上層膜を構成する物
質が半導体基板１０３側へ拡散することを防止すること
ができる材料であれば良い。この下層膜は、例えばチタ
ンで構成されている。上層膜は、その上層に形成される
金属金属配線層３０３との密着度が強い材料であれば良
い。この上層膜は、例えば銅で構成されている。
【００２６】金属金属配線層３０３が、金属薄膜層４０
５上に形成されている。金属金属配線層３０３は、例え
ば、銅で構成されている。
【００２７】ポスト４０７が、金属金属配線層３０３の
表面上に形成されている。図示の例では、ポスト４０７
の形状は、ほぼ円柱状である。ポスト４０７の底面は、
金属金属配線層３０３の表面に接触しており、頂部は突
起電極１１３と接触している。このポスト４０７は、金
属金属配線層３０３と同一の材料で構成されており、高
さ（金属金属配線層３０３の表面から封止樹脂１１５の
表面に至るまでの距離）は約１００μｍである。
【００２８】封止樹脂１１５が、ポスト４０７の頂部を
除く半導体基板１０３の表面１０９全体が覆われるよう
に、半導体基板１０３の表面１０９上全体に形成されて
いる。すなわち、封止樹脂１１５は、層間絶縁膜４０
３、金属薄膜層４０５、金属金属配線層３０３及びポス
ト４０７の側面を覆っている。封止樹脂１１５の表面
と、ポスト４０７の頂部とは、同一平面に位置してい
る。封止樹脂１１５は、例えば不透明なエポキシ樹脂で
構成されている。
【００２９】突起電極１１３が、ポスト４０７の上部に
形成されている。突起電極１１３は、後に、図示しない
実装基板の配線と接続される電極である。よって、半導
体基板１０３に形成された回路素子は、電極パッド３０
１、金属薄膜層４０５、金属金属配線層３０３、ポスト
４０７及び突起電極１１３を介して、外部装置と接続さ
れる。このように、突起電極１１３は、半導体装置１０
１の外部端子としての機能を有する。突起電極１１３
は、例えば、半田で構成されている。また突起電極１１
３は、直径が４００μｍの半円球状である。
【００３０】次に、半導体装置１０１を実装基板５０１
へ実装する方法について、図５及び図６を用いて以下に
説明する。図５は、実装基板５０１を示す平面図であ
る。実装基板５０１の表面には、半導体装置１０１の複
数の突起電極１１３に対応した複数の端子５０５が行列
状に形成されている。複数の端子５０５のうちの特定の
端子である端子５０９が、図面の左下に配置されてい
る。この端子５０９は、例えば、アドレス信号A1に対応
する端子であり、第１端子と称される端子である。
【００３１】各端子５０５には、対応する配線５０７が
接続されている。これらの配線５０７は、例えば、実装
基板５０１上に搭載される図示しない他の装置と接続さ
れている。
【００３２】搭載領域５０３が点線で示されている。こ
の搭載領域５０３は、半導体装置１０１が搭載される予
定の領域であり、点線は半導体装置１０１の外形を示し
ている。
【００３３】図６は、半導体装置１０１を実装基板５０
１へ搭載する工程を示す工程図である。図６を参照し
て、この工程を説明する。
【００３４】半導体装置１０１の複数の突起電極１１３
のうちの特定の突起電極１１４は、例えばアドレス信号
A1に対応する外部端子であり、第１ピンと称される。Ｗ
ＣＳＰのような半導体装置１０１は、半導体ウエハから
個片化された後、一旦トレイに収容されるが、後の実装
工程を考慮して、半導体装置１０１の方向を揃えてトレ
イに収容する必要がある。つまり、トレイ内において
は、半導体装置１０１の上記第１ピンの位置が、例え
ば、全て左下に位置するように、半導体装置１０１がト
レイ内に収容される必要がある。
【００３５】半導体装置１０１は、画像認識装置を備え
たオートハンドラーを使用してトレイへ収容される。段
差部１０７は、上記第１ピンから最も近い第３の側面１
１９の近傍の裏面１０５に形成されている。従って、オ
ートハンドラーは、この段差部１０７の位置を認識する
ことによって、半導体装置１０１の上記第１ピンの位置
が、全て左下に位置するように、半導体装置１０１をト
レイ内に収容する。
【００３６】従来の技術においては、この第１ピンの位
置を示す１ピンマークと称されるマークがレーザーを使
用して形成されていた。したがって、半導体基板の裏面
に照明を照射した場合、マーキングが施された箇所で反
射され画像認識装置へ戻ってくる反射光の強度と、マー
キングが施されていない箇所で反射され画像認識装置へ
戻ってくる反射光の強度との差が小さい。すなわち、画
像認識装置から半導体基板の裏面へ入射された入射光
は、ほぼ散乱されずに反射光として画像認識装置へ戻っ
てくる。よって、画像認識装置を使用したとしてもマー
クの認識が困難であった。
【００３７】しかしながら、本実施の形態によれば、半
導体基板の裏面に照明を照射した場合、半導体基板１０
３の裏面が鏡面状態であったとしても、段差部１０７で
反射され画像認識装置へ戻ってくる反射光の強度が、鏡
面状態の裏面で反射され画像認識装置へ戻ってくる反射
光の強度よりも小さくなる。これは、段差部１０７の段
差によって、入射光が乱反射するためである。さらに、
段差部１０７は、後述するように、ダイシングブレード
によって形成される。よって、段差部１０７の表面の状
態は、半導体基板１０３の裏面のその他の領域（鏡面状
態の裏面）よりも粗くなっている。そのため、この粗い
状態の表面で反射され画像認識装置へ戻ってくる反射光
の強度が、鏡面状態の裏面で反射され画像認識装置へ戻
ってくる反射光の強度よりも小さくなる。これも、やは
りこの粗い状態の表面によって、入射光が乱反射するた
めである。
【００３８】従って、オートハンドラーに備えられた画
像認識装置は、上述の反射光の強度の差異を検出するこ
とにより、半導体装置１０１の方向を容易に検知するこ
とができる。結果として、正確にかつ高速に半導体装置
１０１をトレイに収容することができる。
【００３９】さて、以上のようにトレイに収容された半
導体装置１０１は、画像認識装置を備えた自動実装装置
によって、トレイから取り出される。もちろん、この自
動実装装置も画像認識装置を備えているため、半導体装
置１０１の方向は、自動実装装置により認識されてい
る。図６（ａ）に示されているように、取り出された半
導体装置１０１は、上記自動実装装置によって実装基板
５０１上方に配置される。この時、第１ピン１１４と、
第１端子５０９とが対応するように、半導体装置１０１
が実装基板５０１に対面される。
【００４０】次に、図６（ｂ）に示されているように、
半導体装置１０１の突起電極１１３が、実装基板５０１
の複数の端子５０５と接続される。以上で実装工程が終
了する。
【００４１】続いて、半導体装置１０１が、実装基板５
０１に正しい向きで搭載されたか否かを検査する外観検
査工程が実行される。この外観検査工程は、画像認識装
置を備えた外観検査装置で実行される。上述したよう
に、本実施の形態によれば、半導体基板１０３の裏面が
鏡面状態であったとしても、半導体基板１０３に設けら
れた段差部１０７によって、半導体装置１０１の方向を
容易に検知することができる。従って、この外観検査工
程においても、正確にかつ高速に半導体装置１０１の実
装ミスを判定することができる。
【００４２】以上詳細に説明したように、本発明によれ
ば、半導体装置１０１をトレイに収容する工程、トレイ
から取り出す工程、実装基板へ搭載する工程、外観検査
工程の全ての工程において、半導体装置１０１の方向を
正確に認識することができる。なお、以上の工程におけ
る認識作業が、人間の目視によるものであったとして
も、同様の効果を得ることができるということは、当業
者においては容易に理解することができるであろう。
【００４３】次に、本発明の第１の実施の形態の半導体
装置１０１の製造方法を以下に説明する。説明を容易に
するため、突起電極１１３が形成されるまでの工程（半
導体ウエハをダイシングする前の工程）を第１の工程と
称し、それ以降の工程を第２の工程と称し、それぞれ説
明する。第１の工程は、図７から図１０までに示され、
第２の工程は、図１２から図１４までに示されている。
【００４４】まず最初に、第１の実施の形態の第１の工
程を以下に説明する。なお、説明を容易にするため、第
１の工程は、図３の線４−４に対応する箇所のみを説明
する。
【００４５】まず、半導体ウエハ状態である半導体基板
１０３の表面１０９（第１の主表面）に、図示しない複
数の回路素子が形成される。次に、各回路素子の上部に
はコンタクトホール（図示しない）を有する絶縁層４０
２が形成される。このコンタクトホール内部には、図示
しない導電層が形成される。続いて、シリコンを含有す
るアルミニウム膜がスパッタリング法によって絶縁層４
０２上に堆積される。その後、このアルミニウムは、所
定の形状にエッチングされ、図示したように電極パッド
３０１として絶縁層４０２上に残存する。この電極パッ
ド３０１は、上述の絶縁層４０２内部に形成された図示
しない導電層と接続されている。（図７（Ａ））
【００４６】次に、シリコン窒化膜からなるパッシベー
ション膜４０１が、ＣＶＤ法によって絶縁層４０２及び
電極パッド３０１上に形成される。その後、電極パッド
３０１の中央領域上に位置するパッシベーション膜４０
１が、エッチング除去される。（図７（Ｂ））
【００４７】次に、ポリイミドからなる層間絶縁膜４０
３が、パッシベーション膜４０１及び電極パッド３０１
上に形成される。（図７（Ｃ））
【００４８】次に、電極パッド３０１の中央領域上に位
置する層間絶縁膜４０３が、エッチング除去される。
（図７（Ｄ））
【００４９】次に、熱処理を施すことにより、ポリイミ
ドからなる層間絶縁膜４０３が熱硬化される。この熱硬
化により、電極パッド３０１上に位置する層間絶縁膜４
０３が、図示の通りテーパー形状になる。電極パッド３
０１の表面上にポリイミドが残存している場合は、酸素
雰囲気中でプラズマエッチングによって、ポリイミドが
除去される。（図７（Ｅ））
【００５０】次に、層間絶縁膜４０３が、アルゴンガス
等の不活性ガス雰囲気中でプラズマエッチングにさらさ
れることにより、層間絶縁膜４０３の表面が変質され
る。変質された表層は太線で示されている。この表層の
存在により、次のステップで形成される金属薄膜４０５
との密着度が向上する。（図７（Ｆ））
【００５１】次に、金属薄膜層４０５が、スパッタリン
グ法によって層間絶縁膜４０３及び電極パッド３０１上
に形成される。（図７（Ｇ））
【００５２】次に、レジスト８０１が金属薄膜層４０５
上に形成される。レジストの厚さは例えば１０μｍ程度
である。続いて、図示された所定の領域に位置するレジ
スト８０１がエッチング除去される。（図８（Ａ））
【００５３】次に、金属配線層３０３が、電界メッキに
よって露出された金属薄膜層４０５上に選択的に形成さ
れる。なお、金属配線層３０３の厚さはレジスト８０１
の厚さよりも薄く、例えば５μｍである。（図８
（Ｂ））
【００５４】次に、レジスト８０１がアセトン等の剥離
剤を使用して除去される。（図８（Ｃ））
【００５５】次に、約１２０μｍの厚さのレジスト８０
３が、金属薄膜層４０５及び金属配線層３０３上に形成
される。続いて、ポスト形成領域８０５上に位置するレ
ジスト８０３が除去される。
【００５６】次に、ポスト４０７が電解メッキによって
ポスト形成領域８０５に形成される。なお、ポスト４０
７の厚さは、レジスト８０３の厚さよりも薄く、約１０
０μｍである。また、ポスト４０７は、金属配線層３０
３と同一の物質で構成されている。従って、図８（Ｂ）
で使用したメッキ液が使用できる。（図８（Ｄ））
【００５７】次に、レジスト８０５が剥離剤によって除
去される。（図９（Ａ））
【００５８】次に、露出した金属薄膜層４０５が、酸素
ガス雰囲気中でプラズマエッチングにさらされることに
より、除去される。（図９（Ｂ））
【００５９】次に、露出された層間絶縁膜４０３の表層
が、ウエットエッチングによって除去される。これによ
り、金属配線層３０３を流れる電流が、表層を介して他
の金属配線層３０３にリークするのを防止することがで
きる。（図９（Ｃ））
【００６０】次に、半導体ウエハ全体が図示しない封止
金型に挿入される。続いて、この封止金型内部に封止樹
脂が注入されることにより、半導体基板１０３の表面１
０９側に封止樹脂１１５が形成される。封止樹脂１１５
は、図示の通り、層間絶縁膜４０３、金属薄膜４０５、
金属配線層３０３及びポスト４０７の側面を覆う。（図
９（Ｄ））
【００６１】次に、封止樹脂１１５の表面が研磨され、
突起電極１１３の上部表面を露出させる。封止樹脂１１
５の表面と、突起電極１１３の上部表面とは、同一の平
面内に位置している。
【００６２】次に、突起電極１１３が、スクリーン印刷
法によりポスト４０７の上部表面に形成される。突起電
極１１３は、半田で構成されており、直径約４００μｍ
の半球状である。（図１０）
【００６３】以上の工程が施された半導体ウエハ１１０
１の表面側が、図１１に示されている。図１１は、後述
する第２の工程において個片化される複数の半導体装置
１０１が、半導体ウエハの状態で配置されていることを
示している。これら半導体装置１０１は、複数のスクラ
イブ領域１１０３によって互いに離間している。なお、
この状態においては、各半導体装置１０１の裏面には未
だ段差部１０７が設けられていないため、半導体ウエハ
の裏面側の図示は省略する。
【００６４】次に、上述の第１の工程に続く第２の工程
を図１２を使用して以下に説明する。図１２は、本実施
の形態の半導体装置１０１の第２の工程を示す工程図で
ある。なお、説明を容易にするため、構成の一部の図示
は省略されている。
【００６５】まず、図７から図１０までの工程を経た状
態が図１２（A）に示されている。図１２（Ａ）には、
半導体ウエハ１１０１、層間絶縁膜４０３、金属配線層
３０３、ポスト４０７及び突起電極１１３が示されてい
る。
【００６６】次に、ウエハリング１２０５とダイシング
シート１２０７とを有するウエハ保持具１２０３が準備
される。ウエハリング１２０５は、リング形状を有して
いる。ダイシングシート１２０７は、例えば紫外線が照
射されることにより接着力が低下する特性を持つUVテー
プが用いられる。
【００６７】半導体ウエハ１１０１は、突起電極１１３
がこのダイシングシート１２０７に接触するように、ダ
イシングシート１２０７上に貼り付けられる。（図１２
（Ｂ））
【００６８】次に、ウエハ保持具１２０３が、２つのダ
イヤモンド砥石１２０９を有する図示しないグラインダ
に搭載される。第１のダイヤモンド砥石は、粗さ＃３２
５であり、第２のダイヤモンド砥石１２０９は、粗さ＃
２０００である。グラインダに搭載された半導体ウエハ
１１０１の裏面は、次のように研磨される。まず最初
に、第１のダイヤモンド砥石によって粗く研磨され、続
いて第２のダイヤモンド砥石によって細かく研磨され
る。これらの研磨工程により、最終的に厚さ約３１０μ
ｍの半導体ウエハ１１０１が得られる。
【００６９】また、この第２のダイヤモンド砥石による
研磨により、半導体ウエハの裏面が上述した鏡面状態に
なる。このような細かな裏面研磨が施されなければ、上
述した鏡面状態が生じないかもしれない。しかしなが
ら、次の図１２（Ｄ）の工程における、赤外線カメラに
よるスクライブ領域の検出を行うためには、上述の第２
のダイヤモンド砥石による細かな研磨は必要である。な
ぜなら、半導体基板１０３の裏面の状態が粗いと、赤外
線が容易に透過されないからである。（図１２（Ｃ））
【００７０】次に、半導体ウエハ１１０１が、ウエハリ
ング１２０３に搭載された状態で、図示しない赤外線カ
メラ１２１１付きのデュアルダイシング装置に搭載され
る。このデュアルダイシング装置は、並設された２つの
ブレードを有する。本実施の形態においては、断面形状
が方形状であり、厚さが共に３０μｍである第１及び第
２のブレードが使用される。
【００７１】図１３には、図１２（Ｄ）の丸印Ａが付与
された箇所の概略断面図が示されている。スクライブ領
域１１０３の幅は、約８０μｍと規定され、このスクラ
イブ領域１１０３の縁から電極パッド３０１の縁までの
距離は、約５０μｍと規定されている。後に切断される
スクライブライン１３０１の幅は、第１のブレードの幅
とほぼ同じ約３０μｍである。また、スクライブ領域の
中心線から約４５μｍ離れた箇所に、図１２（Ｄ）工程
において形成される段差部１０７が形成される。段差部
１０７の幅は、第２のブレードの幅と同じ約３０μｍで
あり、深さは約２５μｍである。
【００７２】図１２（Ｄ）に示されているように、ま
ず、半導体ウエハの表面１０９側に形成された複数の電
極パッド３０１もしくは金属配線層３０３のパターン形
状が、赤外線カメラ１２１１によって、半導体ウエハ１
１０１の裏面から認識される。それによって、半導体ウ
エハ１１０１の表面１０９上に存在するスクライブ領域
１１０３が、ダイシング装置によって認識される。
【００７３】次に、第２のブレードが、スクライブ領域
１１０３の中心線から約４５μｍ離れた箇所に配置され
る。その後、半導体ウエハ１１０１の裏面１０５がこの
第２のブレードによって約２５μｍ研削され（ハーフカ
ットされる）、段差部１０７が形成される。（図１３）
この段差部１０７の表面は、この第２のブレードによる
研削により、鏡面状態である半導体ウエハ１１０１（半
導体基板１０３）の他の裏面１０５よりも粗くなってい
る。第２のブレードによる研削は、半導体ウエハ１１０
１の各半導体装置１０１に対応して実行される。（図１
２（Ｄ））図１４は、図１２（Ｄ）の工程における半導
体ウエハ１１０１の裏面側を示す図である。第２のブレ
ードによって形成された段差部１０７が、各半導体装置
１０１の１辺の近傍に形成されていることが理解できる
であろう。
【００７４】次に、第１のブレードが、スクライブ領域
１１０３の中心線上、すなわちスクライブライン１３０
１上に配置される。その後、半導体ウエハ１１０１の裏
面１０５が、第１のブレードによってスクライブライン
１３０１に沿って約４００μｍ研削される。（フルカッ
トされる）この第１のブレードによる研削は、半導体ウ
エハ１１０１の各半導体装置１０１に対応して実行され
る。その結果、各半導体装置１０１が個片化される。
（図１２（Ｅ））
【００７５】次に、半導体ウエハ１１０１がダイシング
シート１２０７と共にエクスパンドリングに移し替えら
れる。その後、ダイシングシート１２０７が紫外線にさ
らされ、その接着力が低下させられる。そして、このダ
イシングシート１２０７は、半導体ウエハ１１０１の外
周方向へ伸ばされ、各半導体装置１０１がコレットによ
って取り出される。
【００７６】以上の第２の工程を経て、最終的に図１及
び図２に示された半導体装置１０１が得られる。
【００７７】本発明の半導体装置の効果については既に
上述したが、本発明はその製造方法についても特有の効
果を有している。つまり、半導体装置の方向を示す段差
部１０７はダイシング工程で使用されるブレードによっ
て形成することができるので、段差部１０７を設けるた
めの特別な工程が実質的に不要である。よって、特別な
工程を実質的に付加することなく半導体装置を得ること
ができる。
【００７８】なお、本発明の段差部１０７は、図２に示
されるような形状のみならず、例えば図１５及び図１６
に示される形状であっても良い。この場合、断面形状が
Ｖ形状もしくはＵ形状を有する第２のダイシングブレー
ドが使用される。要は、段差部１０７は、鏡面状態の平
坦な半導体基板の裏面１０５に対して区別できる程度の
深さを有していれば良い。もしくは、段差部１０７は、
鏡面状態の平坦な半導体基板の裏面１０５に対して区別
できる程度の粗さになっていれば良い。
【００７９】（第２の実施の形態）次に本発明の半導体
装置の第２の実施の形態について図面を参照して以下に
説明する。
【００８０】図１７は、本発明の半導体装置１０１の第
２の実施の形態を示す平面透視図であり、図１８は図１
７の線１８−１８についての概略断面図である。
【００８１】第２の実施の形態と第1の実施の形態との
差異は、段差部１７０７の形状及びその製造方法であ
る。その他の構成については、実質的に同様であるので
詳細な説明が省略されている。
【００８２】図１７及び図１８に示されている通り、半
導体基板１０３は、裏面１０５に形成された段差部１７
０７（凹部、溝部とも称される。）を有する。この段差
部１７０７が本発明の特徴的な部分であり、この段差部
１７０７は半導体基板１０３の第１の側面１１５からこ
の第１の側面１１５に対向する第２の側面１１７へと至
るように、裏面１０５に形成されている。さらにこの段
差部１７０７は、第１及び第２の側面に隣接した第３の
側面１１９に沿って裏面１０５に形成されている。ここ
で、“第３の側面１１９に沿って”とは、段差部１７０
７が第３の側面１１９を起点として裏面１０５に形成さ
れていること、もしくは段差部１７０７が第３の側面１
１９の一部が削り取られることによって裏面１０５に形
成されていることを意味する。
【００８３】次に、本実施の形態の第２の工程を図１９
を使用して以下に説明する。なお、第１の工程は、第１
の実施の形態と同一であるので説明を省略する。図１９
は、本実施の形態の半導体装置１０１の第２の工程を示
す工程図である。また図１９（Ａ）から（Ｃ）までは第
１の実施の形態と同一であるので説明を省略する。
【００８４】図１９（Ｄ）に示されているように、 半
導体ウエハ１１０１が、ウエハリング１２０３に搭載さ
れた状態で、図示しない赤外線カメラ１２１１付きのデ
ュアルダイシング装置に搭載される。このデュアルダイ
シング装置は、並設された２つのブレードを有する。本
実施の形態においては、断面形状が方形状であり、厚さ
が３０μｍである第１のブレードと、厚さが１５０μｍ
である第２のブレードが使用される。
【００８５】図２０には、図１９（Ｄ）の丸印Ａが付与
された箇所の概略断面図が示されている。スクライブ領
域１１０３の幅は、約８０μｍと規定され、このスクラ
イブ領域１１０３の縁から電極パッド３０１の縁までの
距離は、約５０μｍと規定されている。後に切断される
スクライブライン１３０１の幅は、第１のブレードの幅
とほぼ同じ約３０μｍである。また、スクライブ領域の
中心線から右側へ約７５μｍと、左側へ約１５μｍの合
計約９０μｍの範囲に、図１９（Ｄ）工程において形成
される段差部１７０７が形成される。この段階では、段
差部１７０７の幅は、第２のブレードの幅と同じ約１５
０μｍであり、深さは約２５μｍである。
【００８６】図１９（Ｄ）に示されているように、ま
ず、半導体ウエハの表面１０９側に形成された複数の電
極パッド３０１もしくは金属配線層３０３のパターン形
状が、赤外線カメラ１２１１によって、半導体ウエハ１
１０１の裏面から認識される。それによって、半導体ウ
エハ１１０１の表面１０９上に存在するスクライブ領域
１１０３が、ダイシング装置によって認識される。
【００８７】次に、第２のブレードが、スクライブ領域
１１０３の中心線を含む図２０に示された上述した範囲
上に配置される。その後、半導体ウエハ１１０１の裏面
１０５がこの第２のブレードによって約２５μｍ研削さ
れ（ハーフカットされる）、段差部１７０７が形成され
る。（図２０）この段差部１７０７の表面も、この第２
のブレードによる研削により、鏡面状態である半導体ウ
エハ１１０１（半導体基板１０３）の他の裏面１０５よ
りも粗くなっている。第２のブレードによる研削は、半
導体ウエハ１１０１の各半導体装置１０１に対応して実
行される。（図１９（Ｄ））図２１は、図１９（Ｄ）の
工程における半導体ウエハ１１０１の裏面側を示す図で
ある。第２のブレードによって形成された段差部１７０
７が、各半導体装置１０１の１辺に沿って形成されてい
ることが理解できるであろう。
【００８８】次に、第１のブレードが、スクライブ領域
１１０３の中心線上、すなわちスクライブライン１３０
１上に配置される。その後、半導体ウエハ１１０１の裏
面１０５が第１のブレードによってスクライブライン１
３０１に沿って約４００μｍ研削される。（フルカット
される）この第１のブレードによる研削は、半導体ウエ
ハ１１０１の各半導体装置１０１に対応して実行され
る。その結果、各半導体装置１０１が個片化される。
（図１９（Ｅ））
【００８９】次に、半導体ウエハ１１０１がダイシング
シート１２０７と共にエクスパンドリングに移し替えら
れる。その後、ダイシングシート１２０７が紫外線にさ
らされ、その接着力が低下させられる。そして、このダ
イシングシート１２０７は、半導体ウエハ１１０１の外
周方向へ伸ばされ、各半導体装置１０１がコレットによ
って取り出される。
【００９０】以上の第２の工程を経て、最終的に図１７
及び図１８に示された半導体装置１０１が得られる。
【００９１】本発明の第２の実施形態の半導体装置によ
れば、第１の実施の形態の半導体装置が有する効果に加
えて、次のような特有の効果を有する。すなわち、段差
部１７０７は半導体基板１２１の側面に沿って形成され
ているため、実装基板に実装された半導体装置１０１に
対して、曲げ応力が実装基板を介して加わったとして
も、応力が段差部１７０７へ集中しない。従って、上記
のような曲げ応力によって、半導体装置１０１が割れて
しまうという可能性を極力低減することができる。さら
に、段差部１７０７は、応力が集中しない半導体基板１
０３の側面に沿って形成したため、段差部１７０７の範
囲を第１の実施の形態よりも広くすることができる。し
たがって、目視もしくは画像認識装置による半導体装置
の方向の検知精度が、第１の実施の形態と比較して、よ
り向上されることが期待できる。
【００９２】なお、本発明の段差部１７０７は、図１
７、図１８に示されるような形状のみならず、例えば図
２２に示される形状、すなわち傾斜形状であっても良
い。この場合、段差部１７０７は、傾斜部１７０７と称
したほうが適当かもしれない。しかしながら、本願明細
書中においては、図２２に示されるような傾斜形状も、
段差形状（段差部）として説明されている。
【００９３】なお、図２２のような傾斜部１７０７を形
成するためには、図２３に示されているような断面形状
を有する第２のブレードが使用される。要は、段差部１
７０７もしくは傾斜部１７０７は、半導体基板１０３の
１側面に沿って形成されていれば良い。
【００９４】（第３の実施の形態）次に本発明の半導体
装置の第３の実施の形態について図面を参照して以下に
説明する。
【００９５】図２４は、本発明の半導体装置１０１の第
２の実施の形態を示す平面透視図であり、図２５は図２
４の線２５−２５についての概略断面図である。
【００９６】第３の実施の形態は、第1の実施の形態の
段差部１０７に加えて、追加の段差部２４０１を裏面１
０５に形成したことである。その他の構成については、
実質的に同様であるので詳細な説明が省略されている。
【００９７】図２４及び図２５に示されている通り、半
導体基板１０３は、裏面１０５に形成された段差部１０
７（凹部、溝部もしくはスリットとも称される。）と、
追加の段差部２４０１を有する。この追加の段差部２４
０１が第１の実施の形態に追加された部分であり、この
段差部２４０１は半導体基板１０３の第３の側面１１９
からこの第３の側面１１９に対向する第４の側面１０３
へと至るように、裏面１０５に形成されている。さらに
この段差部２４０１は、第１の側面１１５の近傍の裏面
１０５に形成されている。ここで、“段差部２４０１が
形成されている第１の側面１１５の近傍”とは、半導体
基板１０３の中心よりも第１の側面１１５側に位置する
場所であることを意味する。
【００９８】追加の段差部２４０１は、図１２（Ｄ）の
工程の後に、半導体ウエハ１１０１を９０度回転させ、
第２のブレードによって形成することができる。図２６
は、半導体ウエハ１１０１の裏面側を示す図である。第
２のブレードによって形成された追加の段差部２４０１
が、各半導体装置１０１の１辺に沿って形成されている
ことが理解できるであろう。なお以上の形成方法は、当
業者であれば容易に理解することができるため、詳細な
説明は省略する。
【００９９】本発明の第３の実施形態の半導体装置によ
れば、第１の実施の形態の半導体装置が有する効果に加
えて、次のような特有の効果を有する。すなわち、段差
部１０７と段差部２４０１との交点を、１ピンマークと
して利用することができるので、第１ピンの位置をより
正確に認識することができる。
【０１００】なお、本発明の追加の段差部２４０１は、
Ｖ形状あるいはＵ形状であっても良いことは当業者であ
れば容易に推測できるであろう。
【０１０１】また、第３の実施の形態の変形例が図２７
に示されている。図２７に示されているように、本変形
例は、段差部１０７と、段差部２４０１と、半導体基板
１０３の４つの側面とによって区画された領域のうち、
最も狭い領域２７０１上にインクによる捺印が施された
ものである。本変形例によれば、第１ピンの位置をより
正確に認識することができる。
【０１０２】（第４の実施の形態）次に本発明の半導体
装置の第４の実施の形態について図面を参照して以下に
説明する。
【０１０３】図２８は、本発明の半導体装置１０１の第
４の実施の形態を示す平面図であり、図２９は図２８の
線２９−２９についての概略断面図である。
【０１０４】第４の実施の形態は、第1の実施の形態の
段差部１０７に代えて、段差部２８０７及び段差部２８
０９を裏面１０５に形成したことである。その他の構成
については、実質的に同様であるので詳細な説明が省略
されている。
【０１０５】図２８及び図２９に示されている通り、半
導体基板１０３は、裏面１０５に形成された段差部２８
０７（凹部、溝部もしくはスリットとも称される。）
と、段差部２８０９とを有する。これら段差部２８０７
及び段差部２８０９は、半導体基板１０３の第１の側面
１１５からこの第１の側面１１５に対向する第２の側面
１１７へと至るように、裏面１０５に形成されている。
さらにこの段差部２８０７は、行列状に配置された複数
の突起電極１１３のうちの所定の１列に対応するよう
に、半導体基板１０３の裏面１０５に設けられている。
また、この段差部２８０９は、行列状に配置された複数
の突起電極１１３のうちの他の１列に対応するように、
半導体基板１０３の裏面１０５に設けられている。
【０１０６】これらの段差部２８０７及び２８０９は、
図１２（Ｄ）の工程において、第２のブレードによって
形成することができる。図３０は、半導体ウエハ１１０
１の裏面側を示す図である。第２のブレードによって形
成された段差部２８０７及び２８０９が、各半導体装置
１０１に対応して形成されていることが理解できるであ
ろう。なお以上の形成方法は、当業者であれば容易に理
解することができるため、詳細な説明は省略する。
【０１０７】本発明の第４の実施形態の半導体装置によ
れば、次のような特有の効果を有する。
【０１０８】すなわち、突起電極１１３の位置が、半導
体基板１０３の裏面１０５側から認識することができ
る。したがって、半導体装置１０１を実装基板５０１へ
実装する際に（図５及び図６を参照すること）、突起電
極１１３と、実装基板５０１上に形成された配線５０７
とのアライメントが精度良く実現できる。また、外観検
査工程において、段差部２８０７及び２８０９と、配線
５０７とのずれを検出することにより、半導体装置１０
１が、実装基板５０１に正しく搭載されたことを容易に
検査することができる。
【０１０９】なお、本発明の段差部２８０７及び２８０
９も、Ｖ形状あるいはＵ形状であっても良いことは当業
者であれば容易に推測できるであろう。
【０１１０】
【発明の効果】本願において開示される発明のうち、代
表的な半導体装置によって得られる効果を簡単に説明す
ると以下の通りである。
【０１１１】すなわち、本発明の半導体装置によれば、
回路素子が形成された第１の主表面に対向する第２の主
表面に段差部（溝）を設けたので、半導体装置の実装方
向を容易に判別することができる。また、以上の段差部
（溝）は、半導体装置を個片化する工程で形成すること
ができる。よって、段差部（溝）を形成するための特別
な工程を実質的に加えることなく、上記の優れた半導体
装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置１０１
の裏面を示す平面透視図である。
【図２】図２は図１の線２−２についての概略断面図で
ある。
【図３】本発明の第１の実施の形態の半導体装置１０１
の表面を示す平面透視図である。
【図４】図３の線４−４についての詳細断面図である。
【図５】実装基板５０１を示す平面図である。
【図６】半導体装置１０１を実装基板５０１へ搭載する
工程を示す工程図である。
【図７】本発明の第１の実施の形態の半導体装置１０１
の製造方法を示す工程図である。
【図８】本発明の第１の実施の形態の半導体装置１０１
の製造方法を示す工程図である。
【図９】本発明の第１の実施の形態の半導体装置１０１
の製造方法を示す工程図である。
【図１０】本発明の第１の実施の形態の半導体装置１０
１の第１の工程を示す工程図である。
【図１１】半導体ウエハ１１０１の表面側を示す平面図
である。
【図１２】本発明の第１の実施の形態の半導体装置１０
１の第２の工程を示す工程図である。
【図１３】図１２（Ｄ）の工程における丸印Ａで示され
た箇所の概略断面図を示す図である。
【図１４】図１２（Ｄ）の工程における半導体ウエハ１
１０１の裏面側を示す図である。
【図１５】本発明の第１の実施の形態の半導体装置の変
形例を示す図である。
【図１６】本発明の第１の実施の形態の半導体装置の変
形例を示す図である。
【図１７】本発明の第２の実施の形態の半導体装置の裏
面を示す平面透視図でである。
【図１８】図１７の線１８−１８についての概略断面図
である。
【図１９】本発明の第２の実施の形態の半導体装置１０
１の第２の工程を示す工程図である。
【図２０】図１９（Ｄ）の工程における丸印Ａで示され
た箇所の概略断面図を示す図である。
【図２１】図１９（Ｄ）の工程における半導体ウエハ１
１０１の裏面側を示す図である。
【図２２】本発明の第２の実施の形態の半導体装置の変
形例を示す図である。
【図２３】本発明の第２の実施の形態の半導体装置の変
形例を製造する際に使用される第２のブレードの断面図
である。
【図２４】本発明の第３の実施の形態の半導体装置１０
１の裏面を示す平面透視図である。
【図２５】図２４の線２５−２５についての概略断面図
である。
【図２６】本発明の第３の実施の形態の半導体装置にお
ける半導体ウエハ１１０１の裏面側を示す図である。
【図２７】本発明の第３の実施の形態の半導体装置の変
形例を示す図である。
【図２８】本発明の半導体装置１０１の第４の実施の形
態を示す平面透視図である。
【図２９】図２８の線２９−２９についての概略断面図
である。
【図３０】本発明の第４の実施の形態の半導体装置にお
ける半導体ウエハ１１０１の裏面側を示す図である。
【符号の説明】
１０１・・・半導体装置 １０３・・・半導体基板 １０５・・・裏面 １０７・・・段差部 １０９・・・表面 １１３・・・突起電極 １１１・・・封止樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 HH09 HH11 HH18 JJ11 KK09 KK11 MM05 MM13 NN32 PP15 PP26 PP27 QQ00 QQ08 QQ09 QQ12 QQ19 QQ37 QQ74 RR06 RR21 RR22 SS11 VV00 VV07 XX14

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 回路素子が形成された第１の主表面と、
    前記第１の主表面に実質的に対向する第２の主表面と、
    前記第１の主表面と前記第２の主表面との間の複数の側
    面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子とを備えた半導体装置で
    あって、 前記第２の主表面は、前記複数の側面のうちの第１の側
    面から該第１の側面に対向する第２の側面へと至る第１
    の段差部を有することを特徴とする半導体装置。
  2. 【請求項２】 前記第１の段差部は、前記第１及び第２
    の側面に隣接した前記複数の側面のうちの第３の側面近
    傍に形成されていることを特徴とする請求項１記載の半
    導体装置。
  3. 【請求項３】 前記第1の段差部は、断面形状が略Ｖ字
    形状であることを特徴とする請求項２記載の半導体装
    置。
  4. 【請求項４】 前記第1の段差部は、断面形状が略Ｕ字
    形状であることを特徴とする請求項２記載の半導体装
    置。
  5. 【請求項５】 前記第１の段差部は、前記第１及び第２
    の側面に隣接した前記複数の側面のうちの第３の側面に
    沿って形成されていることを特徴とする請求項１記載の
    半導体装置。
  6. 【請求項６】 前記第1の段差部が形成されている前記
    半導体基板の厚さは、前記半導体装置の外縁に近づくに
    従って薄くなっていることを特徴とする請求項５記載の
    半導体装置。
  7. 【請求項７】 前記第２の主表面は、前記第３の側面か
    ら該第３の側面に対向する前記複数の側面のうちの第４
    の側面へと至る第２の段差部をさらに有することを特徴
    とする請求項１記載の半導体装置。
  8. 【請求項８】 前記外部端子は、複数列に配置された複
    数個の外部端子群とで構成され、前記第１の段差部は、
    前記複数列のうちの所定の列に対応する前記第２の主表
    面に形成されていることを特徴とする請求項１記載の半
    導体装置。
  9. 【請求項９】 前記第1の主表面上には封止樹脂が形成
    され、前記外部端子は前記封止樹脂の表面から露出して
    いることを特徴とする請求項１乃至８いずれか記載の半
    導体装置。
  10. 【請求項１０】 回路素子が形成された第１の主表面
    と、前記第１の主表面に実質的に対向する第２の主表面
    と、前記第１の主表面と前記第２の主表面との間の複数
    の側面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子とを有する半導体装置で
    あって、 前記半導体基板は、前記第１の主表面から前記第２の主
    表面までの距離が第１の距離である第１の部分と、前記
    複数の側面のうちの第１の側面から該第１の側面に対向
    する第２の側面へ至るまで、前記第１の主表面から前記
    第２の主表面までの距離が前記第１の距離よりも短い第
    ２の距離である第２の部分とを有することを特徴とする
    半導体装置。
  11. 【請求項１１】 前記第２の部分は、前記第１及び第２
    の側面に隣接した前記複数の側面のうちの第３の側面近
    傍に形成されていることを特徴とする請求項１０記載の
    半導体装置。
  12. 【請求項１２】 前記第２部分は、断面形状が略Ｖ字形
    状であることを特徴とする請求項１１記載の半導体装
    置。
  13. 【請求項１３】 前記第２の部分は、断面形状が略Ｕ字
    形状であることを特徴とする請求項１１記載の半導体装
    置。
  14. 【請求項１４】 前記第２の部分は、前記第１及び第２
    の側面に隣接した前記複数の側面のうちの第３の側面に
    沿って形成されていることを特徴とする請求項１０記載
    の半導体装置。
  15. 【請求項１５】 前記第２の部分が形成されている前記
    半導体基板の厚さは、前記半導体装置の外縁に近づくに
    従って薄くなっていることを特徴とする請求項１４記載
    の半導体装置。
  16. 【請求項１６】 前記半導体基板は、前記第３の側面か
    ら該第３の側面に対向する前記複数の側面のうちの第４
    の側面へ至るまで、前記第１の主表面から前記第２の主
    表面までの距離が実質的に前記第２の距離である第３の
    部分とをさらに有することを特徴とする請求項１０記載
    の半導体装置。
  17. 【請求項１７】 前記外部端子は、複数列に配置された
    複数個の外部端子群で構成され、前記第１の部分は、前
    記複数列のうちの所定の列に対応して形成されているこ
    とを特徴とする請求項１０記載の半導体装置。
  18. 【請求項１８】 前記第1の主表面上には封止樹脂が形
    成され、前記外部端子は前記封止樹脂の表面から露出し
    ていることを特徴とする請求項１０乃至１７いずれか記
    載の半導体装置。
  19. 【請求項１９】 回路素子が形成された第１の主表面
    と、前記第１の主表面に実質的に対向する第２の主表面
    と、前記第１の主表面と前記第２の主表面との間の複数
    の側面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子とを有する半導体装置で
    あって、 前記第2の主表面には前記複数の側面のうちの第１の側
    面から該第１の側面に対向する第２の側面へ至る段差部
    が形成されており、前記半導体基板の厚さが前記段差部
    を除く前記第2の主表面においては第1の厚さであり、前
    記段差部においては前記第1の厚さよりも薄い第2の厚さ
    であることを特徴とする半導体装置。
  20. 【請求項２０】 前記段差部は、前記第１及び第２の側
    面に隣接した前記複数の側面のうちの第３の側面近傍に
    形成されていることを特徴とする請求項１９記載の半導
    体装置。
  21. 【請求項２１】 前記段差部は、前記第１及び第２の側
    面に隣接した前記複数の側面のうちの第３の側面に沿っ
    て形成されていることを特徴とする請求項１９記載の半
    導体装置。
  22. 【請求項２２】 前記段差部における前記半導体基板の
    厚さは、前記半導体装置の外縁に近づくに従って薄くな
    っていることを特徴とする請求項２１記載の半導体装
    置。
  23. 【請求項２３】 前記第1の主表面上には封止樹脂が形
    成され、前記外部端子は前記封止樹脂の表面から露出し
    ていることを特徴とする請求項１９乃至２２いずれか記
    載の半導体装置。
  24. 【請求項２４】 回路素子が形成された第１の主表面
    と、前記第１の主表面に実質的に対向する第２の主表面
    と、前記第１の主表面と前記第２の主表面との間の複数
    の側面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子とを備えた半導体装置で
    あって、 前記第２の主表面は、前記複数の側面のうちの第１の側
    面から該第１の側面に対向する第２の側面へと至る第１
    の部分であって、該第１の部分を除く前記第２の主表面
    の粗さよりも粗い第１の部分を有することを特徴とする
    半導体装置。
  25. 【請求項２５】 前記第１の部分は、前記第１及び第２
    の側面に隣接した前記複数の側面のうちの第３の側面近
    傍に形成されていることを特徴とする請求項２４記載の
    半導体装置。
  26. 【請求項２６】 前記第1の部分は、断面形状が略Ｖ字
    形状であることを特徴とする請求項２５記載の半導体装
    置。
  27. 【請求項２７】 前記第1の部分は、断面形状が略Ｕ字
    形状であることを特徴とする請求項２５記載の半導体装
    置。
  28. 【請求項２８】 前記第１の部分は、前記第１及び第２
    の側面に隣接した前記複数の側面のうちの第３の側面に
    沿って形成されていることを特徴とする請求項２４記載
    の半導体装置。
  29. 【請求項２９】 前記第1の部分が形成されている前記
    半導体基板の厚さは、前記半導体装置の外縁に近づくに
    従って薄くなっていることを特徴とする請求項２８記載
    の半導体装置。
  30. 【請求項３０】 前記第２の主表面は、前記第３の側面
    から該第３の側面に対向する前記複数の側面のうちの第
    ４の側面へと至る第２の部分であって、前記第１の部分
    及び該第２の部分を除く前記第２の主表面の粗さよりも
    粗い第２の部分をさらに有することを特徴とする請求項
    ２４記載の半導体装置。
  31. 【請求項３１】 前記外部端子は、複数列に配置された
    複数個の外部端子群とで構成され、前記第１の部分は、
    前記複数列のうちの所定の列に対応する前記第２の主表
    面に形成されていることを特徴とする請求項２４記載の
    半導体装置。
  32. 【請求項３２】 前記第1の主表面上には封止樹脂が形
    成され、前記外部端子は前記封止樹脂の表面から露出し
    ていることを特徴とする請求項２４乃至３１いずれか記
    載の半導体装置。
  33. 【請求項３３】 第１の主表面と、前記第１の主表面に
    実質的に対向する第２の主表面と、複数のスクライブラ
    インによって区画された複数の半導体装置形成部を有す
    る半導体ウエハを準備する工程と、 前記半導体装置形成部の前記第１の主表面に回路素子を
    形成する工程と、 前記半導体装置形成部の前記第１の主表面上部に前記回
    路素子と電気的に接続される複数の外部端子を形成する
    工程と、 前記半導体装置形成部の前記第２の主表面に前記複数の
    スクライブラインのうちの１つに平行に延在する第１の
    溝を形成する工程と、 前記スクライブラインを研削し前記各半導体装置形成部
    を個片化する工程とを有することを特徴とする半導体装
    置の製造方法。
  34. 【請求項３４】 前記第１の溝は、前記半導体装置形成
    部の前記スクライブライン近傍に形成されることを特徴
    とする請求項３３記載の半導体装置の製造方法。
  35. 【請求項３５】 前記第１の溝は、前記スクライブライ
    ンを含む前記半導体装置形成部の前記第２の主表面に形
    成されることを特徴とする請求項３４記載の半導体装置
    の製造方法。
  36. 【請求項３６】 前記半導体装置形成部の前記第２の主
    表面に前記第１の溝に直交して延在する第２の溝を形成
    する工程とをさらに有することを特徴とする請求項３４
    記載の半導体装置の製造方法。
  37. 【請求項３７】 前記突起電極は複数列に配置された複
    数個の突起電極群とで構成され、前記第１の溝は、前記
    複数列のうちの所定の列に対応する前記半導体装置形成
    部の前記第２の主表面に形成されることを特徴とする請
    求項３３記載の半導体装置の製造方法。
JP2001250482A 2001-08-21 2001-08-21 半導体装置及びその製造方法 Expired - Fee Related JP3872319B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001250482A JP3872319B2 (ja) 2001-08-21 2001-08-21 半導体装置及びその製造方法
US10/057,909 US6646325B2 (en) 2001-08-21 2002-01-29 Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same
US10/621,561 US6885109B2 (en) 2001-08-21 2003-07-18 Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001250482A JP3872319B2 (ja) 2001-08-21 2001-08-21 半導体装置及びその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005219797A Division JP4275113B2 (ja) 2005-07-29 2005-07-29 半導体装置及びその製造方法
JP2006244968A Division JP2007059922A (ja) 2006-09-11 2006-09-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2003060119A true JP2003060119A (ja) 2003-02-28
JP3872319B2 JP3872319B2 (ja) 2007-01-24

Family

ID=19079287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001250482A Expired - Fee Related JP3872319B2 (ja) 2001-08-21 2001-08-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6646325B2 (ja)
JP (1) JP3872319B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060120A (ja) * 2001-08-21 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005252078A (ja) * 2004-03-05 2005-09-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN100358102C (zh) * 2004-03-19 2007-12-26 三洋电机株式会社 半导体装置的制造方法及半导体元件的定位方法
US8164201B2 (en) 2005-06-29 2012-04-24 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
JP2015164170A (ja) * 2014-01-08 2015-09-10 ローム株式会社 チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
TW531776B (en) * 2002-03-21 2003-05-11 Nanya Technology Corp Metal pad structure suitable for connection pad and inspection pad
JP3642765B2 (ja) * 2002-04-19 2005-04-27 沖電気工業株式会社 半導体装置、その製造方法、及び半導体装置の位置測定方法
US7944064B2 (en) * 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
US20040238973A1 (en) * 2003-05-26 2004-12-02 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
JP3994923B2 (ja) * 2003-06-02 2007-10-24 セイコーエプソン株式会社 半導体装置の製造方法
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
JP4507175B2 (ja) * 2004-09-09 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP3976043B2 (ja) * 2004-10-25 2007-09-12 セイコーエプソン株式会社 半導体装置及びその製造方法
US20060220195A1 (en) * 2005-03-31 2006-10-05 Intel Corporation Structure and method to control underfill
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP4305667B2 (ja) * 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
JP4345808B2 (ja) * 2006-12-15 2009-10-14 エルピーダメモリ株式会社 半導体装置の製造方法
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
DE602008003128D1 (de) * 2007-07-12 2010-12-02 Nxp Bv Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen
US20090140401A1 (en) * 2007-11-30 2009-06-04 Stanley Craig Beddingfield System and Method for Improving Reliability of Integrated Circuit Packages
US8384029B2 (en) * 2008-06-20 2013-02-26 Carl Zeiss Nts, Llc Cross-section systems and methods
JP5621334B2 (ja) 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
CN102800656B (zh) * 2011-05-20 2015-11-25 精材科技股份有限公司 晶片封装体、晶片封装体的形成方法以及封装晶圆
US20170079044A1 (en) * 2015-09-10 2017-03-16 Qualcomm Incorporated Communication resource allocation
CN108022847B (zh) * 2016-10-31 2020-12-18 中芯国际集成电路制造(上海)有限公司 用于检测基板上的标记的装置、设备和方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683062A (en) * 1979-12-12 1981-07-07 Toshiba Corp Photo-semiconductor device
US4670770A (en) 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
JPS61166052A (ja) * 1986-01-20 1986-07-26 Hitachi Ltd 樹脂モールド半導体デバイス
JPS63285955A (ja) * 1987-05-18 1988-11-22 Mitsubishi Electric Corp 樹脂封止型半導体装置
USRE34893E (en) * 1988-06-08 1995-04-04 Nippondenso Co., Ltd. Semiconductor pressure sensor and method of manufacturing same
JPH02257643A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5019943A (en) 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
JPH0587949A (ja) 1991-09-25 1993-04-09 Casio Comput Co Ltd 指針式時計の時刻修正機構
DE4204004A1 (de) * 1992-02-12 1993-08-19 Daimler Benz Ag Verfahren zur herstellung einer halbleiterstruktur mit vertikalen und lateralen halbleiterbauelementen und nach dem verfahren hergestellte halbleiterstruktur
JPH06232255A (ja) 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
DE4309207C2 (de) * 1993-03-22 1996-07-11 Texas Instruments Deutschland Halbleitervorrichtung mit einem piezoresistiven Drucksensor
JP3294740B2 (ja) * 1995-07-31 2002-06-24 富士通株式会社 半導体装置
JPH0963993A (ja) 1995-08-24 1997-03-07 Hitachi Ltd 半導体ウェハのダイシング方法およびダイシング装置ならびにダイオードペレットの製造方法およびダイオードペレット
JPH09320911A (ja) 1996-05-27 1997-12-12 Mitsubishi Electric Corp 被識別機能付き半導体基板
US5825076A (en) * 1996-07-25 1998-10-20 Northrop Grumman Corporation Integrated circuit non-etch technique for forming vias in a semiconductor wafer and a semiconductor wafer having vias formed therein using non-etch technique
JP3058456B2 (ja) 1996-09-24 2000-07-04 三菱電機株式会社 半導体装置およびその製造方法
JP3340333B2 (ja) 1996-12-26 2002-11-05 株式会社東芝 半導体装置及びその製造方法
US6069394A (en) * 1997-04-09 2000-05-30 Matsushita Electronics Corporation Semiconductor substrate, semiconductor device and method of manufacturing the same
JPH10308410A (ja) 1997-05-09 1998-11-17 Murata Mfg Co Ltd フェイスボンディング用のベアチップ部品
US6049124A (en) 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
JP3497722B2 (ja) 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP3811567B2 (ja) 1998-03-12 2006-08-23 株式会社日立製作所 半導体装置の製造方法
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
KR100960739B1 (ko) * 1999-02-26 2010-06-01 텍사스 인스트루먼츠 인코포레이티드 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
JP2001003177A (ja) 1999-06-18 2001-01-09 Mitsubishi Materials Corp ディスク基板のめっき処理装置
JP2001203177A (ja) 2000-01-18 2001-07-27 Hitachi Cable Ltd 半導体ウエハ
JP3530158B2 (ja) 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060120A (ja) * 2001-08-21 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005252078A (ja) * 2004-03-05 2005-09-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN100358102C (zh) * 2004-03-19 2007-12-26 三洋电机株式会社 半导体装置的制造方法及半导体元件的定位方法
US8164201B2 (en) 2005-06-29 2012-04-24 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
US8664779B2 (en) 2005-06-29 2014-03-04 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
US8723339B2 (en) 2005-06-29 2014-05-13 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
JP2015164170A (ja) * 2014-01-08 2015-09-10 ローム株式会社 チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
US10468362B2 (en) 2014-01-08 2019-11-05 Rohm Co., Ltd. Chip parts and method for manufacturing the same, circuit assembly having the chip parts and electronic device
US10867945B2 (en) 2014-01-08 2020-12-15 Rohm Co., Ltd. Chip parts and method for manufacturing the same, circuit assembly having the chip parts and electronic device

Also Published As

Publication number Publication date
US20030038367A1 (en) 2003-02-27
US20040017013A1 (en) 2004-01-29
JP3872319B2 (ja) 2007-01-24
US6885109B2 (en) 2005-04-26
US6646325B2 (en) 2003-11-11

Similar Documents

Publication Publication Date Title
JP3530158B2 (ja) 半導体装置及びその製造方法
JP2003060119A (ja) 半導体装置及びその製造方法
US7250354B2 (en) Semiconductor device and method for fabricating the same
KR100682003B1 (ko) 반도체 장치 및 그 제조 방법
US7045908B2 (en) Semiconductor device and method for manufacturing the same
US6309943B1 (en) Precision marking and singulation method
US5637919A (en) Perimeter independent precision locating member
US20050260829A1 (en) Manufacturing method of a semiconductor device
US7781901B2 (en) Semiconductor device and processing method of the same
US6441504B1 (en) Precision aligned and marked structure
US7282931B2 (en) Full wafer contacter and applications thereof
JP2006186123A (ja) 半導体装置およびその製造方法
JP2004200585A (ja) 表面実装型パッケージ
JP3970849B2 (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP4275113B2 (ja) 半導体装置及びその製造方法
US7436077B2 (en) Semiconductor device and method of manufacturing the same
JP3970833B2 (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
TWI473189B (zh) 已單離晶粒堆疊封裝件之晶圓級測試方法
JP2007059922A (ja) 半導体装置
US7705432B2 (en) Three dimensional six surface conformal die coating
US20060278955A1 (en) Optoelectronic system and method for its manufacture
KR20190032188A (ko) 웨이퍼의 가공 방법
JP2004165540A (ja) 半導体装置とその製造法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

TRDD Decision of grant or rejection written
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees