JP4275113B2

JP4275113B2 - 半導体装置及びその製造方法

Info

Publication number: JP4275113B2
Application number: JP2005219797A
Authority: JP
Inventors: 忠士山口
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2005-07-29
Filing date: 2005-07-29
Publication date: 2009-06-10
Anticipated expiration: 2021-08-21
Also published as: JP2005318001A

Description

本発明は、半導体装置及びその製造方法に関するものであり、特に裏面が露出した半導体チップを有する半導体装置及びその製造方法に関するものである。

携帯機器の小型化に伴い、携帯機器に搭載される半導体装置の小型化が要求されている。この要求にこたえるため、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（Chip Size Package）と称される半導体装置が出現している。チップサイズパッケージの１形態としては、ウエハレベルチップサイズパッケージ（Wafer Level Chip Size Package）もしくはウエハレベルチップスケールパッケージ（Wafer Level Chip Scale Package）と称される半導体装置が存在する。このようなウエハレベルチップサイズパッケージ（以下、ＷＣＳＰと称す。）では、半導体チップの表面は樹脂封止されているが、裏面（シリコン面）は露出した構造になっている。ＷＣＳＰでは、実装基板に対するＷＣＳＰの実装方向を判別するための１ピンマーク等のインデックスマークがこの露出した半導体チップの裏面（シリコン面）にマーキング処理によって形成される。マーキング処理は、例えばレーザー加工によりマークが形成されるレーザーマーク方式が存在する。

しかしながら、半導体チップの裏面（シリコン面）は、ＷＣＳＰの厚さをより薄くするため及びシリコンの線膨張係数と実装基板の線膨張係数との差を考慮する等の理由により、研磨されているので鏡面状態である。このような鏡面状態のシリコン面にレーザーを用いてマーキングを行っても、マーキングが施された箇所で反射される光の強度と、マーキングが施されていない箇所で反射される光の強度との差が小さく、すなわちコントラストが低く、マークの認識が困難であるという課題があった。マークの認識が困難であるということは、画像認識装置を備えた自動実装装置を使用して、ＷＣＳＰを実装基板へ自動的に実装することが困難であるということを意味する。さらに、マークの認識が困難であるということは、ＷＣＳＰが実装基板に実装された後に行われる外観検査において、ＷＣＳＰが正しい向きに搭載されているか否かを、画像認識装置を備えた外観検査装置で判定することが困難であるということを意味する。従って、実装方向が容易に判別できる半導体装置が望まれていた。

本発明は、上記課題を克服するために考え出されたものである。本願において開示される発明のうち、代表的な半導体装置の概要は以下の通りである。

すなわち、回路素子が形成された第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、前記第１の主表面と前記第２の主表面との間の複数の側面とを有する半導体基板と、前記第１の主表面上部に形成された封止樹脂と、
前記第１の主表面上部に形成され、前記回路素子と電気的に接続された複数の外部端子であって、前記封止樹脂の表面から露出する前記外部端子とを備えた半導体装置であって、前記第２の主表面は、前記複数の側面のうちの第１の側面から該第１の側面に対向する第２の側面へと至る所定領域内に形成された第１の段差部を有し、前記外部端子は、複数列に配置された複数個の外部端子群とで構成され、前記第1の段差部は、前記複数列のうちの所定の列に対応する前記第２の主表面に形成されていることを特徴としている。

また、本願において開示される発明のうち、代表的な半導体装置の製造方法の概要は以下の通りである。
すなわち、第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、複数のスクライブラインによって区画された複数の半導体装置形成部を有する半導体ウエハを準備する工程と、前記半導体装置形成部の前記第１の主表面に回路素子を形成する工程と、前記第１の主表面上部に封止樹脂を形成する工程と、前記半導体装置形成部の前記第１の主表面上部に前記回路素子と電気的に接続され、前記封止樹脂の表面から露出する複数列に配置された複数の外部端子を形成する工程と、前記複数のスクライブラインのうちの１つに平行に延在し、前記外部端子の前記複数列のうちの所定の列に対応する前記半導体装置形成部の前記第２の主表面に第１の溝を形成する工程と、
前記スクライブラインを研削し前記各半導体装置形成部を個片化する工程とを実行することを特徴としている。

本願において開示される発明のうち、代表的な半導体装置によって得られる効果を簡単に説明すると以下の通りである。
すなわち、本発明の半導体装置によれば、回路素子が形成された第１の主表面に対向する第２の主表面に段差部（溝）を設けたので、半導体装置の実装方向を容易に判別することができる。また、以上の段差部（溝）は、半導体装置を個片化する工程で形成することができる。よって、段差部（溝）を形成するための特別な工程を実質的に加えることなく、上記の優れた半導体装置を製造することができる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。

（実施例１）
図１は本発明の実施例１の半導体装置１０１の裏面を示す平面透視図であり、図２は図１の線２−２についての概略断面図である。

半導体装置１０１は、先に説明した通りのＷＣＳＰである。半導体装置１０１は、半導体基板１０３（半導体チップとも称される。）と、封止樹脂１１１と、複数の突起電極１１３とを有する。

図１及び図２に示されている通り、この半導体装置１０１は、半導体チップの外形寸法とほぼ同じ外形寸法を有している。本実施例においては、半導体装置１０１は、例えば１辺が８ｍｍである略四角形状である。

半導体基板１０３は、回路素子が形成された表面１０９（第１の主表面）と、この表面１０９に実質的に対向する裏面１０５（第２の主表面）と、表面１０９と裏面１０５との間を結ぶ複数の側面とを有する。半導体基板１０３はさらに、裏面１０５に形成された段差部１０７（凹部、溝部もしくはスリットとも称される。）を有する。この段差部１０７が本発明の特徴的な部分であり、この段差部１０７は半導体基板１０３の第１の側面１１５からこの第１の側面１１５に対向する第２の側面１１７へと至るように、裏面１０５に形成されている。さらにこの段差部１０７は、第１及び第２の側面に隣接した第３の側面１１９の近傍の裏面１０５に形成されている。ここで、"段差部１０７が形成されている第３の側面１１９の近傍"とは、半導体基板１０３の中心よりも第３の側面１１９側に位置する場所であることを意味する。

封止樹脂１１１は、半導体基板１０３の表面１０９上に形成されており、表面１０９に形成された図示しない回路素子を外部環境から保護する機能を有する。

複数の突起電極１１３は、封止樹脂１１１内部に形成された図示しないポスト上に形成され、このポストによって半導体基板１０３に形成された回路素子と電気的に接続されている。これらの突起電極１１３は、半導体装置１０１の外部端子として機能する。なお、ポストについては後に詳述する。

図３は、本発明の実施例１の半導体装置１０１の表面を示す平面透視図であり、図４は図３R>３の線４−４についての詳細断面図である。

図３には、電極パッド３０１、金属配線層３０３及び突起電極１１３が示されている。電極パッド３０１及び金属配線層３０３は、封止樹脂１１１の下層に位置するため、電極パッド３０１及び金属配線層３０３は点線で示されている。

図３に示されているように、半導体基板１０３の表面１０９の周辺領域には、１６個の電極パッド３０１が例えば１００・ｍ間隔で設けられている。

半導体基板１０３の表面１０９の中央領域上には、１６個の突起電極１１３が行列状に配置されている。各突起電極１１３は、対応する金属配線層３０３と図示しないポストを介して電気的に接続されている。

金属配線層３０３は、外部端子の位置を半導体基板１０３の周辺部から半導体基板１０３の中央領域に実質的にシフトさせる機能を果たす。一般的に、このようなシフトは再配置と称され、故にこのようなシフトを行う金属配線層３０３は再配置配線もしくは再配線と称される。このように、外部端子として機能する突起電極１１３を半導体基板１０３の中央領域に配置させることにより、半導体装置１０１に接続される実装基板の小型化が可能となる。

次に図４を使用して、半導体装置１０１の構成をより詳細に説明する。

シリコンからなる半導体基板１０３の表面１０９（第１の主表面）には図示しない複数の回路素子が形成されており、半導体基板１０３の裏面１０５（第２の主表面）には、段差部１０７が設けられている。各回路素子の上部にはコンタクトホール（図示しない）を有する絶縁層４０２が形成されている。このコンタクトホール内部には図示しない導電層が形成されている。

電極パッド３０１が、絶縁層４０２上に形成されている。電極パッド３０１は、上述のコンタクトホール内部に形成された導電層を介して対応する回路素子に接続されている。電極パッド３０１は、例えば、シリコンを含有するアルミニウムで構成されている。

パッシベーション膜４０１が、絶縁層４０２上部及び電極パッド３０１の周縁部上に形成されている。このパッシベーション膜４０１は、例えば、窒化シリコンで構成されている。

層間絶縁膜４０３が、パッシベーション膜４０１上部に形成されている。層間絶縁膜４０３は、半導体基板１０３に加えられる応力を緩和する機能を有する。層間絶縁膜４０３は、例えば、ポリイミドで構成されている。なお、後述する金属薄膜層４０５直下に位置する層間絶縁膜４０３の表面は変質している。この変質された領域は太線で示されている。この変質された層間絶縁膜４０３が存在することにより、層間絶縁膜４０３と金属薄膜層４０５との密着性が向上する。

金属薄膜層４０５が、層間絶縁膜４０３及び電極パッド３０１上に形成されている。金属薄膜層４０５は、単層でも複合層でも良いが、上層及び下層からなる複合層で構成されることが好ましい。下層膜は、電極パッド３０１との密着度が強く、上層膜を構成する物質が半導体基板１０３側へ拡散することを防止することができる材料であれば良い。この下層膜は、例えばチタンで構成されている。上層膜は、その上層に形成される金属金属配線層３０３との密着度が強い材料であれば良い。この上層膜は、例えば銅で構成されている。

金属金属配線層３０３が、金属薄膜層４０５上に形成されている。金属金属配線層３０３は、例えば、銅で構成されている。

ポスト４０７が、金属金属配線層３０３の表面上に形成されている。図示の例では、ポスト４０７の形状は、ほぼ円柱状である。ポスト４０７の底面は、金属金属配線層３０３の表面に接触しており、頂部は突起電極１１３と接触している。このポスト４０７は、金属配線層３０３と同一の材料で構成されており、高さ（金属配線層３０３の表面から封止樹脂１１５の表面に至るまでの距離）は約１００・ｍである。

封止樹脂１１５が、ポスト４０７の頂部を除く半導体基板１０３の表面１０９全体が覆われるように、半導体基板１０３の表面１０９上全体に形成されている。すなわち、封止樹脂１１５は、層間絶縁膜４０３、金属薄膜層４０５、金属配線層３０３及びポスト４０７の側面を覆っている。封止樹脂１１５の表面と、ポスト４０７の頂部とは、同一平面に位置している。封止樹脂１１５は、例えば不透明なエポキシ樹脂で構成されている。

突起電極１１３が、ポスト４０７の上部に形成されている。突起電極１１３は、後に、図示しない実装基板の配線と接続される電極である。よって、半導体基板１０３に形成された回路素子は、電極パッド３０１、金属薄膜層４０５、金属配線層３０３、ポスト４０７及び突起電極１１３を介して、外部装置と接続される。このように、突起電極１１３は、半導体装置１０１の外部端子としての機能を有する。突起電極１１３は、例えば、半田で構成されている。また突起電極１１３は、直径が４００・ｍの半円球状である。

次に、半導体装置１０１を実装基板５０１へ実装する方法について、図５及び図６を用いて以下に説明する。図５は、実装基板５０１を示す平面図である。実装基板５０１の表面には、半導体装置１０１の複数の突起電極１１３に対応した複数の端子５０５が行列状に形成されている。複数の端子５０５のうちの特定の端子である端子５０９が、図面の左下に配置されている。この端子５０９は、例えば、アドレス信号A1に対応する端子であり、第１端子と称される端子である。

各端子５０５には、対応する配線５０７が接続されている。これらの配線５０７は、例えば、実装基板５０１上に搭載される図示しない他の装置と接続されている。

搭載領域５０３が点線で示されている。この搭載領域５０３は、半導体装置１０１が搭載される予定の領域であり、点線は半導体装置１０１の外形を示している。

図６は、半導体装置１０１を実装基板５０１へ搭載する工程を示す工程図である。図６を参照して、この工程を説明する。

半導体装置１０１の複数の突起電極１１３のうちの特定の突起電極１１４は、例えばアドレス信号A1に対応する外部端子であり、第１ピンと称される。ＷＣＳＰのような半導体装置１０１は、半導体ウエハから個片化された後、一旦トレイに収容されるが、後の実装工程を考慮して、半導体装置１０１の方向を揃えてトレイに収容する必要がある。つまり、トレイ内においては、半導体装置１０１の上記第１ピンの位置が、例えば、全て左下に位置するように、半導体装置１０１がトレイ内に収容される必要がある。

半導体装置１０１は、画像認識装置を備えたオートハンドラーを使用してトレイへ収容される。段差部１０７は、上記第１ピンから最も近い第３の側面１１９の近傍の裏面１０５に形成されている。従って、オートハンドラーは、この段差部１０７の位置を認識することによって、半導体装置１０１の上記第１ピンの位置が、全て左下に位置するように、半導体装置１０１をトレイ内に収容する。

従来の技術においては、この第１ピンの位置を示す１ピンマークと称されるマークがレーザーを使用して形成されていた。したがって、半導体基板の裏面に照明を照射した場合、マーキングが施された箇所で反射され画像認識装置へ戻ってくる反射光の強度と、マーキングが施されていない箇所で反射され画像認識装置へ戻ってくる反射光の強度との差が小さい。すなわち、画像認識装置から半導体基板の裏面へ入射された入射光は、ほぼ散乱されずに反射光として画像認識装置へ戻ってくる。よって、画像認識装置を使用したとしてもマークの認識が困難であった。

しかしながら、本実施の形態によれば、半導体基板の裏面に照明を照射した場合、半導体基板１０３の裏面が鏡面状態であったとしても、段差部１０７で反射され画像認識装置へ戻ってくる反射光の強度が、鏡面状態の裏面で反射され画像認識装置へ戻ってくる反射光の強度よりも小さくなる。これは、段差部１０７の段差によって、入射光が乱反射するためである。さらに、段差部１０７は、後述するように、ダイシングブレードによって形成される。よって、段差部１０７の表面の状態は、半導体基板１０３の裏面のその他の領域（鏡面状態の裏面）よりも粗くなっている。そのため、この粗い状態の表面で反射され画像認識装置へ戻ってくる反射光の強度が、鏡面状態の裏面で反射され画像認識装置へ戻ってくる反射光の強度よりも小さくなる。これも、やはりこの粗い状態の表面によって、入射光が乱反射するためである。

従って、オートハンドラーに備えられた画像認識装置は、上述の反射光の強度の差異を検出することにより、半導体装置１０１の方向を容易に検知することができる。結果として、正確にかつ高速に半導体装置１０１をトレイに収容することができる。

さて、以上のようにトレイに収容された半導体装置１０１は、画像認識装置を備えた自動実装装置によって、トレイから取り出される。もちろん、この自動実装装置も画像認識装置を備えているため、半導体装置１０１の方向は、自動実装装置により認識されている。図６（ａ）に示されているように、取り出された半導体装置１０１は、上記自動実装装置によって実装基板５０１上方に配置される。この時、第１ピン１１４と、第１端子５０９とが対応するように、半導体装置１０１が実装基板５０１に対面される。

次に、図６（ｂ）に示されているように、半導体装置１０１の突起電極１１３が、実装基板５０１の複数の端子５０５と接続される。以上で実装工程が終了する。

続いて、半導体装置１０１が、実装基板５０１に正しい向きで搭載されたか否かを検査する外観検査工程が実行される。この外観検査工程は、画像認識装置を備えた外観検査装置で実行される。上述したように、本実施例によれば、半導体基板１０３の裏面が鏡面状態であったとしても、半導体基板１０３に設けられた段差部１０７によって、半導体装置１０１の方向を容易に検知することができる。従って、この外観検査工程においても、正確にかつ高速に半導体装置１０１の実装ミスを判定することができる。

以上詳細に説明したように、本発明によれば、半導体装置１０１をトレイに収容する工程、トレイから取り出す工程、実装基板へ搭載する工程、外観検査工程の全ての工程において、半導体装置１０１の方向を正確に認識することができる。なお、以上の工程における認識作業が、人間の目視によるものであったとしても、同様の効果を得ることができるということは、当業者においては容易に理解することができるであろう。

次に、本発明の実施例１の半導体装置１０１の製造方法を以下に説明する。説明を容易にするため、突起電極１１３が形成されるまでの工程（半導体ウエハをダイシングする前の工程）を第１の工程と称し、それ以降の工程を第２の工程と称し、それぞれ説明する。第１の工程は、図７から図１０までに示され、第２の工程は、図１２から図１４までに示されている。

まず最初に、実施例１の第１の工程を以下に説明する。なお、説明を容易にするため、第１の工程は、図３の線４−４に対応する箇所のみを説明する。

まず、半導体ウエハ状態である半導体基板１０３の表面１０９（第１の主表面）に、図示しない複数の回路素子が形成される。次に、各回路素子の上部にはコンタクトホール（図示しない）を有する絶縁層４０２が形成される。このコンタクトホール内部には、図示しない導電層が形成される。続いて、シリコンを含有するアルミニウム膜がスパッタリング法によって絶縁層４０２上に堆積される。その後、このアルミニウムは、所定の形状にエッチングされ、図示したように電極パッド３０１として絶縁層４０２上に残存する。この電極パッド３０１は、上述の絶縁層４０２内部に形成された図示しない導電層と接続されている。（図７（Ａ））

次に、シリコン窒化膜からなるパッシベーション膜４０１が、ＣＶＤ法によって絶縁層４０２及び電極パッド３０１上に形成される。その後、電極パッド３０１の中央領域上に位置するパッシベーション膜４０１が、エッチング除去される。（図７（Ｂ））

次に、ポリイミドからなる層間絶縁膜４０３が、パッシベーション膜４０１及び電極パッド３０１上に形成される。（図７（Ｃ））

次に、電極パッド３０１の中央領域上に位置する層間絶縁膜４０３が、エッチング除去される。（図７（Ｄ））

次に、熱処理を施すことにより、ポリイミドからなる層間絶縁膜４０３が熱硬化される。この熱硬化により、電極パッド３０１上に位置する層間絶縁膜４０３が、図示の通りテーパー形状になる。電極パッド３０１の表面上にポリイミドが残存している場合は、酸素雰囲気中でプラズマエッチングによって、ポリイミドが除去される。（図７（Ｅ））

次に、層間絶縁膜４０３が、アルゴンガス等の不活性ガス雰囲気中でプラズマエッチングにさらされることにより、層間絶縁膜４０３の表面が変質される。変質された表層は太線で示されている。この表層の存在により、次のステップで形成される金属薄膜４０５との密着度が向上する。（図７（Ｆ））

次に、金属薄膜層４０５が、スパッタリング法によって層間絶縁膜４０３及び電極パッド３０１上に形成される。（図７（Ｇ））

次に、レジスト８０１が金属薄膜層４０５上に形成される。レジストの厚さは例えば１０・ｍ程度である。続いて、図示された所定の領域に位置するレジスト８０１がエッチング除去される。（図８（Ａ））

次に、金属配線層３０３が、電界メッキによって露出された金属薄膜層４０５上に選択的に形成される。なお、金属配線層３０３の厚さはレジスト８０１の厚さよりも薄く、例えば５・ｍである。（図８（Ｂ））

次に、レジスト８０１がアセトン等の剥離剤を使用して除去される。（図８（Ｃ））

次に、約１２０・ｍの厚さのレジスト８０３が、金属薄膜層４０５及び金属配線層３０３上に形成される。続いて、ポスト形成領域８０５上に位置するレジスト８０３が除去される。

次に、ポスト４０７が電解メッキによってポスト形成領域８０５に形成される。なお、ポスト４０７の厚さは、レジスト８０３の厚さよりも薄く、約１００・ｍである。また、ポスト４０７は、金属配線層３０３と同一の物質で構成されている。従って、図８（Ｂ）で使用したメッキ液が使用できる。（図８（Ｄ））

次に、レジスト８０５が剥離剤によって除去される。（図９（Ａ））

次に、露出した金属薄膜層４０５が、酸素ガス雰囲気中でプラズマエッチングにさらされることにより、除去される。（図９（Ｂ））

次に、露出された層間絶縁膜４０３の表層が、ウエットエッチングによって除去される。これにより、金属配線層３０３を流れる電流が、表層を介して他の金属配線層３０３にリークするのを防止することができる。（図９（Ｃ））

次に、半導体ウエハ全体が図示しない封止金型に挿入される。続いて、この封止金型内部に封止樹脂が注入されることにより、半導体基板１０３の表面１０９側に封止樹脂１１５が形成される。封止樹脂１１５は、図示の通り、層間絶縁膜４０３、金属薄膜４０５、金属配線層３０３及びポスト４０７の側面を覆う。（図９（Ｄ））

次に、封止樹脂１１５の表面が研磨され、突起電極１１３の上部表面を露出させる。封止樹脂１１５の表面と、突起電極１１３の上部表面とは、同一の平面内に位置している。

次に、突起電極１１３が、スクリーン印刷法によりポスト４０７の上部表面に形成される。突起電極１１３は、半田で構成されており、直径約４００・ｍの半球状である。（図１０）

以上の工程が施された半導体ウエハ１１０１の表面側が、図１１に示されている。図１１は、後述する第２の工程において個片化される複数の半導体装置１０１が、半導体ウエハの状態で配置されていることを示している。これら半導体装置１０１は、複数のスクライブ領域１１０３によって互いに離間している。なお、この状態においては、各半導体装置１０１の裏面には未だ段差部１０７が設けられていないため、半導体ウエハの裏面側の図示は省略する。

次に、上述の第１の工程に続く第２の工程を図１２を使用して以下に説明する。図１２は、本実施の形態の半導体装置１０１の第２の工程を示す工程図である。なお、説明を容易にするため、構成の一部の図示は省略されている。

まず、図７から図１０までの工程を経た状態が図１２（A）に示されている。図１２（Ａ）には、半導体ウエハ１１０１、層間絶縁膜４０３、金属配線層３０３、ポスト４０７及び突起電極１１３が示されている。

次に、ウエハリング１２０５とダイシングシート１２０７とを有するウエハ保持具１２０３が準備される。ウエハリング１２０５は、リング形状を有している。ダイシングシート１２０７は、例えば紫外線が照射されることにより接着力が低下する特性を持つUVテープが用いられる。

半導体ウエハ１１０１は、突起電極１１３がこのダイシングシート１２０７に接触するように、ダイシングシート１２０７上に貼り付けられる。（図１２（Ｂ））

次に、ウエハ保持具１２０３が、２つのダイヤモンド砥石１２０９を有する図示しないグラインダに搭載される。第１のダイヤモンド砥石は、粗さ＃３２５であり、第２のダイヤモンド砥石１２０９は、粗さ＃２０００である。グラインダに搭載された半導体ウエハ１１０１の裏面は、次のように研磨される。まず最初に、第１のダイヤモンド砥石によって粗く研磨され、続いて第２のダイヤモンド砥石によって細かく研磨される。これらの研磨工程により、最終的に厚さ約３１０・ｍの半導体ウエハ１１０１が得られる。

また、この第２のダイヤモンド砥石による研磨により、半導体ウエハの裏面が上述した鏡面状態になる。このような細かな裏面研磨が施されなければ、上述した鏡面状態が生じないかもしれない。しかしながら、次の図１２（Ｄ）の工程における、赤外線カメラによるスクライブ領域の検出を行うためには、上述の第２のダイヤモンド砥石による細かな研磨は必要である。なぜなら、半導体基板１０３の裏面の状態が粗いと、赤外線が容易に透過されないからである。（図１２（Ｃ））

次に、半導体ウエハ１１０１が、ウエハリング１２０３に搭載された状態で、図示しない赤外線カメラ１２１１付きのデュアルダイシング装置に搭載される。このデュアルダイシング装置は、並設された２つのブレードを有する。本実施の形態においては、断面形状が方形状であり、厚さが共に３０・ｍである第１及び第２のブレードが使用される。

図１３には、図１２（Ｄ）の丸印Ａが付与された箇所の概略断面図が示されている。スクライブ領域１１０３の幅は、約８０・ｍと規定され、このスクライブ領域１１０３の縁から電極パッド３０１の縁までの距離は、約５０・ｍと規定されている。後に切断されるスクライブライン１３０１の幅は、第１のブレードの幅とほぼ同じ約３０・ｍである。また、スクライブ領域の中心線から約４５・ｍ離れた箇所に、図１２（Ｄ）工程において形成される段差部１０７が形成される。段差部１０７の幅は、第２のブレードの幅と同じ約３０・ｍであり、深さは約２５・ｍである。

図１２（Ｄ）に示されているように、まず、半導体ウエハの表面１０９側に形成された複数の電極パッド３０１もしくは金属配線層３０３のパターン形状が、赤外線カメラ１２１１によって、半導体ウエハ１１０１の裏面から認識される。それによって、半導体ウエハ１１０１の表面１０９上に存在するスクライブ領域１１０３が、ダイシング装置によって認識される。

次に、第２のブレードが、スクライブ領域１１０３の中心線から約４５・ｍ離れた箇所に配置される。その後、半導体ウエハ１１０１の裏面１０５がこの第２のブレードによって約２５・ｍ研削され（ハーフカットされる）、段差部１０７が形成される。（図１３）この段差部１０７の表面は、この第２のブレードによる研削により、鏡面状態である半導体ウエハ１１０１（半導体基板１０３）の他の裏面１０５よりも粗くなっている。第２のブレードによる研削は、半導体ウエハ１１０１の各半導体装置１０１に対応して実行される。（図１２（Ｄ））図１４は、図１２（Ｄ）の工程における半導体ウエハ１１０１の裏面側を示す図である。第２のブレードによって形成された段差部１０７が、各半導体装置１０１の１辺の近傍に形成されていることが理解できるであろう。

次に、第１のブレードが、スクライブ領域１１０３の中心線上、すなわちスクライブライン１３０１上に配置される。その後、半導体ウエハ１１０１の裏面１０５が、第１のブレードによってスクライブライン１３０１に沿って約４００・ｍ研削される。（フルカットされる）この第１のブレードによる研削は、半導体ウエハ１１０１の各半導体装置１０１に対応して実行される。その結果、各半導体装置１０１が個片化される。（図１２（Ｅ））

次に、半導体ウエハ１１０１がダイシングシート１２０７と共にエクスパンドリングに移し替えられる。その後、ダイシングシート１２０７が紫外線にさらされ、その接着力が低下させられる。そして、このダイシングシート１２０７は、半導体ウエハ１１０１の外周方向へ伸ばされ、各半導体装置１０１がコレットによって取り出される。

以上の第２の工程を経て、最終的に図１及び図２に示された半導体装置１０１が得られる。

本発明の半導体装置の効果については既に上述したが、本発明はその製造方法についても特有の効果を有している。つまり、半導体装置の方向を示す段差部１０７はダイシング工程で使用されるブレードによって形成することができるので、段差部１０７を設けるための特別な工程が実質的に不要である。よって、特別な工程を実質的に付加することなく半導体装置を得ることができる。

なお、本発明の段差部１０７は、図２に示されるような形状のみならず、例えば図１５及び図１６に示される形状であっても良い。この場合、断面形状がＶ形状もしくはＵ形状を有する第２のダイシングブレードが使用される。要は、段差部１０７は、鏡面状態の平坦な半導体基板の裏面１０５に対して区別できる程度の深さを有していれば良い。もしくは、段差部１０７は、鏡面状態の平坦な半導体基板の裏面１０５に対して区別できる程度の粗さになっていれば良い。

（実施例２）
次に本発明の半導体装置の実施例２について図面を参照して以下に説明する。

図１７は、本発明の半導体装置１０１の実施例２を示す平面透視図であり、図１８は図１７の線１８−１８についての概略断面図である。

実施例２と実施例1との差異は、段差部１７０７の形状及びその製造方法である。その他の構成については、実質的に同様であるので詳細な説明が省略されている。

図１７及び図１８に示されている通り、半導体基板１０３は、裏面１０５に形成された段差部１７０７（凹部、溝部とも称される。）を有する。この段差部１７０７が本発明の特徴的な部分であり、この段差部１７０７は半導体基板１０３の第１の側面１１５からこの第１の側面１１５に対向する第２の側面１１７へと至るように、裏面１０５に形成されている。さらにこの段差部１７０７は、第１及び第２の側面に隣接した第３の側面１１９に沿って裏面１０５に形成されている。ここで、"第３の側面１１９に沿って"とは、段差部１７０７が第３の側面１１９を起点として裏面１０５に形成されていること、もしくは段差部１７０７が第３の側面１１９の一部が削り取られることによって裏面１０５に形成されていることを意味する。

次に、本実施例の第２の工程を図１９を使用して以下に説明する。なお、第１の工程は、実施例１と同一であるので説明を省略する。図１９は、本実施例の半導体装置１０１の第２の工程を示す工程図である。また図１９（Ａ）から（Ｃ）までは実施例１と同一であるので説明を省略する。

図１９（Ｄ）に示されているように、半導体ウエハ１１０１が、ウエハリング１２０３に搭載された状態で、図示しない赤外線カメラ１２１１付きのデュアルダイシング装置に搭載される。このデュアルダイシング装置は、並設された２つのブレードを有する。本実施の形態においては、断面形状が方形状であり、厚さが３０・ｍである第１のブレードと、厚さが１５０・ｍである第２のブレードが使用される。

図２０には、図１９（Ｄ）の丸印Ａが付与された箇所の概略断面図が示されている。スクライブ領域１１０３の幅は、約８０・ｍと規定され、このスクライブ領域１１０３の縁から電極パッド３０１の縁までの距離は、約５０・ｍと規定されている。後に切断されるスクライブライン１３０１の幅は、第１のブレードの幅とほぼ同じ約３０・ｍである。また、スクライブ領域の中心線から右側へ約７５・ｍと、左側へ約１５・ｍの合計約９０・ｍの範囲に、図１９（Ｄ）工程において形成される段差部１７０７が形成される。この段階では、段差部１７０７の幅は、第２のブレードの幅と同じ約１５０・ｍであり、深さは約２５・ｍである。

図１９（Ｄ）に示されているように、まず、半導体ウエハの表面１０９側に形成された複数の電極パッド３０１もしくは金属配線層３０３のパターン形状が、赤外線カメラ１２１１によって、半導体ウエハ１１０１の裏面から認識される。それによって、半導体ウエハ１１０１の表面１０９上に存在するスクライブ領域１１０３が、ダイシング装置によって認識される。

次に、第２のブレードが、スクライブ領域１１０３の中心線を含む図２０に示された上述した範囲上に配置される。その後、半導体ウエハ１１０１の裏面１０５がこの第２のブレードによって約２５・ｍ研削され（ハーフカットされる）、段差部１７０７が形成される。（図２０）この段差部１７０７の表面も、この第２のブレードによる研削により、鏡面状態である半導体ウエハ１１０１（半導体基板１０３）の他の裏面１０５よりも粗くなっている。第２のブレードによる研削は、半導体ウエハ１１０１の各半導体装置１０１に対応して実行される。（図１９（Ｄ））図２１は、図１９（Ｄ）の工程における半導体ウエハ１１０１の裏面側を示す図である。第２のブレードによって形成された段差部１７０７が、各半導体装置１０１の１辺に沿って形成されていることが理解できるであろう。

次に、第１のブレードが、スクライブ領域１１０３の中心線上、すなわちスクライブライン１３０１上に配置される。その後、半導体ウエハ１１０１の裏面１０５が第１のブレードによってスクライブライン１３０１に沿って約４００・ｍ研削される。（フルカットされる）この第１のブレードによる研削は、半導体ウエハ１１０１の各半導体装置１０１に対応して実行される。その結果、各半導体装置１０１が個片化される。（図１９（Ｅ））

以上の第２の工程を経て、最終的に図１７及び図１８に示された半導体装置１０１が得られる。

本発明の実施例２の半導体装置によれば、実施例１の半導体装置が有する効果に加えて、次のような特有の効果を有する。すなわち、段差部１７０７は半導体基板１２１の側面に沿って形成されているため、実装基板に実装された半導体装置１０１に対して、曲げ応力が実装基板を介して加わったとしても、応力が段差部１７０７へ集中しない。従って、上記のような曲げ応力によって、半導体装置１０１が割れてしまうという可能性を極力低減することができる。さらに、段差部１７０７は、応力が集中しない半導体基板１０３の側面に沿って形成したため、段差部１７０７の範囲を実施例１よりも広くすることができる。したがって、目視もしくは画像認識装置による半導体装置の方向の検知精度が、第１の実施の形態と比較して、より向上されることが期待できる。

なお、本発明の段差部１７０７は、図１７、図１８に示されるような形状のみならず、例えば図２２に示される形状、すなわち傾斜形状であっても良い。この場合、段差部１７０７は、傾斜部１７０７と称したほうが適当かもしれない。しかしながら、本願明細書中においては、図２２に示されるような傾斜形状も、段差形状（段差部）として説明されている。

なお、図２２のような傾斜部１７０７を形成するためには、図２３に示されているような断面形状を有する第２のブレードが使用される。要は、段差部１７０７もしくは傾斜部１７０７は、半導体基板１０３の１側面に沿って形成されていれば良い。

（実施例３）
次に本発明の半導体装置の実施例３について図面を参照して以下に説明する。

図２４は、本発明の半導体装置１０１の実施例２を示す平面透視図であり、図２５は図２４の線２５−２５についての概略断面図である。

実施例３は、実施例1の段差部１０７に加えて、追加の段差部２４０１を裏面１０５に形成したことである。その他の構成については、実質的に同様であるので詳細な説明が省略されている。

図２４及び図２５に示されている通り、半導体基板１０３は、裏面１０５に形成された段差部１０７（凹部、溝部もしくはスリットとも称される。）と、追加の段差部２４０１を有する。この追加の段差部２４０１が実施例１に追加された部分であり、この段差部２４０１は半導体基板１０３の第３の側面１１９からこの第３の側面１１９に対向する第４の側面１０３へと至るように、裏面１０５に形成されている。さらにこの段差部２４０１は、第１の側面１１５の近傍の裏面１０５に形成されている。ここで、"段差部２４０１が形成されている第１の側面１１５の近傍"とは、半導体基板１０３の中心よりも第１の側面１１５側に位置する場所であることを意味する。

追加の段差部２４０１は、図１２（Ｄ）の工程の後に、半導体ウエハ１１０１を９０度回転させ、第２のブレードによって形成することができる。図２６は、半導体ウエハ１１０１の裏面側を示す図である。第２のブレードによって形成された追加の段差部２４０１が、各半導体装置１０１の１辺に沿って形成されていることが理解できるであろう。なお以上の形成方法は、当業者であれば容易に理解することができるため、詳細な説明は省略する。

本発明の実施例３の半導体装置によれば、実施例１の半導体装置が有する効果に加えて、次のような特有の効果を有する。すなわち、段差部１０７と段差部２４０１との交点を、１ピンマークとして利用することができるので、第１ピンの位置をより正確に認識することができる。

なお、本発明の追加の段差部２４０１は、Ｖ形状あるいはＵ形状であっても良いことは当業者であれば容易に推測できるであろう。

また、実施例３の変形例が図２７に示されている。図２７に示されているように、本変形例は、段差部１０７と、段差部２４０１と、半導体基板１０３の４つの側面とによって区画された領域のうち、最も狭い領域２７０１上にインクによる捺印が施されたものである。本変形例によれば、第１ピンの位置をより正確に認識することができる。

（実施例４）
次に本発明の半導体装置の実施例４について図面を参照して以下に説明する。

図２８は、本発明の半導体装置１０１の実施例４を示す平面図であり、図２９は図２８の線２９−２９についての概略断面図である。

実施例４は、実施例1の段差部１０７に代えて、段差部２８０７及び段差部２８０９を裏面１０５に形成したことである。その他の構成については、実質的に同様であるので詳細な説明が省略されている。

図２８及び図２９に示されている通り、半導体基板１０３は、裏面１０５に形成された段差部２８０７（凹部、溝部もしくはスリットとも称される。）と、段差部２８０９とを有する。これら段差部２８０７及び段差部２８０９は、半導体基板１０３の第１の側面１１５からこの第１の側面１１５に対向する第２の側面１１７へと至るように、裏面１０５に形成されている。さらにこの段差部２８０７は、行列状に配置された複数の突起電極１１３のうちの所定の１列に対応するように、半導体基板１０３の裏面１０５に設けられている。また、この段差部２８０９は、行列状に配置された複数の突起電極１１３のうちの他の１列に対応するように、半導体基板１０３の裏面１０５に設けられている。

これらの段差部２８０７及び２８０９は、図１２（Ｄ）の工程において、第２のブレードによって形成することができる。図３０は、半導体ウエハ１１０１の裏面側を示す図である。第２のブレードによって形成された段差部２８０７及び２８０９が、各半導体装置１０１に対応して形成されていることが理解できるであろう。なお以上の形成方法は、当業者であれば容易に理解することができるため、詳細な説明は省略する。

本発明の実施例４の半導体装置によれば、次のような特有の効果を有する。

すなわち、突起電極１１３の位置が、半導体基板１０３の裏面１０５側から認識することができる。したがって、半導体装置１０１を実装基板５０１へ実装する際に（図５及び図６を参照すること）、突起電極１１３と、実装基板５０１上に形成された配線５０７とのアライメントが精度良く実現できる。また、外観検査工程において、段差部２８０７及び２８０９と、配線５０７とのずれを検出することにより、半導体装置１０１が、実装基板５０１に正しく搭載されたことを容易に検査することができる。

なお、本発明の段差部２８０７及び２８０９も、Ｖ形状あるいはＵ形状であっても良いことは当業者であれば容易に推測できるであろう。

本発明の実施例１の半導体装置１０１の裏面を示す平面透視図である。図２は図１の線２−２についての概略断面図である。本発明の実施例１の半導体装置１０１の表面を示す平面透視図である。図３の線４−４についての詳細断面図である。実装基板５０１を示す平面図である。半導体装置１０１を実装基板５０１へ搭載する工程を示す工程図である。本発明の実施例１の半導体装置１０１の製造方法を示す工程図である。本発明の実施例１の半導体装置１０１の製造方法を示す工程図である。本発明の実施例１の半導体装置１０１の製造方法を示す工程図である。本発明の実施例１の半導体装置１０１の第１の工程を示す工程図である。半導体ウエハ１１０１の表面側を示す平面図である。本発明の実施例１の実施の形態の半導体装置１０１の第２の工程を示す工程図である。図１２（Ｄ）の工程における丸印Ａで示された箇所の概略断面図を示す図である。図１２（Ｄ）の工程における半導体ウエハ１１０１の裏面側を示す図である。本発明の実施例１の半導体装置の変形例を示す図である。本発明の実施例１の半導体装置の変形例を示す図である。本発明の実施例２の半導体装置の裏面を示す平面透視図でである。図１７の線１８−１８についての概略断面図である。本発明の実施例２の半導体装置１０１の第２の工程を示す工程図である。図１９（Ｄ）の工程における丸印Ａで示された箇所の概略断面図を示す図である。図１９（Ｄ）の工程における半導体ウエハ１１０１の裏面側を示す図である。本発明の実施例２の半導体装置の変形例を示す図である。本発明の実施例２の半導体装置の変形例を製造する際に使用される第２のブレードの断面図である。本発明の実施例３の半導体装置１０１の裏面を示す平面透視図である。図２４の線２５−２５についての概略断面図である。本発明の実施例３の半導体装置における半導体ウエハ１１０１の裏面側を示す図である。本発明の実施例３の半導体装置の変形例を示す図である。本発明の半導体装置１０１の実施例４を示す平面透視図である。図２８の線２９−２９についての概略断面図である。本発明の実施例４の半導体装置における半導体ウエハ１１０１の裏面側を示す図である。

符号の説明

１０１・・・半導体装置
１０３・・・半導体基板
１０５・・・裏面
１０７・・・段差部
１０９・・・表面
１１３・・・突起電極
１１１・・・封止樹脂

Claims

回路素子が形成された第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、前記第１の主表面と前記第２の主表面との間の複数の側面とを有する半導体基板と、
前記第１の主表面上部に形成された封止樹脂と、
前記第１の主表面上部に形成され、前記回路素子と電気的に接続された複数の外部端子であって、前記封止樹脂の表面から露出する前記外部端子とを備えた半導体装置であって、
前記第２の主表面は、前記複数の側面のうちの第１の側面から該第１の側面に対向する第２の側面へと至る所定領域内に形成された第１の段差部を有し、
前記外部端子は、複数列に配置された複数個の外部端子群とで構成され、前記第1の段差部は、前記複数列のうちの所定の列に対応する前記第２の主表面に形成されていることを特徴とする半導体装置。
回路素子が形成された第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、前記第１の主表面と前記第２の主表面との間の複数の側面とを有する半導体基板と、
前記第１の主表面上部に形成された封止樹脂と、
前記第１の主表面上部に形成され、前記回路素子と電気的に接続された複数の外部端子であって、前記封止樹脂の表面から露出する前記外部端子とを備えた半導体装置であって、
前記半導体基板は、前記第１の主表面から前記第２の主表面までの距離が第１の距離である第１の部分と、前記複数の側面のうちの第１の側面から該第１の側面に対向する第２の側面へと至る所定領域内に形成された第２の部分であって、前記第１の主表面から前記第２の主表面までの距離が前記第１の距離よりも短い第２の距離である前記第２の部分とを有し、
前記外部端子は、複数列に配置された複数個の外部端子群で構成され、前記第１の部分は、前記複数列のうちの所定の列に対応して形成されていることを特徴とする半導体装置。
回路素子が形成された第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、前記第１の主表面と前記第２の主表面との間の複数の側面とを有する半導体基板と、
前記第１の主表面上部に形成された封止樹脂と、
前記第１の主表面上部に形成され、前記回路素子と電気的に接続された複数の外部端子であって、前記封止樹脂の表面から露出する前記外部端子とを備えた半導体装置であって、
前記第２の主表面は、前記複数の側面のうちの第１の側面から該第１の側面に対向する第２の側面へと至る所定領域内に形成された第１の部分であって、該第１の部分を除く前記第２の主表面の粗さよりも粗い第１の部分を有し、
前記外部端子は、複数列に配置された複数個の外部端子群とで構成され、前記第１の部分は、前記複数列のうちの所定の列に対応する前記第２の主表面に形成されていることを特徴とする半導体装置。
前記封止樹脂の側面及び前記半導体基板の側面には、ダイシングブレードにより切断された切断面が形成されていることを特徴とする請求項１乃至３記載の半導体装置。
前記半導体装置の前記第２の主表面は露出していることを特徴とする請求項１乃至３記載の半導体装置。
第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、複数のスクライブラインによって区画された複数の半導体装置形成部を有する半導体ウエハを準備する工程と、
前記半導体装置形成部の前記第１の主表面に回路素子を形成する工程と、
前記第１の主表面上部に封止樹脂を形成する工程と、
前記半導体装置形成部の前記第１の主表面上部に前記回路素子と電気的に接続され、前記封止樹脂の表面から露出する複数列に配置された複数の外部端子を形成する工程と、
前記複数のスクライブラインのうちの１つに平行に延在し、前記外部端子の前記複数列のうちの所定の列に対応する前記半導体装置形成部の前記第２の主表面に第１の溝を形成する工程と、
前記スクライブラインを研削し前記各半導体装置形成部を個片化する工程とを有することを特徴とする半導体装置の製造方法。