DE102014105194B4 - Anordnung mit mehreren Chips und einem Chipträger und eine Prozessieranordnung - Google Patents

Anordnung mit mehreren Chips und einem Chipträger und eine Prozessieranordnung Download PDF

Info

Publication number
DE102014105194B4
DE102014105194B4 DE102014105194.7A DE102014105194A DE102014105194B4 DE 102014105194 B4 DE102014105194 B4 DE 102014105194B4 DE 102014105194 A DE102014105194 A DE 102014105194A DE 102014105194 B4 DE102014105194 B4 DE 102014105194B4
Authority
DE
Germany
Prior art keywords
chip carrier
arrangement
encapsulation material
carrier
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014105194.7A
Other languages
English (en)
Other versions
DE102014105194A1 (de
Inventor
Edward Fuergut
Michael Ledutke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014105194A1 publication Critical patent/DE102014105194A1/de
Application granted granted Critical
Publication of DE102014105194B4 publication Critical patent/DE102014105194B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H01L21/67336—Trays for chips characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Anordnung (100) mit:mehreren Chips (120),einem Chipträger (102), der die mehreren Chips (120) trägt, wobei der Chipträger (102) eine erste Hauptseite (104), eine zweite Hauptseite (106),eine Seitenwand (108) und eine Chipträgereinkerbung (202) aufweist, wobei die Chipträgereinkerbung sich von der Seitenwand (108) aus in den Chipträger (102) und von der ersten Hauptseite (104) durch den gesamten Chipträger (102) bis zur zweiten Hauptseite (106) erstreckt, undKapselungsmaterial (110), das den Chipträger (102) einkapselt und die Chipträgereinkerbung (202) ausfüllt,wobei der Außenumfang des Kapselungsmaterials (110) frei von einem Einschnitt ist.

Description

  • BEREICH DER TECHNIK
  • Verschiedenartige Ausführungsformen betreffen allgemein eine Anordnung, die mehrere Chips und einen Chipträger aufweist, und eine Bearbeitungsanordnung.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Chipträgerformung (z.B. Pressformung und Spritzpressformung) stellt ein Herstellungsverfahren zum Erzeugen dicker Schichten (> 50 µm) auf der Vorder- und/oder Rückseite eines Chipträgers bereit. Die Chipträgerformung wird in großem Umfange bei einigen Fertigungsprozessen in der Industrie verwendet, wie z.B. zu Zwecken des Einsatzes als eine Schutzschicht, als ein Träger und/oder als eine Funktionsschicht.
  • Ein weiteres herkömmliches Verfahren zum Kapseln eines Chipträgers ist das sogenannte Ganzwafer-Formen, wobei der Chipträger im Falle eines rechteckig geformten Chipträgers durch ein Kapselungsmaterial auf mindestens fünf Seiten gekapselt wird. Das Ganzchipträger-Formen liefert normalerweise das Potenzial für eine Dickenreduzierung des Chipplättchens unter eine Dicke von 200 µm.
  • US 2008 / 0 176 491 A1 offenbart ein Verfahren zum Schleifen der Rückseite eines Wafers mit einer Vielzahl von Trennlinien, die in einem Gittermuster auf der Vorderfläche ausgebildet sind, umfassend einen Schritt eines Bildens eines Schutzfilms durch Beschichten der vorderen Oberfläche des Wafers mit einem flüssigen Harz, einen Glättungsschritt zum Abkratzen der Vorderfläche des Schutzfilms, der auf der Vorderfläche des Wafers ausgebildet ist, um den Schutzfilm zu glätten, und einen Rückflächen-Schleifschritt zum Anordnen der Schutzfilmseite des Wafers auf der Haltefläche eines Einspanntisches zum Halten eines Wafers und zum Schleifen der Rückfläche des Wafers durch eine Schleifeinrichtung auf eine vorbestimmte Dicke.
  • US 4 899 195 A offenbart ein Verfahren zur Belichtung eines Randbereichs eines Wafers, das ein Drehen des Wafers, der mit Fotolack beschichtet ist, und ein Belichten eines Randbereichs des Wafers mit Licht, das über einen optischen Faserlichtleiter geleitet wird, aufweist, gekennzeichnet durch ein Detektieren des Rands des Wafers durch einen Foto-Sensor, der mit einem lichtemittierenden Ende des optischen Faserlichtleiters verbunden ist, ein Bewegen des Foto-Sensors und des lichtemittierenden Endes des optischen Faserlichtleiters entsprechend einem Signal von dem Foto- Sensor, so daß der Foto-Sensor den Rand des Wafers zu jeder Zeit detektieren kann, ein Steuern des lichtemittierenden Endes in einem festgelegten Abstand vom Rand des Wafers zu belichten.
  • US 5 824 457 A offenbart ein Verfahren zum Abdichten der Kante eines Wafers gegen Aufschlämmungsrückstände, das ein Abscheiden eines lichtempfindlichen Polyimids als dielektrisches Material auf einem Wafer und ein Montieren des Wafers auf einem Spannfutter aufweist. Oberhalb des Wafers und nahe am Rand des Wafers wird eine Lichtquelle eingebracht. Das Spannfutter wird dann mittels einer Spindel gedreht, wodurch ein äußerer Ring der Umfangskante des Wafers einer Lichtquelle ausgesetzt wird. Da sich Polyimid in der Technik der Lithographie wie ein Negativresist verhält, wird der belichtete Ring so fixiert, dass bei der nächsten Entwicklung des Wafers nur das unbelichtete Polyimid, das den Ritzlinienmustern entspricht, aufgelöst wird und „Ritzkanäle“ bildet, während es zurückbleibt Ring entlang des gesamten Umfangs des Wafers intakt. Diese Waferkantenbelichtung (WEE) bildet dann eine Kante, die in Verbindung mit einem Schleifband den Umfang des Wafers abdichtet, wodurch verhindert wird, dass die Polierverunreinigungen in die Ritzkanäle eindringen.
  • US 2009 / 0 194 865 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend ein Vorbereiten eines Halbleitersubstrats mit einer ersten Kerbe, ein Vorbereiten eines Trägersubstrats mit einer zweiten Kerbe, ein Laminieren des Halbleitersubstrats mit dem Trägersubstrat, so dass die erste Kerbe an die zweite Kerbe angepasst werden kann, und ein Bearbeiten einer zweiten Hauptoberfläche des Halbleitersubstrats gegenüber einer ersten Hauptoberfläche davon, die dem Trägersubstrat zugewandt ist, um eine Dicke des Halbleitersubstrats auf eine vorbestimmte Dicke zu reduzieren.
  • US 2009 / 0 102 070 A1 offenbart ein Verfahren zum Zerteilen von WLUF-beschichteten Wafern in vereinzelte Chips unter Verwendung der Ausrichtungsmarkierungen auf dem äußeren Rand des Wafers.
  • KURZ DARSTELLUNG
  • In verschiedenen Ausführungsformen wird eine Anordnung bereitgestellt. Die Anordnung kann aufweisen: mehrere Chips, einen Chipträger, der die mehreren Chips trägt, wobei der Chipträger eine Chipträgereinkerbung aufweist, und Kapselungsmaterial, das den Chipträger einkapselt und die Chipträgereinkerbung ausfüllt, wobei der Außenumfang des Kapselungsmaterials frei von einem Einschnitt ist.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen verweisen gleiche Bezugszeichen über die verschiedenen Ansichten hinweg generell auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, es wird stattdessen allgemein ein besonderer Wert auf die Veranschaulichung der Grundgedanken der Erfindung gelegt. In der nachfolgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezugnahme auf die nachfolgenden Zeichnungen beschrieben, in denen:
    • 1 eine Querschnittsansicht einer Anordnung gemäß einer Ausführungsform zeigt;
    • 2 eine Unteransicht verschiedener Anordnungen zeigt, die verschiedenen Ausführungsformen entsprechen;
    • 3 eine Unteransicht einer Anordnung gemäß einer Ausführungsform zeigt;
    • 4 eine Unteransicht einer Anordnung gemäß einer Ausführungsform zeigt;
    • 5 eine Querschnittsansicht einer Anordnung gemäß einer Ausführungsform zeigt;
    • 6 eine Querschnittsansicht einer Bearbeitungsanordnung gemäß einer Ausführungsform zeigt;
    • 7 ein Blockdiagramm eines Verfahrens zur Herstellung der Anordnung gemäß einer Ausführungsform zeigt; und
    • 8 ein Blockdiagramm eines Verfahrens zur Herstellung der Anordnung gemäß einer Ausführungsform zeigt.
  • BESCHREIBUNG
  • Die nachfolgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen zeigen, mit denen die Erfindung praktisch umgesetzt werden kann.
  • Das Wort „beispielhaft“ wird hier so verwendet, dass es „als ein Beispiel oder zur Veranschaulichung dienend“ bedeutet. Eine beliebige Ausführungsform oder Bauart, die hier als „beispielhaft“ gekennzeichnet ist, ist nicht notwendigerweise so auszulegen, dass sie gegenüber anderen Ausführungsformen oder Bauarten bevorzugt oder vorteilhaft ist.
  • Das Wort „über“, das hier bezüglich eines abgeschiedenen Materials verwendet wird, das „über“ einer Seite oder Fläche ausgebildet ist, kann hier in der Bedeutung verwendet werden, dass das abgeschiedene Material „unmittelbar auf“, z.B. in direktem Kontakt mit, der betreffenden Seite oder Fläche ausgebildet sein kann. Das Wort „über“, das hier bezüglich eines abgeschiedenen Materials verwendet wird, das „über“ einer Seite oder Fläche ausgebildet ist, kann hier in der Bedeutung verwendet werden, dass das abgeschiedene Material „mittelbar auf“ der betreffenden Seite oder Fläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der betreffenden Seite oder Fläche und dem abgeschiedenen Material angeordnet sind.
  • Verschiedene Ausführungsformen können in einem Prozessschritt eine einfache und kostengünstige Ausrichtungsmarkierung und/oder Justierungsmarkierung bereitstellen.
  • Verschiedene Ausführungsformen können ein einfaches Formungswerkzeug mit geringeren Fertigungstoleranzen bereitstellen.
  • Verschiedene Ausführungsformen können eine Versiegelung von mindestens einer Seite eines Chipträgers mithilfe eines Kapselungsmaterials über den gesamten Chipträger hinweg bereitstellen.
  • Verschiedene Ausführungsformen können das Anordnen des Chipträgers innerhalb des Formungswerkzeugs vereinfachen, da es nicht mehr erforderlich ist, die Rotation der Drehung des Chipträgers und/oder der Chipträgereinkerbung zu überwachen.
  • Verschiedene Ausführungsformen können eine genauere Vorjustierung in den Frontend-Prozessen aufgrund einer Justierung des Chipträgers und nicht innerhalb der Kapselungsmaterialverbindung bereitstellen. Somit können die Ausrichtungs- und/oder Justierungsmarkierung und das Erkennungsverfahren gemäß verschiedenen Ausführungsformen die Genauigkeit und die Geschwindigkeit des Justierungsvorgangs erhöhen.
  • Zur Veranschaulichung können verschiedene Ausführungsformen einen (temporären) Träger oder Trägersystem im Rahmen der Chipherstellung erzeugen, die eine sehr einfache Ausrichtungs- oder Justierungskennzeichnung bereitstellt.
  • In verschiedenen Ausführungsformen kann das Kapselungsmaterial auf dem Gebiet der Leistungsvorrichtungen, wie z.B. der Leistungshalbleiter, auch als ein Isolator dienen.
  • 1 zeigt eine Querschnittsansicht einer Anordnung 100. Die Anordnung 100 kann mindestens einen Chipträger 102, mehrere auf dem Chipträger 102 ausgebildete Chips 120 und Kapselungsmaterial 110 aufweisen, das mindestens zum Teil die mehreren Chips 120 und den Chipträger 102 auf mindestens drei Seiten des Chipträgers 102 einkapselt.
  • Die Anordnung 100 kann eine seitliche Ausdehnung aufweisen (oder im Falle einer tellerähnlichen Form kann diese Ausdehnung der Durchmesser der Anordnung 100 sein), die als der Durchmesser 132 der Anordnung 100 bezeichnet werden kann.
  • Die Anordnung 100 kann eine vertikale Ausdehnung (oder mit anderen Worten, die Dicke der Anordnung 100) aufweisen, die als die Dicke 140 der Anordnung 100 bezeichnet werden kann.
  • Die mehreren Chips 120 können auf mindestens einer Seite des Chipträgers 102 ausgebildet sein. Vorzugsweise können die mehreren Chips monolithisch in den Chipträger (Wafer) integriert sein. Die Seite, auf der die mehreren Chips 120 ausgebildet sein können, kann als die erste Hauptseite 104 (die auch als Vorderseite bezeichnet werden kann) des Chipträgers 102 bezeichnet werden. Der Chipträger 102 kann eine zweite Seite aufweisen (die auch als Rückseite bezeichnet werden kann), die überhaupt keinen Chip aufweist, wobei die chipfreie zweite Seite eine zweite Hauptseite 106 sein kann.
  • Die erste Hauptseite 104 und die zweite Hauptseite 106 können auf gegenüberliegenden Seiten des Chipträgers 102 liegen. Der Chipträger 102 kann mindestens eine Chipträger-Seitenwand 108 aufweisen. In Abhängigkeit von der Form des Chipträgers 102 kann der Chipträger 102 mehr als eine Chipträger-Seitenwand 108 aufweisen. Es sollte angemerkt werden, dass in verschiedenen Ausführungsformen die elektronischen Komponenten oder Schaltungen auf der ersten Hauptseite 104 angeordnet sein können.
  • Obwohl der Chipträger 102 in einer tellerartigen Form (z.B. als ein Wafer) ausgebildet sein kann, ist er nicht auf eine tellerartige Form beschränkt; der Chipträger 102 kann in einer beliebigen Vieleckform, wie z.B. in einer kreisförmigen, dreieckigen, trapezförmigen, rechteckigen, ellipsenförmigen oder einer beliebigen anderen geeigneten Vieleckform, ausgebildet sein.
  • Der Chipträger 102 kann sich zur Seite hin erstrecken, wobei die Seitenausdehnung im Bereich von circa 1 mm bis zu circa 500 mm liegen kann. Der Einfachheit halber wird in der nachfolgenden Beschreibung der Fall eines kreisförmig gestalteten Chipträgers 102 erörtert. Somit kann die Seitenausdehnung (oder der Durchmesser) des Chipträgers 102 als der Durchmesser 134 bezeichnet werden.
  • Der Chipträger 102 kann sich vertikal erstrecken (oder mit anderen Worten, der Chipträger 102 kann eine Dicke aufweisen), und somit kann der Chipträger 102 eine Dicke aufweisen (die als die Dicke 142 bezeichnet werden kann), die sich vertikal zwischen der ersten Hauptseite 104 und der zweiten Hauptseite 106 erstrecken kann.
  • Der Chipträger 102 kann ein Wafer, ein eingebetteter Kapselungs-Chipträger, eine gedruckte Leiterplatte, eine Interposer-Struktur und dergleichen sein. In verschiedenen Ausführungsformen kann der Chipträger 102 ausgebildet sein, mehrere der gleichen oder unterschiedlicher Halbleitergebilde, wie z.B. Plättchen, irgendeinen Typ einer integrierten Schaltung und/oder irgendein anderes elektronisches Bauelement oder Halbleitergebilde, zu tragen.
  • Der Chipträger 102 kann aus einem Halbleitermaterial ausgebildet sein. Das Halbleitermaterial kann mindestens eines von dem Folgenden enthalten oder daraus ausgebildet sein: Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumantimonid (GaSb), Galliumnitrid (GaN), Silizium-Germanium (SiGe) und Indiumphosphid (InP). Der Chipträger 102 kann aus einem Einkristall oder aus einem Gemisch von Halbleiterverbindungen ausgebildet sein. Ferner kann eine beliebige Kombination der Halbleiterverbindungen als Wafermaterial verwendet werden. Außerdem kann der Wafer selbst aus einem Kapselungsmaterial ausgebildet sein oder es enthalten, so z.B. ein Verbundwafer (z.B. Cu-Elemente in einer Formverbindung oder Kühlkörper in einer Formverbindung oder eine elektrische Spule in einer Formverbindung und dergleichen) oder eingebetteter Wafer.
  • Der Chipträger 102 kann aus metallisierten Filmen und Folien ausgebildet sein. Die Metallisierung der Filme und Folien für den Chipträger 102 kann mindestens ein Material aus der folgenden Materialgruppe enthalten oder aus ihm ausgebildet sein, wobei die Materialgruppe aus Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung, Aluminium und Aluminiumlegierung besteht. Darüber hinaus kann der Chipträger 102 aus einem keramischen Material ausgebildet sein oder es enthalten.
  • Die Filme und Folien für die Metallisierung des Chipträgers 102 können mindestens ein Material aus der folgenden Materialgruppe enthalten oder aus ihm ausgebildet sein, wobei die Materialgruppe aus Polypropylen PP, Polyethylenterephthalat, Polyester PET, Polyethylennaphthalat PEN, Polyphenylensulfid PPS, Polytetrafluorethylen PTFE, Polystyren PS und Polycarbonat PC besteht.
  • In verschiedenen Ausführungsformen kann der Chipträger aus einem Glas hergestellt sein, wie z.B. ein herkömmlicher Glaswafer.
  • Die mehreren Chips 120, die auf dem Chipträger 102 ausgebildet sind, können Chips 120 aufweisen oder durch sie gebildet werden, die in einer beliebigen rechteckigen Form gestaltet sein und beliebige Abmessungen aufweisen können, die kleiner oder gleich den Abmessungen der seitlichen Ausdehnung des Chipträgers 102 sind.
  • Die mehreren Chips 120, die auf dem Chipträger 102 ausgebildet sind, können durch ein Front-End-Of-Line(FEOL)-Verfahren auf dem Chipträger 102 ausgebildet werden.
  • Die mehreren Chips 120, die auf dem Chipträger 102 ausgebildet sind, können in einer beliebigen Matrixstruktur ausgebildet sein. Außerdem können in dem Chipträger 102 zwischen den Chips 120 Trennfugen 126 ausgebildet sein. Es ist anzumerken, dass in verschiedenen Ausführungsformen die Trennfugen 126 auch weggelassen werden können.
  • Ein derartiges Strukturieren einer Chipmatrix durch Trennfugen 126 zwischen dem Chipträger 102 kann ausgeführt werden durch Ätzen (z.B. Plasmaätzen), mechanisches Sägen, Laserschneiden oder ein beliebiges anderes geeignetes Verfahren zum Entfernen von Material des Chipträgers 102 zwischen den einzelnen Chips 120, um entsprechende Gräben 126 einer vorgegebenen Tiefe (die als die Tiefe 144 der Trennfugen 126 bezeichnet werden kann) in den Chipträger 120 hinein zu formen.
  • Die Tiefe 144 der Trennfugen 126 kann auch die Dicke der mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 festlegen.
  • Bedingt durch die Strukturierung des Chipträgers 102 mithilfe der Trennfugen 126 kann der Chip eine Seitenausdehnung aufweisen, die als die Breite 148 bezeichnet werden kann. Außerdem können die Trennfugen 126 infolge der Strukturierung des Chipträgers 102 mithilfe der Trennfugen 126 einen seitlichen Abstand zwischen beliebigen der Chips 120 ausbilden, der als der Abstand 150 bezeichnet werden kann, der sich seitlich zwischen zwei einzelnen Chip-Seitenwänden 124 erstreckt.
  • Jeder Chip 120 auf dem Chipträger 102 kann (infolge des Freilegens durch die Trennfugen 126) mindestens vier Seiten aufweisen, die als Seitenwände 124 der Chips 120 bezeichnet werden können. Außerdem kann jeder Chip 120 auf dem Chipträger 102 eine Seite aufweisen (die als die Oberseite 122 des Chips 120 bezeichnet werden kann), die von der ersten Hauptseite 104 des Chipträgers abgewandt sein kann und somit nicht in einem Körperkontakt mit der ersten Hauptseite 104 des Chipträgers 102 stehen kann.
  • Die mehreren Chips 120 können auf der ersten Hauptseite 104 des Chipträgers 102 gleichmäßig verteilt sein, aber es kann auch eine beliebige andere Verteilung der mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 geschaffen werden.
  • In verschiedenen Ausführungsformen können die mehreren Chips 120, die auf dem Chipträger 102 ausgebildet sind, monolithisch mit dem Chipträger 102 integriert sein, und sie können ausgebildet worden sein unter Verwendung einer herkömmlichen Frontend-Bearbeitung, die auf dem Chipträger 102 (der in diesem Falle ein Wafer 102 sein kann) ausgeführt wurde.
  • In verschiedenen Ausführungsformen können die mehreren Chips 120, die auf dem Chipträger 102 ausgebildet sind, vorgefertigt werden und können anschließend durch einen Ablage- und Aufnahmevorgang auf dem Chipträger 102 angebracht werden. Ferner kann die Positionierung der Chips 120 in einer Matrixstruktur auf dem Chipträger 102, z.B. in Zeilen und Spalten, alternativ in irgendeiner anderen regulären oder irregulären Struktur erfolgen.
  • Jeder Chip 120 von den mehreren Chips 120 kann eine Seite aufweisen, die als eine Rückseite des Chips (nicht dargestellt) bezeichnet werden kann, die in einem Körperkontakt mit dem Chipträger 102 ist.
  • Die mehreren Chips 120, die auf dem Chipträger 102 ausgebildet sind, und der Chipträger 102 können sich vertikal erstrecken, was durch eine vertikale Ausdehnung (die als die Dicke 138 der mehreren Chips 120, die auf dem Chipträger 102 ausgebildet sind, und des Chipträgers 102 bezeichnet wird) zwischen der zweiten Hauptseite 104 des Chipträgers 102 und der Oberseite 122 der Chips 120 festgelegt werden kann.
  • Die mehreren Chips 120 können als ein Halbleitergebilde ausgeformt sein, das so ausgebildet sein kann, dass es ein oder mehrere elektronische Bauelemente oder einen beliebigen Typ einer integrierten Schaltung oder irgendein anderes geeignetes elektronisches Bauelement oder Halbleitergebilde aufweisen kann. Die mehreren Chips 120 können ein Leistungshalbleiterbauelement aufweisen, wobei das Leistungshalbleiterbauelement mindestens ein Leistungshalbleiterbauelement aus der Gruppe aufweisen kann, die aus dem Folgenden besteht: ein Leistungstransistor, z.B. ein Leistungs-Feldeffekttransistor (z.B. ein Leistungs-Metalloxidhalbleiter(MOS)-Feldeffekttransistor), ein bipolarer Leistungstransistor, ein bipolarer Leistungstransistor mit isoliertem Gate (IGBT), ein Thyristor, ein MOS-gesteuerter Thyristor, ein gesteuerter Silizium-Gleichrichter, eine Leistungs-Schottkydiode, eine Siliziumkarbid-Diode, ein Galliumnitrid-Bauelement und/oder ein Halbleiter-Logikbauelement, wobei das Halbleiter-Logikbauelement oder Speicherbauelement mindestens ein Halbleiter-Logikbauelement oder Speicherbauelement aus der Gruppe aufweisen kann, die aus dem Folgenden besteht: eine anwendungsspezifische integrierte Schaltung (ASIC), ein Treiber, ein Steuerglied, z.B. ein Logiksteuertransistor, ein Sensor.
  • Das Kapselungsmaterial 110 kann auf einer vorgefertigten Anordnung ausgebildet sein, wobei die vorgefertigte Anordnung durch den Chipträger 102 und die mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 ausgebildet sein kann. Das Kapselungsmaterial 110 kann mindestens zum Teil die mehreren Chips 120, die auf der ersten Hauptseite 104 des Chipträgers 102 vorgesehen sein können, den Chipträger 102 sowie die Seitenwände 108 des Chipträgers 102 abdecken.
  • Das Kapselungsmaterial 110 kann mindestens zum Teil die Trennfugen 126 zwischen den mehreren Chips 120, die auf oder in dem Chipträger 102 ausgebildet sind, abdecken.
  • Das Kapselungsmaterial 110 kann eine Seite (die als die Oberseite 112 des Kapselungsmaterials 110 bezeichnet werden kann) aufweisen, die gegenüber der zweiten Hauptseite 106 des Chipträgers 102 liegen und keinen Körperkontakt mit dem Chipträger 102 aufweisen kann.
  • Das Kapselungsmaterial 110 kann eine Seite (die als die innere Rückseite 114 des Kapselungsmaterials 110 bezeichnet werden kann) aufweisen, die in einem direkten Körperkontakt mit der Oberseite 122 des Chips 120, der ersten Hauptseite 104 des Chipträgers 102 und den Seitenwänden 124 der Chips 120 stehen kann.
  • Das Kapselungsmaterial 110 kann eine Seite (die als die innere(n) Seitenwand(wände) 118 des Kapselungsmaterials 110 bezeichnet werden kann) aufweisen, die in einem direkten Körperkontakt mit der(den) Seitenwand(wänden) 108 des Chipträgers 102 stehen kann.
  • Das Kapselungsmaterial 110 kann eine Seite (die als die äußere(n) Seitenwand(wände) 116 des Kapselungsmaterials 110 bezeichnet werden kann) aufweisen, die gegenüber von der(den) Seitenwand(wänden) 108 des Chipträgers 102 liegen kann, und die äußere(n) Seitenwand(wände) 116 kann(können) keinen Körperkontakt mit dem Chipträger 102 haben.
  • Beim Formieren des Kapselungsmaterials 110 auf den mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 kann eine Schicht mit einer vertikalen Ausdehnung des Kapselungsmaterials 110 ausgebildet werden, die als die obere Dicke 146 des Kapselungsmaterials 110 bezeichnet werden kann. Die obere Dicke 146 kann als die vertikale Ausdehnung zwischen der Oberseite 112 des Kapselungsmaterials 110 und der Oberseite der mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 festgelegt werden.
  • Das Kapselungsmaterial 110 kann so ausgebildet sein, dass das Kapselungsmaterial 110 die Form des Chipträgers 102 deckungsgleich einkapselt, wobei die seitliche Ausdehnung des Kapselungsmaterials 110 größer als die seitliche Ausdehnung des Chipträgers 102 ist. Das Kapselungsmaterial 110 kann wegen der mindestens teilweisen Einkapselung der Seitenwand(wände) 108 des Chipträgers 102 einen überstehenden Umfang um den Chipträger 102 herum ausbilden. Das Kapselungsmaterial 110 kann sich mindestens zum Teil von der (den) Seitenwand(wänden) 108 des Chipträgers 102 aus mit einer Dicke erstrecken, die in einem Bereich von circa 100 µm bis circa 3 mm, z.B. circa 400 µm bis circa 1 mm, liegen kann. Diese seitliche Ausdehnung (oder Dicke) des Kapselungsmaterials 110 von der(den) Seitenwand(wänden) 108 des Chipträgers 102 aus kann als die seitliche Dicke 136 bezeichnet werden.
  • Das Kapselungsmaterial 110 kann aus mindestens einem der folgenden Materialien ausgebildet werden: Polyesterharz, Vinylesterharz, Kunstharz, Fiberglas, Epoxid, Polymer, Silikon, Polyimid, Thermoplast und/oder ein beliebiges anderes Kapselungsmaterial und/oder Kombinationen von beliebigen der erwähnten Materialien. Das Kapselungsmaterial 104 kann aus einer Kombination der genannten Materialien ausgebildet sein.
  • Wegen der unterschiedlichen Materialien, die zum Ausbilden des Chipträgers 102 und des Kapselungsmaterials 110 verwendet werden können, können die Materialen unterschiedliche optische Farben aufweisen. Das Kapselungsmaterial 108 kann so ausgebildet sein, dass es zusätzliche Pigmente aufweist, oder es kann durch seine Verbindungen beim Ausformen des Kapselungsmaterials 110 angefärbt werden, um den unterschiedlichen optischen Eindruck zwischen dem Material des Chipträgers 102 und dem Kapselungsmaterial 110 zu verstärken. In einer Ausführungsform kann das Kapselungsmaterial 108 eine dunkle Färbung aufweisen, zum Beispiel kann die Kapselung mindestens eine Farbe von den Farben schwarz, grau, braun und dergleichen aufweisen, ist aber nicht darauf beschränkt. Es kann eine beliebige andere geeignete Farbe für das Kapselungsmaterial 110 verwendet werden, um einen erkennbaren „Farb“-Unterschied zu erzeugen. Die unterschiedlichen Farben des Kapselungsmaterials 110 und des Chipträgers 102 können so ausgewählt werden, dass ein optischer Kontrast zwischen dem Kapselungsmaterial 110 und dem Chipträger 102 vergrößert wird. Die unterschiedliche Färbung kann so ausgebildet sein, dass ein optischer Kontrast vergrößert wird, der ein Erkennen einer Chipträgereinkerbung durch einen optischen Detektor verbessern kann. Der optische Kontrast zwischen dem Kapselungsmaterial 110 und dem Chipträger 102 kann bereitgestellt werden, um eine Chipträgereinkerbung zu erkennen, die während einer nachfolgenden Bearbeitung der Chipträgeranordnung 100 als eine Ausrichtungsmaske und/oder Lagemarkierung verwendet werden kann. Das Erkennen der Chipträgereinkerbung durch einen Chipträgereinkerbungs-Lagedetektor wird nachfolgend ausführlicher beschrieben.
  • Das Kapselungsmaterial 110 kann auf den Chipträger 102 durch mindestens eines der folgenden Verfahren aufgebracht werden: Pressformung, Spritzpressformung und/oder Spritzgießformung.
  • 2 zeigt eine Unteransicht einer Anordnung 200, die auf der Anordnung 100 gemäß obiger Beschreibung basieren kann. Die Anordnung 200 kann die gleichen Merkmale und Funktionalitäten wie die Anordnung 100 in 1 aufweisen, wie oben bereits beschrieben wurde. Die Anordnung 200 kann aufweisen: mindestens einen Chipträger 102 mit mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 (in 2 nicht dargestellt), Kapselungsmaterial 110, das die Seitenwand(wände) 108 des Chipträgers 102 und die erste Hauptseite 104 mindestens zum Teil einkapselt, wo der Chipträger 102 die mehreren Chips 120 aufweisen kann, und eine Chipträgereinkerbung 202, wobei der Außenumfang des Kapselungsmaterials 110 frei von einem Einschnitt, z.B. einem Justierungsmarkierungseinschnitt und/oder Ausrichtungsmarkierungseinschnitt, ist. Mit anderen Worten, in dem Kapselungsmaterial 110 ist kein Einschnitt ausgebildet, aber in dem Chipträger 102 selbst ist ein Einschnitt (z.B. die Chipträgereinkerbung 202) ausgebildet, und der Einschnitt ist mindestens zum Teil (z.B. konform) mit Kapselungsmaterial 110 ausgefüllt.
  • Somit kann eine Chipträgereinkerbung 202 in den Chipträger 102 hinein geformt sein. Die Chipträgereinkerbung 202 kann so ausgebildet sein, dass sie sich mindestens zum Teil von der Seitenwand 108 des Chipträgers 102 aus in den Körper des Chipträgers 102 hinein erstreckt. Die Chipträgereinkerbung 202 kann so ausgebildet sein, dass sie sich mindestens zum Teil von der ersten Hauptseite 104 des Chipträgers 102 durch den gesamten Chipträger 102 hindurch bis zur zweiten Hauptseite 106 hin erstreckt.
  • Das Ausformen der Chipträgereinkerbung 202 in den Chipträger 202 hinein kann eine Seite ausbilden, die als die Seitenwand(wände) 204 der Einschnitt-Chipträgereinkerbung 202 bezeichnet werden kann.
  • Die Chipträgereinkerbung 202 kann in einer beliebigen Vieleckform ausgebildet sein. Somit kann die Anzahl der Seitenwände 204 von der Form der Chipträgereinkerbung 202 abhängen.
  • Das Ausformen der Chipträgereinkerbung 202 in den Chipträger 202 hinein kann eine seitliche Ausdehnung ausbilden, die als die Breite 206 der Chipträgereinkerbung 202 bezeichnet werden kann.
  • Das Ausformen der Chipträgereinkerbung 202 in den Chipträger 202 hinein kann eine vertikale Ausdehnung ausbilden, die als die Tiefe 208 der Chipträgereinkerbung 202 bezeichnet werden kann.
  • In 2 ist die Chipträgereinkerbung 202 als eine halbkreisförmige Chipträgereinkerbung 202 dargestellt, die so ausgebildet sein kann, dass sie sich von der Seitenwand 106 des Chipträgers 102 aus in den Chipträger 102 hinein erstrecken kann und dass sie sich von der ersten Hauptseite 104 des Chipträgers 102 aus durch den gesamten Chipträger 102 hindurch bis zur zweiten Hauptseite 106 des Chipträgers 102 hin erstrecken kann, sie sollte aber nicht darauf beschränkt sein. Die Chipträgereinkerbung 202 kann weitgehend frei von Chipträgermaterial sein. Die Chipträgereinkerbung 202 kann in einer beliebigen Vieleckform, wie z.B. in einer kreisförmigen, dreieckigen, trapezförmigen, rechteckigen, ellipsenförmigen, grabenartigen oder einer beliebigen anderen geeigneten Vieleckform, ausgebildet sein. Der Einfachheit halber wird in der nachfolgenden Beschreibung der Fall einer kreisförmigen Chipträgereinkerbung 202 erörtert.
  • Die Größe der Chipträgereinkerbung 202 kann gewählt werden mittels einer beliebigen optisch erkennbaren Größe (Bereich, Anteil), einerseits mit Hinblick auf eine Lage, in der z.B. die mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 nicht negativ beeinflusst werden können, und andererseits auf eine Lage, die einen Chipträgereinkerbungs-Lagedetektor ermöglichen kann, der ausgelegt sein kann, optisch die Lage der Chipträgereinkerbung 202 zu erkennen. Der Chipträgereinkerbungs-Lagedetektor wird nachfolgend beschrieben.
  • Die Chipträgereinkerbung 202 kann ausgebildet werden durch mechanisches Sägen, Laserschneiden, Ätzen und/oder ein beliebiges anderes geeignetes Verfahren zum Formen einer derartigen Chipträgereinkerbung 202 in den Chipträger 102 hinein.
  • Die Chipträgereinkerbung 202 kann an einer beliebigen Stelle in den Umfang des Chipträgers 102 hinein geformt werden, unter Berücksichtigung dessen, dass eine negative Beeinflussung der mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 zu vermeiden ist. In verschiedenen Ausführungsformen kann die Chipträgereinkerbung 202 an einer Stelle in den Umfang hinein geformt werden, wo auf der ersten Hauptseite 104 des Chipträgers 102 keine Chips ausgebildet werden können.
  • In verschiedenen Ausführungsformen kann im Unterschied zu 3, die mehrere Beispiele für unterschiedliche Formen für jeweils (genau) eine Chipträgereinkerbung 202 in jedem Chipträger 102 zeigt, mehr als eine Chipträgereinkerbung 202 an verschiedenen Stellen in den Umfang des entsprechenden Chipträgers 102 hinein geformt sein, die sich von der(den) Seitenwand(wänden) 108 des Chipträgers 102 aus in den Chipträger 102 hinein erstreckt. Mehrere Chipträgereinkerbungen 202 können in den Umfang des Chipträgers 102 hinein geformt sein, die sich von der (den) Seitenwand (wänden) 108 des Chipträgers 102 aus in den Chipträger 102 hinein erstrecken. Die Zahl der Chipträgereinkerbungen 202 kann mit Hinblick darauf ausgewählt werden, einem zusätzlichen Bedarf an Positionierungs- und/oder Ausrichtungsmarkierungen bei der Bearbeitung der Anordnung 200 zu entsprechen.
  • Das Kapselungsmaterial 110 kann ausgebildet sein, mindestens zum Teil die Chipträgereinkerbung 202 einzukapseln (und z.B. auszufüllen), sodass das Kapselungsmaterial 110 die Chipträgereinkerbung 202 zum Teil oder vollständig ausfüllen kann. In verschiedenen Ausführungsformen kann die Chipträgereinkerbung 202 durch das Kapselungsmaterial 110 vollständig ausgefüllt werden.
  • Das Kapselungsmaterial 110 kann in Übereinstimmung mit der Form des mindestens teilweise eingekapselten Chipträgers 102 ohne eine Chipträgereinkerbung 202 ausgebildet sein.
  • Das Kapselungsmaterial 110 kann so ausgebildet sein, dass es eine andere Farbe im Vergleich zu dem Material des Chipträgers 102 aufweist. Entweder kann das Kapselungsmaterial 110 so ausgebildet sein, dass es eine dunklere Farbe im Vergleich zu dem Material des Chipträgers 102 aufweist, oder das Kapselungsmaterial 110 kann so ausgebildet sein, dass es eine hellere Farbe im Vergleich zu dem Material des Chipträgers 102 aufweist. Der Kontrast zwischen den beiden Materialien, dem Kapselungsmaterial 110 und dem Material des Chipträgers 102, kann durch Mittel zum Ausbildung eines optimierten Kontrastes zwischen dem Kapselungsmaterial 110 und dem Material des Chipträgers 102 ausgewählt werden. In verschiedenen Ausführungsformen kann das Kapselungsmaterial 110 einen im Wesentlichen schwarzen Farbton und das Material des Chipträgers 102 einen metallisch glänzenden Farbton aufweisen.
  • Der Kontrast zwischen dem Kapselungsmaterial 110 und dem Material des Chipträgers 102 kann die optische Erkennbarkeit durch einen Chipträgereinkerbungs-Lagedetektor verbessern, der verwendet werden kann, die Chipträgereinkerbung 202 zu erkennen, die mindestens zum Teil durch das Kapselungsmaterial 110 aufgefüllt sein kann. Der Chipträgereinkerbungs-Lagedetektor wird nachfolgend ausführlicher beschrieben.
  • 3 zeigt eine Unteransicht verschiedener Ausführungsformen von verschiedenartigen Formen der Chipträgereinkerbung 202 gemäß der Anordnung 200 entsprechend der obigen Beschreibung.
  • Die Ausführungsformen gemäß der Anordnung 200 sind nicht auf die dargestellten Formen der Chipträgereinkerbung 202 beschränkt. Die Chipträgereinkerbung 202 kann in einer beliebigen Vieleckform, wie z.B. in einer kreisförmigen, dreieckigen, trapezförmigen, rechteckigen, ellipsenförmigen, grabenartigen oder einer beliebigen anderen geeigneten Vieleckform, ausgebildet sein.
  • In 3 sind die Formenbeispiele der Chipträgereinkerbung 202 dargestellt, die dreieckig, ellipsenförmig, kreisförmig, sechseckig, quadratisch, rechteckig, in einer Kombination aus einem Rechteck und einem Kreis, achteckig, trapezförmig, grabenartig, fünfeckig und in einer Kombination aus zwei Kreisen und einem Rechteck ausgebildet sind.
  • Es kann auch eine beliebige andere geeignete Vieleckform in den Chipträger 102 hinein geformt sein, um als die mindestens eine Chipträgereinkerbung 202 zu dienen, die als eine Ausrichtungs- und/oder Lagemarkierung während der nachfolgenden Fertigungsprozesse verwendet wird.
  • In 3 ist außerdem dargestellt, dass eine beliebige Vieleckform ausgebildet sein kann, wobei die Form der Chipträgereinkerbung 202 in einer beliebigen Ausrichtung in den Chipträger 102 hinein geformt sein kann, um als mindestens eine Chipträgereinkerbung 202 zu dienen, die als eine Ausrichtungs- und/oder Lagemarkierung während der nachfolgenden Fertigungsprozesse verwendet wird.
  • 4 zeigt eine Unteransicht einer Anordnung 400, die auf der Anordnung 100 und der Anordnung 200 gemäß obiger Beschreibung basieren kann. Die Anordnung 400 kann die gleichen Merkmale und Funktionalitäten wie die Anordnung 100 von 1 und die Anordnung 200 von 2 und 3 aufweisen, wie oben bereits beschrieben wurde. Die Anordnung 400 kann mindestens aufweisen: einen Chipträger 102 mit mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 (in 4 nicht dargestellt), Kapselungsmaterial 110, das die Seitenwand(wände) 108 des Chipträgers 102 und die erste Hauptseite 104, auf welcher der Chipträger 102 mehrere Chips 120 aufweisen kann (in 4 nicht dargestellt), mindestens zum Teil einkapselt, eine Chipträgereinkerbung 202, und einen Einschnitt 402.
  • Der Einschnitt 402 kann mindestens zum Teil in das Kapselungsmaterial 110 hinein geformt sein, das entsprechend der Anordnung 200 ausgebildet sein kann. Der Einschnitt 402 kann so ausgebildet sein, dass er sich von der(den) äußeren Seitenwand(wänden) 116 des Kapselungsmaterials 110 aus mindestens in das Kapselungsmaterial hinein erstreckt.
  • In noch einer weiteren Ausführungsform kann der Einschnitt 402 mindestens zum Teil in das Kapselungsmaterial 110 und den Chipträger 102 hinein geformt sein, der entsprechend der Anordnung 200 ausgebildet sein kann. Der Einschnitt 402 kann so ausgebildet sein, dass er sich von der(den) äußeren Seitenwand(wänden) 116 des Kapselungsmaterials 110 aus mindestens in das Kapselungsmaterial hinein und mindestens in den Chipträger 102 hinein erstreckt.
  • In einer weiteren Ausführungsform kann der Einschnitt 402 mindestens zum Teil in das Kapselungsmaterial 110 hinein geformt sein, das entsprechend der Anordnung 200 ausgebildet sein kann. Der Einschnitt 402 kann so ausgebildet sein, dass er sich von der(den) äußeren Seitenwand(wänden) 116 des Kapselungsmaterials 110 aus mindestens in das Kapselungsmaterial hinein bis zum Chipträger 102 hin erstreckt.
  • Der Einschnitt 402 kann sich mindestens zum Teil von der Oberseite 112 des Kapselungsmaterials 110 aus bis mindestens zum Teil zur zweiten Hauptseite 106 des Chipträgers 102 hin erstrecken. Der Einschnitt 402 kann weitgehend frei von Kapselungsmaterial 110 und von Material des Chipträgers 102 sein.
  • Das Formieren des Einschnitts 402 mindestens in das Kapselungsmaterial 110 und/oder den Chipträger 102 hinein kann eine Seite ausbilden, die als die Seitenwand(wände) 404 des Einschnitts 402 bezeichnet werden kann.
  • Das Formieren des Einschnitts 402 mindestens in das Kapselungsmaterial 110 und/oder den Chipträger 102 hinein kann eine seitliche Ausdehnung ausbilden, die als die Breite 406 des Einschnitts 402 bezeichnet werden kann.
  • Das Formieren des Einschnitts 402 mindestens in das Kapselungsmaterial 110 und/oder den Chipträger 102 hinein kann eine vertikale Ausdehnung ausbilden, die als die Tiefe 408 des Einschnitts 402 bezeichnet werden kann.
  • Die dargestellten Ausführungsbeispiele gemäß der Anordnung 200 sind nicht auf die dargestellten Formen der Chipträgereinkerbung 202 beschränkt. Die Chipträgereinkerbung 202 kann in einer beliebigen Vieleckform, wie z.B. in einer kreisförmigen, dreieckigen, trapezförmigen, rechteckigen, ellipsenförmigen, grabenartigen und einer beliebigen anderen geeigneten Vieleckform, ausgebildet sein.
  • In 4 ist als Beispiel eine halbkreisähnliche Form des Einschnitts 402 dargestellt, der aber nicht auf diese Form beschränkt ist. Der Einschnitt 402 kann in einer beliebigen Vieleckform, wie z.B. in einer dreieckigen, ellipsenförmigen, kreisförmigen, sechseckigen, quadratischen, rechteckigen, Kombination aus einem Rechteck und einem Kreis, achteckigen, trapezförmigen, grabenartigen, fünfeckigen, in einer Kombination aus zwei Kreisen und einem Rechteck und in einer beliebigen anderen geeigneten Vieleckform, ausgebildet sein.
  • Außerdem kann eine beliebige andere geeignete Vieleckform mindestens in das Kapselungsmaterial 110 und/oder den Chipträger 102 hinein geformt sein, um als der mindestens eine Einschnitt 402 zu dienen, der als eine Ausrichtungs- und/oder Lagemarkierung während der nachfolgenden Fertigungsprozesse verwendet wird.
  • Obwohl in 4 nur ein Einschnitt 402 dargestellt ist, kann auch mehr als ein Einschnitt 402 in mindestens das Kapselungsmaterial 110 und/oder den Chipträger 102 hinein geformt sein.
  • In einer weiteren Ausführungsform können mehrere Einschnitte 402 mindestens in das Kapselungsmaterial 110 und/oder den Chipträger 102 hinein geformt sein.
  • Obwohl in 4 dargestellt ist, dass der Einschnitt 402 in die Chipträgereinkerbung 202 hinein geformt ist, kann der Einschnitt 402 an einer beliebigen Stelle in den Umfang der Anordnung 400 hinein geformt sein, wobei sich der Einschnitt 402 von der(den) äußeren Seitenwand(wänden) 116 des Kapselungsmaterials 110 aus mindestens zum Teil in das Kapselungsmaterial 110 und/oder den Chipträger 102 hinein erstrecken kann. In verschiedenen Ausführungsformen an einer Stelle, wo die mehreren Chips 120 auf der ersten Hauptseite 104 des Chipträgers 102 nicht negativ beeinflusst werden können.
  • In dem Fall, dass sich der Einschnitt 402 durch die gesamte Anordnung 400 hindurch erstrecken kann, kann ein optischer Kontrast zwischen dem Chipträger und dem Kapselungsmaterial 110 nicht mehr zu erkennen sein. Deshalb kann der Kontrast durch einen darunterliegenden, entgegengesetzt gefärbten Träger der Anordnung 400 erzeugt werden. Die Farbe der darunterliegenden gefärbten Schicht kann mittels Ausbildung eines optimierten Kontrastes zwischen dem Kapselungsmaterial 110 und dem Material des Chipträgers 102 ausgewählt werden. Die Auswahl kann ähnlich zur Auswahl der Farbe für das Kapselungsmaterial 110 und der Farbe für das Material des Chipträgers 102 sein, wie oben erwähnt wurde.
  • 5 zeigt eine Querschnittsansicht einer Anordnung 500, die auf der Anordnung 100, der Anordnung 200 und der Anordnung 400 gemäß obiger Beschreibung basieren kann, wobei die Anordnung 500 von 5 eine Anordnung zeigt, die auf den Anordnungen 100, 200 und/oder 400 nach einem (Rückseiten)-Dickenreduktionsvorgang von irgendeiner der Anordnungen 100, 200 und/oder 400 basiert. Die Anordnung 500 kann mindestens die gleichen Merkmale und Funktionalitäten wie die Anordnung 100 von 1, die Anordnung 200 von 2 und 3 und/oder die Anordnung 400 von 4 aufweisen, wie oben bereits beschrieben wurde. Die Anordnung 500 kann mindestens aufweisen: mehrere Chips 120, ein Kapselungsmaterial 110, das die Seitenwand(wände) 124 der mehreren Chips 120, die Oberseite 122 der mehreren Chips und die Lücken (zuvor die Trennfugen 126) zwischen den einzelnen Chips 120 mindestens zum Teil einkapselt, eine Chipträgereinkerbung 202, und/oder einen Einschnitt 402.
  • Danach kann eine der Anordnungen 100, 200 und/oder 400 von der zweiten Hauptseite 104 des Chipträgers 102 aus so dickenreduziert werden, dass der gesamte Chipträger im Wesentlichen frei von Chipträgermaterial sein kann (oder mit anderen Worten, das komplette Chipträgermaterial, dargestellt durch die Dicke 142 des Chipträgers 102, wird aus einer beliebigen der Anordnungen 100, 200 und/oder 400 entfernt). Die mehreren Chips 102 werden jedoch noch mithilfe des Kapselungsmaterials 110 zusammengehalten, das gewissermaßen als ein Hilfsträger dient.
  • Die mehreren Chips 120 können zu Einzelchips 120 geschnitten werden, wobei ein beliebiger Einzelchip 120 mindestens auf seiner Oberseite 122 der Chips 120 und an mindestens einer Seitenwand 124 der Chips 120 durch das Kapselungsmaterial 110 gekapselt werden kann.
  • Das Dickenreduktion von mindestens einer der Anordnungen 100, 200 und/oder 400 kann eine Seite an den mehreren Chips 120 ausbilden, die als eine Rückseite 502 der mehreren Chips 120 bezeichnet werden kann.
  • Die Rückseite 502 der mehreren Chips 120 kann infolge des Dickenreduktionsvorgangs weitgehend frei von irgendeinem Kapselungsmaterial 110 und/oder Material des Chipträgers 102 sein.
  • Die Anordnung der mehreren Chips 120 in dem Kapselungsmaterial kann eine seitliche Ausdehnung ausbilden, die als eine Distanz 504 der Anordnung 500 bezeichnet werden kann.
  • Die Anordnung der mehreren Chips 120 in dem Kapselungsmaterial kann eine vertikale Ausdehnung ausbilden, die als eine Distanz 506 der Anordnung 500 bezeichnet werden kann.
  • Die Anordnung 500 kann für ein nachfolgendes Zerschneiden des Kapselungsmaterials 110 zum Ausbilden von Einzelchips 120 vorgesehen sein.
  • 6 zeigt eine Querschnittsansicht einer Bearbeitungsanordnung 600 gemäß einer Ausführungsform. In die Bearbeitungsanordnung 600 kann mindestens der Chipträger 102 eingesetzt worden sein, der die mehreren Chips 120 tragen kann, wobei der Chipträger 102 die Chipträgereinkerbung 202 und/oder einen Einschnitt 402 aufweist. Die Bearbeitungsanordnung 600 weist einen Chipträgereinkerbungs-Lagedetektor (der als der Chipträgereinkerbungs-Lagedetektor 602 bezeichnet werden kann) auf, der eingerichtet sein kann, die Lage der Chipträgereinkerbung 202 und/oder des Einschnitts 402 zu erkennen.
  • Die Bearbeitungsanordnung 600 kann mindestens eine Trägerkonstruktion 606 aufweisen, wobei die Trägerkonstruktion 604 mindestens einen Träger 606 aufweisen kann, der das Tragen von mindestens einer der Anordnungen 100, 200, 400 und/oder 500 ermöglichen kann und der ermöglichen kann, mindestens eine der Anordnungen 100, 200, 400 und/oder 500 vor dem Chipträgereinkerbungs-Lagedetektor 602 zu drehen.
  • Der Träger 606 kann mindestens eine der Anordnungen 100, 200, 400 und/oder 500 festhalten. Der Träger 606 kann mindestens eine der Anordnungen 100, 200, 400 und/oder 500 auf der Oberseite 112 des Kapselungsmaterials 110 so festhalten, dass die zweite Hauptseite 106 des Chipträgers 102 nicht in einem Körperkontakt mit dem drehbaren Anordnungsträger 606 sein kann. Die Trägerkonstruktion 604 kann mindestens einen Chipträgereinkerbungs-Lagedetektor 602 aufweisen, ist aber nicht auf diese Zahl beschränkt. Außerdem kann mehr als ein Chipträgereinkerbungs-Lagedetektor 602 in der Trägerkonstruktion 604 ausgebildet sein. Die Trägerkonstruktion 604 kann mindestens mehrere Chipträgereinkerbungs-Lagedetektoren 602 aufweisen.
  • Der Chipträgereinkerbungs-Lagedetektor 602 kann so angeordnet sein, dass der Umfang von mindestens einer der Anordnungen 100, 200, 400 und/oder 500 durch den Chipträgereinkerbungs-Lagedetektor 602 optisch erkennbar sein kann. Der Chipträgereinkerbungs-Lagedetektor 602 kann Abmessungen aufweisen, die größer als die Chipträgereinkerbung 202 und/oder der Einschnitt 402 sein können. Mindestens eine der Anordnungen 100, 200, 400 und/oder 500 kann durch den Träger 606 vor dem Chipträgereinkerbungs-Lagedetektor 602 gedreht werden, wobei die zweite Hauptseite 106, 502 des Chipträgers 102 dem Chipträgereinkerbungs-Lagedetektor 602 gegenüberliegend ausgerichtet sein kann, und der Chipträgereinkerbungs-Lagedetektor 602 kann eingerichtet sein, die Chipträgereinkerbung 202 und/oder den Einschnitt 402 optisch zu erkennen.
  • Der Chipträgereinkerbungs-Lagedetektor 602 kann ausgebildet sein, die Lage entweder der Chipträgereinkerbung 202 oder der Chipträgereinkerbung 202 und des Einschnitts 402 mithilfe einer Lichtreflexion durch den Chipträger 102 zu erkennen.
  • Der Chipträgereinkerbungs-Lagedetektor 602 kann mindestens eine Kamera aufweisen, um die mindestens eine Lage von entweder der Chipträgereinkerbung 202 oder der Chipträgereinkerbung 202 und des Einschnitts 402 mithilfe einer Lichtreflexion durch den Chipträger 102 zu erkennen.
  • Der Chipträgereinkerbungs-Lagedetektor 602 kann mindestens eine zweidimensionale Abbildungsmatrix aufweisen, um die mindestens eine Lage von entweder der Chipträgereinkerbung 202 oder der Chipträgereinkerbung 202 und des Einschnitts 402 mithilfe einer Lichtreflexion durch den Chipträger 102 zu erkennen.
  • Die Bearbeitungsanordnung 600 kann mindestens den Träger 606 aufweisen, der mindestens eine der Anordnungen 100, 200, 400 und/oder 500 und einen Chipträgereinkerbungs-Lagedetektor 602 tragen kann, der eingerichtet sein kann, die mindestens eine Lage von entweder der Chipträgereinkerbung 202 oder der Chipträgereinkerbung 202 und des Einschnitts 402 zu erkennen, wobei der Chipträgereinkerbungs-Lagedetektor 602 einen Abbildungsmatrixprozessor aufweisen kann, der ein reflektiertes Bild von mindestens einem Teil des Chipträgers 102 verarbeiten kann.
  • 7 zeigt ein Blockdiagramm eines Verfahrensbeispiels 700 zum Ausbilden einer Anordnung 200 auf Basis der Merkmale und Funktionalitäten der Anordnung 200 gemäß der obigen Beschreibung in Übereinstimmung mit verschiedenen Ausführungsformen.
  • Der erste Schritt 702 des Verfahrensbeispiels 700 kann das Ausbilden mehrerer Chips auf einem Chipträger umfassen, wobei der Chipträger eine Chipträgereinkerbung aufweist.
  • Der zweite Schritt 704 des Verfahrensbeispiels 700 kann das Einkapseln des Chipträgers und das Ausfüllen der Chipträgereinkerbung mit Kapselungsmaterial umfassen, wobei der Außenumfang des Kapselungsmaterials frei von einem Einschnitt, z.B. frei von einem Justierungsmarkierungseinschnitt und/oder einem Ausrichtungsmarkierungseinschnitt, ist.
  • 8 zeigt ein Blockdiagramm eines Verfahrensbeispiels 800 zum Ausbilden einer Anordnung 400 auf Basis der Merkmale und Funktionalitäten der Anordnung 400 gemäß der obigen Beschreibung in Übereinstimmung mit verschiedenen Ausführungsformen.
  • Der erste Schritt 802 des Verfahrensbeispiels 800 kann das Einkapseln eines Chipträgers, der einen Chipträgereinkerbungsbereich aufweist, mit Kapselungsmaterial umfassen.
  • Der zweite Schritt 804 des Verfahrensbeispiels 800 kann das Ausbilden eines Einschnitts umfassen, der in einem Bereich angeordnet ist, der mindestens einen Teil des Chipträgereinkerbungsbereichs enthält, wobei der Einschnitt frei von Kapselungsmaterial ist.
  • Entsprechend einer Ausführungsform kann die Anordnung aufweisen: mehrere Chips, einen Chipträger, der mehrere Chips trägt, wobei der Chipträger eine Chipträgereinkerbung aufweist, ein Kapselungsmaterial, das den Chipträger einkapselt und die Chipträgereinkerbung ausfüllt, wobei der Außenumfang des Kapselungsmaterials frei von einem Einschnitt, z.B. frei von einem Justierungsmarkierungseinschnitt und/oder einem Ausrichtungsmarkierungseinschnitt, ist.
  • Gemäß einer Ausführungsform ist der Chipträger ein Wafer, und die mehreren Chips können monolithisch in den Chip integriert sein. Gemäß einer Ausführungsform kann der Chipträger ein eingebetteter Kapselungs-Chipträger sein. Gemäß einer Ausführungsform kann der Chipträger eine gedruckte Leiterplatte sein. Gemäß einer Ausführungsform kann der Chipträger eine Interposer-Struktur sein. Der Chipträger kann eine Vieleckform aufweisen. Das Kapselungsmaterial kann mindestens zum Teil eine erste Hauptseite und mindestens eine Seitenwand des Chipträgers abdecken. Außerdem kann das Kapselungsmaterial mindestens zum Teil eine zweite Hauptseite des Chipträgers abdecken, die der ersten Hauptseite des Chipträges gegenüberliegt. Gemäß einer Ausführungsform kann die seitliche Ausdehnung des Kapselungsmaterials größer als die seitliche Ausdehnung des Chipträgers sein.
  • Gemäß verschiedenen Ausführungsformen kann eine Anordnung aufweisen: einen Chipträger, der einen Chipträgereinkerbungsbereich aufweisen kann, ein Kapselungsmaterial, das den Chipträger einkapseln kann, und einen Einschnitt, der in einem Bereich angeordnet sein kann, der mindestens einen Teil des Chipträgereinkerbungsbereichs aufweisen kann, und wobei der Einschnitt frei von Kapselungsmaterial ist.
  • Der Chipträger kann ein Wafer sein, wobei die mehreren Chips monolithisch in den Chip integriert sein können. Der Chipträger kann ein eingebetteter Kapselungs-Chipträger sein. Ferner kann der Chipträger eine gedruckte Leiterplatte sein. Ferner kann der Chipträger eine Interposer-Struktur sein. Gemäß einer Ausführungsform kann der Chipträger eine Vieleckform aufweisen. Das Kapselungsmaterial kann mindestens zum Teil eine erste Hauptseite und mindestens eine Seitenwand des Chipträgers abdecken. Außerdem kann das Kapselungsmaterial mindestens zum Teil eine zweite Hauptseite des Chipträgers abdecken, die der ersten Hauptseite des Chipträgers gegenüberliegt. Die seitliche Ausdehnung des Kapselungsmaterials kann größer als die seitliche Ausdehnung des Chipträgers sein.
  • Gemäß verschiedenen Ausführungsformen kann eine Bearbeitungsanordnung aufweisen: einen Träger, der eingerichtet ist, einen Chipträger zu tragen, eine Anordnung, die mehrere Chips aufweisen kann, einen Chipträger, der die mehreren Chips trägt, wobei der Chipträger eine Chipträgereinkerbung aufweist, ein Kapselungsmaterial, das den Chipträger einkapselt und die Chipträgereinkerbung ausfüllt, wobei der Außenumfang des Kapselungsmaterials frei von einem Einschnitt (z.B. frei von einem Justierungsmarkierungseinschnitt und/oder einem Ausrichtungsmarkierungseinschnitt) ist, und einen Chipträgereinkerbungs-Lagedetektor, der eingerichtet ist, die Lage der Chipträgereinkerbung zu erkennen.
  • Gemäß einer Ausführungsform kann die Bearbeitungsanordnung einen Chipträgereinkerbungs-Lagedetektor aufweisen, wobei der Chipträgereinkerbungs-Lagedetektor eingerichtet ist, die Lage der Chipträgereinkerbung auf Basis von Licht zu erkennen, das durch den Chipträger reflektiert wird. Ferner kann der Chipträgereinkerbungs-Lagedetektor mindestens eine Kamera aufweisen. Gemäß einer Ausführungsform kann der Chipträgereinkerbungs-Lagedetektor eine zweidimensionale Abbildungsmatrix aufweisen. Die Verarbeitungsanordnung kann aufweisen: einen Träger, der eingerichtet ist, einen Chipträger zu tragen, eine Anordnung, die einen Chipträger aufweisen kann, der einen Chipträgereinkerbungsbereich aufweisen kann, Kapselungsmaterial, das den Chipträger einkapselt, einen Einschnitt, der in einem Bereich angeordnet ist, der mindestens einen Teil des Chipträgereinkerbungsbereichs enthält, wobei der Einschnitt frei von Kapselungsmaterial ist, und einen Chipträgereinkerbungs-Lagedetektor, der eingerichtet ist, die Lage des Einschnitts zu erkennen.
  • Gemäß einer Ausführungsform kann der Chipträgereinkerbungs-Lagedetektor eingerichtet sein, die Lage des Einschnittes auf Basis von Licht, das durch den Chipträger reflektiert wird, zu erkennen. Der Chipträgereinkerbungs-Lagedetektor kann mindestens eine Kamera aufweisen. Ferner kann der Chipträgereinkerbungs-Lagedetektor eine zweidimensionale Abbildungsmatrix aufweisen.
  • Gemäß einer Ausführungsform kann eine Bearbeitungsanordnung aufweisen: einen Träger, der eingerichtet ist, einen Chipträger zu tragen, einen Chipträger-Lagedetektor, der eingerichtet ist, die Lage der Chipträgereinkerbung zu erkennen, wobei der Chipträgereinkerbungs-Lagedetektor einen Abbildungsmatrixprozessor aufweisen kann, der ein reflektiertes Bild von mindestens einem Teil des Wafers verarbeitet.
  • Verschiedene Ausführungsformen können ein Verfahren zur Herstellung einer Anordnung bereitstellen, wobei das Verfahren enthalten kann: Ausbilden von mehreren Chips auf einem Chipträger, wobei der Chipträger eine Chipträgereinkerbung aufweist, und Einkapseln des Chipträgers sowie Ausfüllen der Chipträgereinkerbung mit Kapselungsmaterial, wobei der Außenumfang des Kapselungsmaterials frei von einem Einschnitt, z.B. von einem Justierungsmarkierungseinschnitt und/oder einem Ausrichtungsmarkierungseinschnitt, ist.
  • Der Chipträger kann ein Wafer sein, und die mehreren Chips können monolithisch in den Chip integriert sein. Der Chipträger kann auch ein eingebetteter Kapselungs-Chipträger sein. Außerdem kann der Chipträger eine gedruckte Leiterplatte oder eine Interposer-Struktur sein. Ferner kann der Chipträger eine Vieleckform aufweisen. Verschiedene Ausführungsformen können das Verfahren zur Herstellung einer Anordnung bereitstellen, wobei das Kapselungsmaterial ausgebildet ist, mindestens zum Teil eine erste Hauptseite und mindestens eine Seitenwand des Chipträgers abzudecken. Das Kapselungsmaterial kann ausgebildet sein, mindestens zum Teil eine zweite Hauptseite des Chipträgers abzudecken, die der ersten Hauptseite des Chipträgers gegenüberliegt. Die seitliche Ausdehnung des Kapselungsmaterials kann ausgebildet sein, größer als die seitliche Ausdehnung des Chipträgers zu sein.
  • Das Einkapseln des Chipträgers und das Ausfüllen der Chipträgereinkerbung mit Kapselungsmaterial können mittels Kapselung, z.B. Formung, z.B. Pressformung, Spritzpressformung oder Spritzgießformung, ausgeführt werden. Außerdem können das Einkapseln des Chipträgers und das Ausfüllen der Chipträgereinkerbung mit Kapselungsmaterial mithilfe des Spritzpressformens ausgeführt werden.
  • Verschiedene Ausführungsformen können ein Verfahren zur Herstellung einer Anordnung bereitstellen. Das Verfahren kann enthalten: Einkapseln eines Chipträgers, der einen Chipträgereinkerbungsbereich aufweist, mit Kapselungsmaterial und Ausbilden eines Einschnitts, der in einem Bereich angeordnet ist, der mindestens einen Teil des Chipträgereinkerbungsbereichs aufweist, wobei der Einschnitt frei von Einkapselungsmaterial ist.
  • Der Chipträger kann ein Wafer sein, und die mehreren Chips können monolithisch in den Chip integriert sein. In verschiedenen Ausführungsformen kann der Chipträger auch ein eingebetteter Kapselungs-Chipträger sein. Als eine Alternative kann der Chipträger eine gedruckte Leiterplatte oder eine Interposer-Struktur sein. Der Chipträger kann eine Vieleckform aufweisen. Das Kapselungsmaterial kann ausgebildet sein, mindestens zum Teil eine erste Hauptseite und mindestens eine Seitenwand des Chipträgers abzudecken. Außerdem kann das Kapselungsmaterial ausgebildet sein, mindestens zum Teil eine zweite Hauptseite des Chipträgers abzudecken, die der ersten Hauptseite des Chipträgers gegenüberliegt. Die seitliche Ausdehnung des Kapselungsmaterials kann ausgebildet sein, größer als die seitliche Ausdehnung des Chipträgers zu sein. Ferner kann das Einkapseln eines Chipträgers, der einen Chipträgereinkerbungsbereich aufweist, mit Kapselungsmaterial mittels Kapselung, z.B. Formung, z.B. Pressformung, Spritzpressformung oder Spritzgießformung, ausgeführt werden. Das Einkapseln des Chipträgers, der einen Chipträgereinkerbungsbereich aufweist, mit Kapselungsmaterial kann auch mithilfe des Spritzpressformens ausgeführt werden.

Claims (26)

  1. Anordnung (100) mit: mehreren Chips (120), einem Chipträger (102), der die mehreren Chips (120) trägt, wobei der Chipträger (102) eine erste Hauptseite (104), eine zweite Hauptseite (106), eine Seitenwand (108) und eine Chipträgereinkerbung (202) aufweist, wobei die Chipträgereinkerbung sich von der Seitenwand (108) aus in den Chipträger (102) und von der ersten Hauptseite (104) durch den gesamten Chipträger (102) bis zur zweiten Hauptseite (106) erstreckt, und Kapselungsmaterial (110), das den Chipträger (102) einkapselt und die Chipträgereinkerbung (202) ausfüllt, wobei der Außenumfang des Kapselungsmaterials (110) frei von einem Einschnitt ist.
  2. Anordnung (100) nach Anspruch 1, wobei der Außenumfang des Kapselungsmaterials (110) frei von einem Justierungsmarkierungseinschnitt ist.
  3. Anordnung (100) nach Anspruch 1 oder 2, wobei der Chipträger (102) ein Wafer ist, wobei die mehreren Chips (120) monolithisch in den Wafer integriert sind.
  4. Anordnung (100) nach einem der Ansprüche 1 oder 2, wobei der Chipträger (102) ein eingebetteter Kapselungs-Chipträger ist; oder wobei der Chipträger (102) eine gedruckte Leiterplatte ist; oder wobei der Chipträger (102) eine Interposer-Struktur ist.
  5. Anordnung (100) nach einem der Ansprüche 1 bis 4, wobei der Chipträger (102) eine Vieleckform aufweist.
  6. Anordnung (100) nach einem der Ansprüche 1 bis 5, wobei das Kapselungsmaterial (110) mindestens zum Teil eine erste Hauptseite und mindestens eine Seitenwand des Chipträgers (102) abdeckt.
  7. Anordnung (100) nach Anspruch 6, wobei das Kapselungsmaterial (110) mindestens zum Teil eine zweite Hauptseite des Chipträgers (102) abdeckt, die der ersten Hauptseite des Chipträgers (102) gegenüberliegt.
  8. Anordnung (100) nach einem der Ansprüche 1 bis 7, wobei die seitliche Ausdehnung des Kapselungsmaterials (110) größer als die seitliche Ausdehnung des Chipträgers (102) ist.
  9. Anordnung (100) mit: einem Chipträger (102), der einen Chipträgereinkerbungsbereich aufweist, Kapselungsmaterial (110), das den Chipträger (102) einkapselt und eine äußere Seitenwand (116) aufweist, einem Einschnitt (402), der sich im Kapselungsmaterial (110) von der äußeren Seitenwand (116) aus nur teilweise in das Kapselungsmaterial (110) hinein erstreckt und in einem Bereich angeordnet ist, der mindestens einen Teil des Chipträgereinkerbungsbereichs aufweist, wobei der Einschnitt frei von Kapselungsmaterial (110) ist.
  10. Anordnung (100) nach Anspruch 9, wobei der Einschnitt als ein Justierungseinschnitt ausgelegt ist.
  11. Anordnung (100) nach Anspruch 9 oder 10, wobei der Chipträger (102) ein Wafer ist, wobei die mehreren Chips (120) monolithisch in den Wafer integriert sind.
  12. Anordnung (100) nach einem der Ansprüche 9 bis 11, wobei der Chipträger (102) ein eingebetteter Kapselungs-Chipträger ist.
  13. Anordnung (100) nach einem der Ansprüche 9, 10 oder 12, wobei der Chipträger (102) eine gedruckte Leiterplatte ist; oder wobei der Chipträger (102) eine Interposer-Struktur ist.
  14. Anordnung (100) nach einem der Ansprüche 9 bis 13, wobei der Chipträger (102) eine Vieleckform aufweist.
  15. Anordnung (100) nach einem der Ansprüche 9 bis 14, wobei das Kapselungsmaterial (110) mindestens zum Teil eine erste Hauptseite und mindestens eine Seitenwand des Chipträgers (102) abdeckt.
  16. Anordnung (100) nach Anspruch 15, wobei das Kapselungsmaterial (110) mindestens zum Teil eine zweite Hauptseite des Chipträgers (102) abdeckt, die der ersten Hauptseite des Chipträgers (102) gegenüberliegt.
  17. Anordnung (100) nach einem der Ansprüche 9 bis 16, wobei die seitliche Ausdehnung des Kapselungsmaterials (110) größer als die seitliche Ausdehnung des Chipträgers (102) ist.
  18. Prozessieranordnung mit: einem Träger, der eingerichtet ist, einen Chipträger (102) zu tragen, einer Anordnung (100) gemäß Anspruch 1, und einem Chipträgereinkerbungs-Lagedetektor, der eingerichtet ist, die Lage der Chipträgereinkerbung (202) zu erkennen.
  19. Prozessieranordnung nach Anspruch 18, wobei der Chipträgereinkerbungs-Lagedetektor eingerichtet ist, die Lage der Chipträgereinkerbung (202) auf Basis von Licht zu erkennen, das durch den Chipträger (102) reflektiert wird.
  20. Prozessieranordnung nach Anspruch 18 oder 19, wobei der Chipträgereinkerbungs-Lagedetektor mindestens eine Kamera aufweist.
  21. Prozessieranordnung nach einem der Ansprüche 18 bis 20, wobei der Chipträgereinkerbungs-Lagedetektor eine zweidimensionale Abbildungsmatrix aufweist.
  22. Prozessieranordnung mit: einem Träger, der eingerichtet ist, einen Chipträger (102) zu tragen, einer Anordnung (100) gemäß Anspruch 9, und einem Chipträgereinkerbungs-Lagedetektor, der eingerichtet ist, die Lage des Einschnitts zu erkennen.
  23. Prozessieranordnung nach Anspruch 22, wobei der Chipträgereinkerbungs-Lagedetektor eingerichtet ist, die Lage des Einschnitts auf Basis von Licht zu erkennen, das durch den Chipträger (102) reflektiert wird.
  24. Prozessieranordnung nach Anspruch 22 oder 23, wobei der Chipträgereinkerbungs-Lagedetektor mindestens eine Kamera aufweist.
  25. Prozessieranordnung nach einem der Ansprüche 22 bis 24, wobei der Chipträgereinkerbungs-Lagedetektor eine zweidimensionale Abbildungsmatrix aufweist.
  26. Prozessieranordnung nach einem der Ansprüche 18 bis 23, wobei der Chipträgereinkerbungs-Lagedetektor einen Abbildungsmatrixprozessor aufweist, der ein reflektiertes Bild von mindestens einem Teil des Wafers verarbeitet.
DE102014105194.7A 2013-04-11 2014-04-11 Anordnung mit mehreren Chips und einem Chipträger und eine Prozessieranordnung Active DE102014105194B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/860,679 US9698070B2 (en) 2013-04-11 2013-04-11 Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
US13/860,679 2013-04-11

Publications (2)

Publication Number Publication Date
DE102014105194A1 DE102014105194A1 (de) 2014-10-16
DE102014105194B4 true DE102014105194B4 (de) 2023-09-07

Family

ID=51618545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105194.7A Active DE102014105194B4 (de) 2013-04-11 2014-04-11 Anordnung mit mehreren Chips und einem Chipträger und eine Prozessieranordnung

Country Status (3)

Country Link
US (2) US9698070B2 (de)
CN (1) CN104103606B (de)
DE (1) DE102014105194B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
DE112015006158B4 (de) 2015-02-12 2021-07-22 Mitsubishi Electric Corporation Verfahren für ein Fertigen einer Halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899195A (en) 1988-01-29 1990-02-06 Ushio Denki Method of exposing a peripheral part of wafer
US5824457A (en) 1996-10-02 1998-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Use of WEE (wafer edge exposure) to prevent polyimide contamination
US20080176491A1 (en) 2007-01-24 2008-07-24 Disco Corporation Wafer grinding method
US20090102070A1 (en) 2007-10-22 2009-04-23 International Business Machines Corporation Alignment Marks on the Edge of Wafers and Methods for Same
US20090194865A1 (en) 2007-09-27 2009-08-06 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device, method for detecting a semiconductor substrate and semiconductor chip package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
JP3197253B2 (ja) * 1998-04-13 2001-08-13 株式会社日平トヤマ ウエーハの面取り方法
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP4700819B2 (ja) * 2000-03-10 2011-06-15 キヤノン株式会社 基板保持装置、半導体製造装置および半導体デバイス製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6638450B2 (en) * 2000-11-02 2003-10-28 Vtec Technologies, Inc. Method for manufacturing an injection molded thermoplastic ophthalmic lens having an encapsulated light polarizing element
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
US20040178514A1 (en) 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
JP4066889B2 (ja) * 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
JP2007214268A (ja) * 2006-02-08 2007-08-23 Seiko Instruments Inc 半導体装置の製造方法
JP2007250599A (ja) * 2006-03-14 2007-09-27 Disco Abrasive Syst Ltd デバイスパッケージの製造方法
US7682874B2 (en) * 2006-07-10 2010-03-23 Shanghai Kaihong Technology Co., Ltd. Chip scale package (CSP) assembly apparatus and method
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
US8846302B2 (en) * 2012-02-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method and tool for forming the semiconductor structure
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899195A (en) 1988-01-29 1990-02-06 Ushio Denki Method of exposing a peripheral part of wafer
US5824457A (en) 1996-10-02 1998-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Use of WEE (wafer edge exposure) to prevent polyimide contamination
US20080176491A1 (en) 2007-01-24 2008-07-24 Disco Corporation Wafer grinding method
US20090194865A1 (en) 2007-09-27 2009-08-06 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device, method for detecting a semiconductor substrate and semiconductor chip package
US20090102070A1 (en) 2007-10-22 2009-04-23 International Business Machines Corporation Alignment Marks on the Edge of Wafers and Methods for Same

Also Published As

Publication number Publication date
US20140306356A1 (en) 2014-10-16
US9698070B2 (en) 2017-07-04
US20170263480A1 (en) 2017-09-14
DE102014105194A1 (de) 2014-10-16
US10361138B2 (en) 2019-07-23
CN104103606A (zh) 2014-10-15
CN104103606B (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
DE102014114932B4 (de) Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE102005034386B4 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
US9935009B2 (en) IR assisted fan-out wafer level packaging using silicon handler
DE102014109571B4 (de) Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern
DE102019115952A1 (de) Halbleiter-packages
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102015112845B4 (de) Ein Verfahren zur Bearbeitung eines Substrats und ein Verfahren zur Bearbeitung eines Wafers
DE102014106132A1 (de) Entfernbare Indikatorstruktur in elektronischen Chips eines gemeinsamen Substrats zur Prozesseinstellung
DE102010015903A1 (de) Ausrichtung eines rekonfigurierten Wafers
DE112017002352T5 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102014105194B4 (de) Anordnung mit mehreren Chips und einem Chipträger und eine Prozessieranordnung
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE102010000417A1 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE102017103095A1 (de) Handhaben eines dünnen Wafers während der Chipherstellung
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102016101452B4 (de) Inspektion elektronischer Chips durch Rückseitenbeleuchtung
CA1205576A (en) Method of manufacturing an integrated circuit device
CN110310953A (zh) 一种半导体器件结构及其制作方法
DE102018215247A1 (de) Bearbeitungsverfahren für einen Wafer
DE102018108932A1 (de) Info-Struktur und Verfahren zu deren Ausbildung
DE102013109590A1 (de) Verfahren zum Bearbeiten eines Wafers und Verfahren zum Zertrennen eines Wafers
DE102017101966A1 (de) Verfahren zum Transfer zumindest eines Halbleiterchips auf einen Zielträger
US11450616B2 (en) Using a backside mask layer for forming a unique die mark identifier pattern
DE102018215246A1 (de) Bearbeitungsverfahren für einen Wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division