CN102931114B - 一种晶圆测试方法 - Google Patents
一种晶圆测试方法 Download PDFInfo
- Publication number
- CN102931114B CN102931114B CN201110229844.XA CN201110229844A CN102931114B CN 102931114 B CN102931114 B CN 102931114B CN 201110229844 A CN201110229844 A CN 201110229844A CN 102931114 B CN102931114 B CN 102931114B
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- lattice
- wafer
- test
- crystal round
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一种晶圆测试方法,该方法在进行测试前,通过选择合适的对位标记,在晶圆上建立用于测试的die,并画出diemap,然后对diemap做检测,查看在晶圆边缘时候有无法识别的对位标记,如果有,则更改对位标记,并重新画diemap,使所有的die都能被正确的识别。由此可以减少晶圆测试过程中的卡机现象和测试对位不精确的现象,提高测试效率和测试准确率。
Description
技术领域
本发明涉及半导体制造技术领域,尤其是涉及一种晶圆测试方法。
背景技术
在个人移动信息、电子商务、全球通讯以及数字家庭等电子化概念逐渐应用在现代生活的情况下,半导体生产制造工业同时因各种应用端的需求而迅速地成长。相对的,半导体制程中产能的提高,良率的提高亦是提升半导体工业的发展。
一般来说,为了在半导体基板上实现电路功能,该半导体基板必须经过以下步骤,例如金属层的沉积、利用光刻工艺在每一层材料上制作图样、离子植入等相关制程。而为了确保每一制程的结果均能符合当初设计上的要求,则必须进行电路功能或物理结构上的检测。例如在沉积金属层的步骤之后,必须针对金属层的厚度、结晶情况等进行测试的动作。
通常一片晶圆上会形成多片具有半导体电路功能的芯片,如果对每片芯片都进行单独的测试,这在时间和成本上显然是不允许的,因此测试前,需要先将晶圆划分成一个个重复排列的测试单元,一个测试单元定义为一个晶格(die),利用软件将die在晶圆上的分布情况画成晶格分布图(diemap),然后确定一个测试单元中测试点的坐标,最后根据die的分布确定整个晶圆上的测试点。由于一个die里往往具有多块芯片,因此大大减少了测试时间。
在上述过程中,一个die的大小需要通过三个点来确定(比如左下点、左上点和右上点),这三点可以利用晶圆上特定的标记来定义。一种简单的方法是利用晶圆制作过程中生成的对位标记,比如制作在芯片与芯片之间的切割道上的十字标记来作为这三点的选择。然而这种方法会存在以下三个问题:
第一,定义完一个die后,对晶圆画出所有die的分布,此时,往往在晶圆边缘的地方,会出现不完整的die。这种不完整的die会使光学检测系统无法检测到用于确定一个die的所有三个点,因而使得检测程序出现卡机的现象。
第二,在半导体制作过程中,比如在研磨工艺中,会对一些对位标记造成损害,尤其在晶圆的边缘区域,会有比较多的对位标记出现损害。这部分损害的对位标记也会增加光学检测系统的识别难度,因而造成卡机现象。
第三,受环境光的影响,晶圆上往往会出现一些比较暗的区域,光学检测系统在检测这部分区域时,为了能正确识别对位标记,会命令机台做一些晶圆面角度的调整,使得光线能够照射到这部分区域。但是这样一来,整个晶圆的水平度发生了变化,使得软件画出来的diemap与实际晶圆的尺寸有误差,导致测试没有在正确的测试点上进行,产生测试误差。
因此,为了会提高测试效率和准确率义,如何改善画diemap工艺已经成了业内普遍关注的问题。
发明内容
有鉴于此,本发明提出一种晶圆的测试方法,该测试方法可以避免在画diamap的过程中,由于对位标记选择不当,而导致晶圆边缘处出现不完整die或者出现无法识别的对位标记,从而致使测试过程被中断的问题。
根据本发明的目的提出的一种晶圆测试方法,包括步骤:
1)将晶圆转载到测试机台上,在晶圆表面建立坐标系统;
2)确认第一对位标记;
3)利用该第一对位标记建立第一个晶格;
4)计算上述第一个晶格的坐标,画出晶格分布图;
5)检测晶圆边缘是否有晶格的第一对位标记无法识别,如果检测结果为晶圆边缘所有晶格的第一对位标记都能识别,则完成在晶圆上画晶格分布图的工艺,进行下一步工艺;如果检测结果为晶圆边缘的晶格无法识别所有第一对位标记的,则更换第一对位标记,以第二对位标记重复步骤3)至步骤5);
6)直至晶圆上画晶格分布图的工艺完成后,确定需要测试的晶格的测试点,并利用这些测试点对晶格进行测试。
可选的,所述步骤2)中,第一晶格的建立通过如下步骤完成:
2.1)选定第一对位标记的形态,利用光学检测系统在坐标原点附近区域搜寻所述第一对位标记;
2.2)找到第一对位标记后,点选该对位标记,并由后台软件计算第一对位标记与背景之间的明暗对比度数值;
2.3)当上述明暗对比度数值大于一预设参考数值时,则将该第一对位标记设定为第一个晶格的左下点;
2.4)移动光学检测系统,重复上述步骤2.2至2.3,在所述晶格左下点的上方设定左上点;
2.5)移动光学检测系统,重复上述步骤2.2至2.3,在所述晶格左上点的右方设定右上点;
2.6)根据上述左下点、左上点及右上点确定第一个晶格的大小及坐标。
可选的,在所述步骤2.3)中,如果计算出来的明暗对比度数值小于一预设参考值,则旋转晶圆平面,改变光线强弱,以使光学检测系统识别该对位标记。
可选的,在所述步骤5)中,
当在晶圆的单侧边或相交的双侧边出现第一对位标记无法识别的晶格时,则在所述第一对位标记无法识别的晶格位于晶圆位位置的反方向上进行搜寻所述的第二对位标记;
当在晶圆的四个侧边同时出现第一对位标记无法识别的晶格时,则将用来确定新的晶格的三个第二对位标记之间的距离拉大。
可选的,在所述步骤5)中,第一对位标记无法识别的情况包括:
晶圆边缘的晶格不完整导致该晶格中的一个或多个第一对位标记无法识别、
晶圆边缘的晶格上有一个或多个第一对位标记中,因出现损害而无法识别,或者是
晶圆边缘的晶格上有一个或多个第一对位标记中,因环境光线较弱而无法识别中的任意一种情况
可选的,在所述步骤6)中,对晶格进行的测试为对半导体器件的各层材质的物理结构的测试,或者为对半导体器件的整体电路功能的测试。
本发明通过在画diemap后增加一道检测程序,获取在晶圆边缘处的die分布情况,并判断建立的diemap是否合理,如果检测出来在晶圆边缘有die无法识别其对位标记的情况,则重新选择对位标记画diemap,直至所有die的对位标记都可以被正确的识别为止,从而避免了测试过程中的卡机现象。另一方面,本发明的测试方法还能防止晶圆在选取对位标记的过程中出现晶圆平面旋转而导致的水平度不一致的情况,可以提高测试的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的第一实施方式的晶圆对位方法的流程示意图。
图2是晶圆表面的坐标轴示意图。
图3是本发明第一实施方式中的第一对位标记示意图。
图4是本发明的晶格分布图。
图5A是在晶圆最上方出现不完整die的情况。
图5B是在晶圆左侧和上方同事出现不完整die的情况。
图5C是在晶圆的上下左右4个侧边上同时出现不完整die的情况。
图6是本发明的第二实施方式的晶圆测试方法流程图。
具体实施方式
正如背景技术部分所述,现有的测试过程中的画diemap工艺,往往因为下述几个原因使得检测设备没有办法正确识别出对位标记:第一:晶圆边缘出现不完整的die,使得光学系统没有办法找到用于确定一个die的所有三个点;第二,在半导体器件的生产过程中,晶圆上的对位标记被破坏;第三,受环境光线的影响,光学系统在一些光线较弱的区域没有办法正确识别对位标记。这些原因都会导致检测过程的中断,从而影响测试的效率和准确性。
因此,本发明在现有技术的基础上,提出了一种晶圆测试方法,该晶圆测试方法改良了画diemap工艺。当遇到上述三个原因致使晶圆的测试工艺中断时,本发明测试方法将调整光学检测装置,使它寻找能够用于识别的第二对位标记,并根据第二对位标记重新画diemap,直至把出现的不良问题解决为止,使得测试过程可以正常的继续下去。该第二对位标记的要求之一是具有明显的明暗对比度,使得光学检测装置能够很容易的识别,第二是该第二对位标记的位置根据不完整die或者无法识别的对位标记在晶圆边缘出现的位置而设定,使得该第二对位标记能够确保在边缘处出现,从而被光学系统识别。
下面将结合附图,对本发明的具体实施方式做进一步说明。
请参见图1,图1是本发明的第一实施方式的晶圆对位方法的流程示意图。该第一实施方式是针对边缘出现不完整die的情况提出的一种解决方案。如图所示,第一实施方式的晶圆测试方法包括如下步骤:
S110:将晶圆转载到测试机台上,在晶圆表面建立坐标系统。
具体为:晶圆通过自动装置或人工手动的方式,装在到用于测试的测试机台上。自动装置可以为机械手臂或者传送履带装置等,测试机台可以是对半导体器件的各层材质的厚度测试、光学性质测试等物理结构的测试,也可以是对半导体器件的整体电路功能的测试。
装载完成后,利用机台上的光学检测系统,将晶圆表面影像显示在测试装置的显示器上,并利用软件,在晶圆表面以晶圆圆心为原点建立XY坐标轴。如图2所示,图2是晶圆表面的坐标轴示意图。晶圆100的圆心101为坐标轴的原点(0,0),X轴和Y轴的长度视晶圆的具体尺寸而定。
S120:确认第一对位标记。
S130:利用该第一对位标记建立第一个晶格(die)。
具体为:在芯片电路中选定一具体特殊形态的器件作为第一对位标记,比如设置在切割道上的十字标记,或者位于电路中的某个具体元器件,甚至是某段连接两个半导体元件间的导线。在距离圆心101比较近的区域,开始寻找第一对位标记。比如在XY坐标轴上,如果所需建立的第一个晶格位于第一象限,则在原点(0,0)附近搜寻第一对位标记;如果所需建立的第一个晶格位于第二象限,则在(-10,0)处开始搜寻第一对位标记;如果所需建立的第一个晶格位于第三象限,则在(-10,-10)处开始搜寻第一对位标记;如果所需建立的第一个晶格位于第四象限,则在(0,-10)处开始搜寻第一对位标记。因为通常建立第一晶格的次序是先确定左下点,再确定左上点,最后确定右上点,所以采用上述的搜寻方式,可以保证建立的第一个晶格位于圆心附近。
当然本领域技术人员可以自由选择建立第一晶格的顺序,以及第一晶格的大小,来确定第一对位标记的搜寻方式。
上述的第一定位标记,一般都与周围的背景具有明显的明暗差异,这样可以有利于光学检测系统在搜寻时更好的识别该第一对位标记。请参考图3,图3是本发明第一实施方式中的第一对位标记示意图。在该实施方式中,以现有的做在晶圆的切割道上的十字标记作为第一定位标记。此时,在开始搜寻时,利用光学检测系统将放大后的晶圆影像显示在显示器上,人员可以通过点击需要搜寻的区域或者操作移动按钮,将显示画面切换能具有十字标记102的地方,使十字标记102出现在显示画面中。此时操作点选装置,选定十字标记102,后台软件开始计算分析该十字标记102与背景之间的明暗对比度,得出一个数值,当该数值超过一参考值时,说明此处的明暗对比度能够用于识别,则该第一对位标记有效。如果该数值小于参考值,则说明此处的明暗对比度不够,系统无法识别,此时,可以旋转晶圆平面,使此时的光线强弱发生变化,如果旋转后,系统可以识别该第一对位标记的,则继续下面的流程,如果通过旋转还是没有办法识别的,则需要重新定义第一对位标记,更换具有明显明暗对比度的标记作为第一对位标记。
值得注意的是,在找第一个第一对位标记的时候,如果进行晶圆平面的旋转,则后续的所有操作都以旋转后的晶圆平面作为测量依据,且不会再对该平面角度做任何变化,以确保所有的测量都是基于同一平面角度的情况下进行,提高测量的准确性。
通常情况下,在制作切割道上的十字标记102时,会将该十字标记102设计成与周围背景的明暗差异较大,因此在该步骤中,选取十字标记102作为第一对位标记具有更高的操作效率。
当第一对位标记确认完之后,将找到的第一个第一对位标记做为第一个晶格的左下点。然后开始搜寻第二个第一对位标记,并将第二个对位标记作为的一个晶格的左上点。具体为,沿着第一个十字标记102往上找,移动一定的距离,这个距离视具体的晶格大小而定。一般来说,因为设定的die包含一个以上的芯片,因此这个距离大于一块芯片的大小。找到第二个十字标记102后,重复上述的判断过程,直至通过后,将该第二个十字标记102作为第一个晶格的左上点。
接着再找第三个第一对位标记。并将第三个第一对位标记作为第一晶格的右上点,其具体步骤与上述第一、第二点相同,此处不再赘述。
S140:画出晶格分布图。
当左下点、左上点、右上点依次找齐后,第一晶格的大小以及在晶圆中的位置便确定下来,然后根据第一晶格的坐标,计算出整个晶圆上所有的晶格坐标,画出晶格分布图(diemap)。请参见图4,图4是本发明的晶格分布图。如图所示,第一个晶格103就是以三个第一对位标记确定其大小和坐标。
S150:画出diemap后,对晶圆上、下、左、右四个边缘做检查,看是否有不完整die的出现。
具体为:移动光学检测系统,先到晶圆的上边缘,通过搜寻对位标记,检测最上边的一个die是否完整。检测该die的方法与建立第一个die的相同,也是通过搜寻左下点、左上点以及右上点的方法,看是否能够找全该三点处的第一对位标记,如果能找全的,则说明最上方的die是完整的die,如果找不全,则说明最上方的die是不完整的die。
利用这种方法,依次确定晶圆其它三个边缘的die是否完整。
如果晶圆边缘所有的die都是完整的,则在晶圆上画diemap的工艺完成,可以进行下一流程的操作,即步骤S160:确定需要测试的die的测试点,并利用这些测试点检测die的各个性质。
如果检测出晶圆边缘出现不完整die的现象的,则需要重新进行画diemap工艺。
具体为:根据不完整die出现的方位,重新选取对位标记确定第一个die,并画出新的diemap。
如果不完整die出现在单侧的晶圆边缘上,即上、下、左、右中的一侧,比如只出现在最上方,则说明晶圆在这个位置处有部分区域是上是没有芯片结构的,请参见图5A,图5A是在晶圆最上方出现不完整die的情况。其中实线1表示的是在晶圆上方出现的不完整die的diemap。此时,以第一对位标记为参考点,在该第一对位标记的下方寻找第二地位标记,所述第二标记必须满足具有一定的明暗对比度,即该第二对位标记的明暗对比度数值必须大于预设参考值,使得光学检测系统可以识别该第二对位标记。该第二对位标记的具体形态可以为芯片中某个功能性的半导体器件,或者某条连接线路等等。该第二对位标记的具体位置视不完整die出现的位置而定,不完整die出现在越上方,则第二对位标记需要越往下移,以确保重新设定的die能够在晶圆上方得到完整的体现,见图5A中的虚线2表示的是重新将对位标记下移之后的diemap,此时可以看到晶圆上方不完整die被克服,所有的die都可以完整的被测试到。
如果不完整die同时出现在晶圆的两个侧边,比如左侧和上方,请参见图5B,图5B是在晶圆左侧和上方同事出现不完整die的情况。其中实线1表示的是在晶圆左侧和上方出现的不完整die的diemap,则在找第二对位标记的时候,就要尽量往第一对位标记的右下方找,第二对位标记的位置视不完整die出现的位置而定,不完整die出现在越是左上方,则第二对位标记越是往右下方移,以确保重新设定的die能够在晶圆上方得到完整的体现,见图5B中的虚线2表示的是重新将对位标记下移之后的diemap,此时可以看到晶圆上方不完整die被克服,所有的die都可以完整的被测试到。
如果不完整die同时出现在晶圆的4个侧边上,即上下左右都有不完整的die出现,请参见图5C,图5C是在晶圆的上下左右4个侧边上同时出现不完整die的情况。其中实线1表示在晶圆上下左右同时出现不完整die的diemap,则在找第二对位标记的时候,将左下点和左上点,以及左上点和右上点之间的距离拉大,使得一个die的尺寸变大,以确保重新设定的die能够在晶圆上方得到完整的体现,如图5C中虚线2所示。
当经过重新定义后的die,在整个晶圆上分布时,没有在边缘处出现不完整die的情况,则可以进行下一流程的操作,即确定需要测试的die的测试点,并利用这些测试点检测die的各个性质。
请再参见图6,图6是本发明的第二实施方式的晶圆测试方法流程图。该第二实施方式再该第二实施方式中,主要针对的是边缘出现不清楚的对位标记时的情况,不清楚的对位标记可以为第一对位标记被损害,因而无法识别,或者第一对位标记处的光线较暗,使得光学检测系统读取明暗对比度时,数值低于预设的参考值而无法识别。
当出现上述的问题时,其解决方法与第一实施方式中的相同。即在画完第一个diemap之后,出现边缘无法识别的对位标记时,定义一个第二对位标记,该第二对位标记的要求与实施方式中的相同,该第二对位标记的具体位置也是由出无法识别的第一对位标记的位置决定。具体决定方法跟第一实施方式中的也相同,此处不再赘述。
值得一提的是,由于光线问题而出现无法识别的情况,现有的解决方法是通过不停的调整晶圆所在的平面,以找到一个具有适合光线的角度,这样一来,原先定义的几处定位标记势必与调整后的平面有位置上的误差,使得系统进入测试阶段时,测试探针无法准确的接触到测试点。而本发明的测试方法中,只在定义第一个晶格的时候才会转动晶圆平面,而之后所有的对位步骤都是以该平面为基础,不再做任何转动,因此可以保证所有的测试点均在同一平面内,从而可以使测试得到没有误差的结果。
综上所述,本发明的晶圆测试方法,当出现边缘有不完整的die或者无法识别的对位标记时,可以定义第二对位标记,并根据该第二对位标记重新画diemap,使得新的diemap中所有的die都能被正确的识别。即避免了测试过程被中断,又可以保证所有测试点都能正确的被测试到,大大提高了测试效率和测试准确性。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种晶圆测试方法,其特征在于包括步骤:
1)将晶圆转载到测试机台上,在晶圆表面建立坐标系统;
2)确认第一对位标记;
3)利用该第一对位标记建立第一个晶格;
4)计算上述第一个晶格的坐标,画出晶格分布图;
5)检测晶圆边缘是否有晶格的第一对位标记无法识别,如果检测结果为晶圆边缘所有晶格的第一对位标记都能识别,则完成在晶圆上画晶格分布图的工艺,进行下一步工艺;
当在晶圆的单侧边或相交的双侧边出现第一对位标记无法识别的晶格时,则在所述第一对位标记无法识别的晶格位于晶圆位位置的反方向上进行搜寻第二对位标记;当在晶圆的四个侧边同时出现第一对位标记无法识别的晶格时,则将用来确定新的晶格的三个第二对位标记之间的距离拉大;如果检测结果为晶圆边缘的晶格无法识别所有第一对位标记的,则更换第一对位标记,以第二对位标记重复步骤3)至步骤5);
6)直至晶圆上画晶格分布图的工艺完成后,确定需要测试的晶格的测试点,并利用这些测试点对晶格进行测试。
2.如权利要求1所述的晶圆测试方法,其特征在于:所述步骤2)和步骤3)通过如下步骤完成:
2.1)选定第一对位标记的形态,利用光学检测系统在坐标原点附近区域搜寻所述第一对位标记;
3.1)找到第一对位标记后,点选该对位标记,并由后台软件计算第一对位标记与背景之间的明暗对比度数值;
3.2)当上述明暗对比度数值大于一预设参考数值时,则将该第一对位标记设定为第一个晶格的左下点;
3.3)移动光学检测系统,重复上述步骤3.1)至3.2),在所述晶格左下点的上方设定左上点;
3.4)移动光学检测系统,重复上述步骤3.1)至3.2),在所述晶格左上点的右方设定右上点;
3.5)根据上述左下点、左上点及右上点确定第一个晶格的大小及坐标。
3.如权利要求2所述的晶圆测试方法,其特征在于:在所述步骤3.2)中,如果计算出来的明暗对比度数值小于一预设参考值,则旋转晶圆平面,改变光线强弱,以使光学检测系统识别该对位标记。
4.如权利要求1所述的晶圆测试方法,其特征在于:在所述步骤5)中,第一对位标记无法识别的情况包括:
晶圆边缘的晶格不完整导致该晶格中的一个或多个第一对位标记无法识别、
晶圆边缘的晶格上有一个或多个第一对位标记中,因出现损害而无法识别,或者是
晶圆边缘的晶格上有一个或多个第一对位标记中,因环境光线较弱而无法识别中的任意一种情况。
5.如权利要求1所述的晶圆测试方法,其特征在于:在所述步骤6)中,对晶格进行的测试为对半导体器件的各层材质的物理结构的测试,或者为对半导体器件的整体电路功能的测试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110229844.XA CN102931114B (zh) | 2011-08-11 | 2011-08-11 | 一种晶圆测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110229844.XA CN102931114B (zh) | 2011-08-11 | 2011-08-11 | 一种晶圆测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102931114A CN102931114A (zh) | 2013-02-13 |
CN102931114B true CN102931114B (zh) | 2016-07-06 |
Family
ID=47645887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110229844.XA Active CN102931114B (zh) | 2011-08-11 | 2011-08-11 | 一种晶圆测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102931114B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105224776B (zh) * | 2014-05-26 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆测试结果比对方法和系统 |
CN111463141B (zh) * | 2019-01-18 | 2023-05-02 | 芯恩(青岛)集成电路有限公司 | 一种提高晶圆探针台利用率的方法 |
CN112667322A (zh) * | 2019-10-15 | 2021-04-16 | 北京烁科中科信电子装备有限公司 | 一种片库晶圆分布检测算法 |
CN111220902A (zh) * | 2020-03-03 | 2020-06-02 | 北京中电华大电子设计有限责任公司 | 一种基于集成电路圆片坐标分区的工程分析测试的方法 |
CN111896819A (zh) * | 2020-04-17 | 2020-11-06 | 重庆京东方光电科技有限公司 | 一种触控面板、触控面板检测装置和检测方法 |
CN115063432B (zh) * | 2022-08-22 | 2022-11-11 | 合肥新晶集成电路有限公司 | 对准标记图形的识别方法及装置、计算机设备和存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127837A (en) * | 1998-03-19 | 2000-10-03 | Mitsubishi Denki Kabushiki Kaisha | Method of testing semiconductor devices |
US6972202B2 (en) * | 2003-03-20 | 2005-12-06 | Renesas Technology Corp. | Method of manufacturing and testing a semiconductor device |
US7228193B2 (en) * | 2005-08-15 | 2007-06-05 | Texas Instruments Incorporated | Methods for detecting structure dependent process defects |
US7259828B2 (en) * | 2004-05-14 | 2007-08-21 | Asml Netherlands B.V. | Alignment system and method and device manufactured thereby |
CN102044462A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 晶圆测试方法 |
CN102054724A (zh) * | 2009-11-11 | 2011-05-11 | 无锡华润上华半导体有限公司 | 晶圆表面缺陷的检测方法及装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3096870B2 (ja) * | 1992-06-19 | 2000-10-10 | 株式会社フジクラ | 多心フェルールの光ファイバ挿入穴の角度測定方法 |
JP2005249745A (ja) * | 2004-03-08 | 2005-09-15 | Ebara Corp | 試料表面検査方法および検査装置 |
KR20080072388A (ko) * | 2007-02-02 | 2008-08-06 | 삼성전자주식회사 | 식별 영역을 이용하여 정상 다이를 선별하는 방법 |
-
2011
- 2011-08-11 CN CN201110229844.XA patent/CN102931114B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127837A (en) * | 1998-03-19 | 2000-10-03 | Mitsubishi Denki Kabushiki Kaisha | Method of testing semiconductor devices |
US6972202B2 (en) * | 2003-03-20 | 2005-12-06 | Renesas Technology Corp. | Method of manufacturing and testing a semiconductor device |
US7259828B2 (en) * | 2004-05-14 | 2007-08-21 | Asml Netherlands B.V. | Alignment system and method and device manufactured thereby |
US7228193B2 (en) * | 2005-08-15 | 2007-06-05 | Texas Instruments Incorporated | Methods for detecting structure dependent process defects |
CN102044462A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 晶圆测试方法 |
CN102054724A (zh) * | 2009-11-11 | 2011-05-11 | 无锡华润上华半导体有限公司 | 晶圆表面缺陷的检测方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102931114A (zh) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102931114B (zh) | 一种晶圆测试方法 | |
EP3264181B1 (en) | Substrate pre-alignment method | |
JP2008053624A (ja) | アライメント装置 | |
TWI732657B (zh) | 半導體晶圓檢測方法及其系統 | |
US7649370B2 (en) | Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame | |
US20080188017A1 (en) | Method of sorting dies using discrimination region | |
CN105867066B (zh) | 掩膜板、显示基板的制作方法、显示基板及显示装置 | |
CN107561875B (zh) | 一种套刻误差量测和问题评估的方法 | |
KR20160052198A (ko) | 다이들의 위치 정보를 획득하는 방법 | |
JP5821490B2 (ja) | 半導体装置の製造方法 | |
US10186489B2 (en) | Process substrate with crystal orientation mark, method of detecting crystal orientation, and reading device of crystal orientation mark | |
KR102350548B1 (ko) | 웨이퍼 검사 방법 | |
CN110197797B (zh) | 一种缺陷检测用标准片 | |
US7916295B2 (en) | Alignment mark and method of getting position reference for wafer | |
JPH05198662A (ja) | プローブ装置及び同装置におけるアライメント方法 | |
CN106610564B (zh) | 曝光工艺的检验方法、检验系统及测试掩膜板 | |
CN101359180B (zh) | 一种静电吸盘边缘平整度的检测方法 | |
US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
JPH0536767A (ja) | プローブ装置 | |
KR100642380B1 (ko) | 웨이퍼 결함 측정 방법 | |
US20240096675A1 (en) | Substrate for carrying wafer | |
TWI401529B (zh) | 光罩上的對位標尺及應用對位標尺的遮蔽件位置確認方法 | |
CN106990566A (zh) | 段差测量方法及装置以及液晶显示基板制造方法 | |
KR100722804B1 (ko) | 웨이퍼 엣지 검사장치 및 방법 | |
KR20240100660A (ko) | 기판의 초기 정렬을 위한 키패턴과 이를 이용한 초기 정렬 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |