CN111463141B - 一种提高晶圆探针台利用率的方法 - Google Patents

一种提高晶圆探针台利用率的方法 Download PDF

Info

Publication number
CN111463141B
CN111463141B CN201910047407.2A CN201910047407A CN111463141B CN 111463141 B CN111463141 B CN 111463141B CN 201910047407 A CN201910047407 A CN 201910047407A CN 111463141 B CN111463141 B CN 111463141B
Authority
CN
China
Prior art keywords
wafer
metal patch
back surface
attached
patch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910047407.2A
Other languages
English (en)
Other versions
CN111463141A (zh
Inventor
郭海涛
严大生
蔡育源
徐传贤
司徒道海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN201910047407.2A priority Critical patent/CN111463141B/zh
Publication of CN111463141A publication Critical patent/CN111463141A/zh
Application granted granted Critical
Publication of CN111463141B publication Critical patent/CN111463141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种提高晶圆探针台利用率的方法,该方法包括:提供一晶圆,包括晶圆正面及晶圆背面,对晶圆进行背面研磨减薄处理及背金处理;在晶圆背面的至少部分区域贴附金属贴片,金属贴片的中心与晶圆的中心重合;其中,贴附金属贴片的晶圆背面整体呈现平面式;将贴附有金属贴片的晶圆放置到探针台上进行测试。晶圆背面贴附金属贴片后整体上是平面的,能够在传统的测试机台上对晶圆进行测试,提高了测试机台的利用率,降低晶圆测试的成本。测试完成后,无需去除该金属贴片,便可进入后续的切割封装过程,本发明的方法既不会对测试阶段的环境造成污染,同时适合后续的切割和封装制程。

Description

一种提高晶圆探针台利用率的方法
技术领域
本发明涉及集成电路技术领域,具体地涉及半导体功率器件测试领域,更具体地涉及一种提高晶圆探针台利用率的方法。
背景技术
在集成电路中,半导体器件,尤其是功率器件是一个重要的应用领域。功率器件制造过程中,晶圆的背面工艺制程对器件电阻的降低及后续的封装都有重要影响。对于背面工艺制程的研磨工艺,现有技术中主要有Taiko工艺和传统的非Taiko(non-Taiko)研磨工艺。采用Taiko工艺对晶圆进行研磨时,将保留晶圆的外围边缘部分,只对晶圆内进行研磨薄型化。该工艺能够降低薄型晶圆的搬运风险,并且能够减少传统研磨工艺造成的晶圆翘曲现象,提高晶圆的强度。
然而,由于Taiko工艺处理后的晶圆(简称Taiko晶圆)背面存在凹陷区,而传统的non-Taiko研磨工艺处理后的晶圆(简称non-Taiko)背面为平面式,这就导致测试传统晶圆的探针台无法载放Taiko晶圆,反之能测试Taiko晶圆的探针台无法载放传统晶圆。
为了测试Taiko晶圆,目前常用的方法都是通过更改卡盘的样式来配合吸附放置Taiko晶圆,例如将卡片设置为具有与Taiko晶圆背面的凹陷区对应的凸台。这种更改卡盘的方式涉及到设备改造,势必会增加测试成本,并且改造后无法零成本还原,因此无法兼容测试传统晶圆。由此导致晶圆测试机台的利用率降低,晶圆测试成本增加。
发明内容
鉴于现有技术的上述缺陷和不足,本发明提供一种提高晶圆探针台利用率的方法,通过在晶圆背面贴附金属贴片使得晶圆背面整体上呈平面式,无论是Taiko晶圆还是传统的non-Taiko晶圆均能够在传统测试机台上进行测试,无需对测试机台做出任何更改,从而提高晶圆测试机台的利用率,降低晶圆测试成本。
本发明提供了一种提高晶圆探针台利用率的方法,包括以下步骤:
提供一晶圆,包括晶圆正面及晶圆背面,对所述晶圆进行背面研磨减薄处理及背金处理;
在所述晶圆背面的至少部分区域贴附金属贴片,所述金属贴片的中心与所述晶圆的中心重合;其中,贴附所述金属贴片后,所述晶圆背面整体呈现平面式;
将贴附有所述金属贴片的所述晶圆放置到所述探针台上进行测试。
可选地,所述金属贴片包括圆盘形金属贴片,所述金属贴片选自金、银和铜片中的任意一种。
可选地,对所述晶圆背面进行研磨减薄处理,减薄处理后所述晶圆背面的中间区域形成厚度小于外围边缘厚度的凹陷区;在所述凹陷区的表面贴附所述金属贴片,所述金属贴片的形状、尺寸与所述凹陷区的形状、尺寸吻合。
可选地,对所述晶圆背面进行研磨减薄,减薄处理后所述晶圆背面呈现平面式,在所述晶圆背面贴附所述金属贴片。
可选地,所述金属贴片的直径介于190mm~290mm或200mm~300mm,所述金属贴片的厚度介于0.3mm~0.8mm。
可选地,所述方法还包括如下步骤:
测试完成后将贴附有所述金属贴片的所述晶圆进行切割并封装。
可选地,在对所述晶圆进行切割封装前对贴附有所述金属贴片的所述晶圆进行背面研磨减薄。
可选地,对所述晶圆进行切割并封装包括:
将所述晶圆连同其背面的金属贴片一起切割,形成单独的晶粒,然后进行封装;或者
以多晶粒组合的形式对所述晶圆及贴附在所述晶圆背面的所述金属贴片进行切割,其中所述金属贴片不完全切穿,并且所述多晶粒组合以功率模组的形式进行封装。
可选地,在所述晶圆背面的至少部分区域贴附金属贴片的步骤包括:
在所述晶圆背面的至少部分区域涂覆锡膏层;
在所述锡膏上贴附所述金属贴片;
加热所述晶圆、锡膏层及所述金属贴片,所述金属贴片通过锡膏层与所述晶圆粘合在一起。
如上所述,本发明的提高晶圆探针台利用率的方法具有如下技术效果:
1、晶圆背面贴附金属贴片后,晶圆背面整体上是平面的,尤其对于Taiko晶圆,在其背面的凹陷区贴附金属贴片,并且贴片的厚度与凹陷区的深度一致,使得Taiko晶圆的背面整体呈平面式。这样晶圆能够直接在传统的测试机台上进行测试。提高了测试机台的利用率,降低晶圆测试的成本。
2、贴附有金属贴片的晶圆经测试后,无需去除该金属贴片,便可进入后续的切割封装过程,即,本发明的半导体器件制造方法将切割封装前的贴片工艺移至晶圆测试之前的制程,这既不会对测试阶段的环境造成污染,同时适合后续的切割和封装制程。
3、通过在晶圆背面贴附金属贴片,提高了晶圆的强度,同时能够降低搬运过程中晶圆损坏的风险,对于传统的non-Taiko晶圆,贴附金属贴片还能够有效防止出现晶圆翘曲现象。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点,附图是示意性的而不应理解为对本发明进行任何限制,在附图中:
图1显示为经TAIKO工艺处理后的晶圆的径向截面示意图。
图2显示为现有技术中测试图1所示的晶圆的卡盘的径向截面示意图。
图3显示为本发明实施例一所述的提高探针台利用率的方法的流程图。
图4显示为实施例一的一优选实施例提供的晶圆的径向截面示意图。
图5显示为承载有图4所示的晶圆的卡盘的径向截面示意图。
图6显示为实施例一的更加优选的实施例提供的晶圆的径向截面示意图。
图7显示为实施例二所述的提高探针台利用率的方法提供的晶圆的径向截面示意图。
图8显示为实施例三提供的提高探针台利用率的方法中晶圆切割方式的示意图。
图9显示为实施例三提供的提高探针台利用率的方法中另一晶圆切割方式的示意图。
图10显示为图9中方框A所示区域的放大示意图。
附图标记
10         晶圆
101        晶圆正面
102        晶圆背面
103        晶圆背面的凹陷区
106        晶圆的外围边缘
20         改造后的测试机台的卡盘
201        凸台
20’        传统测试机台的卡盘
30         晶粒
40         晶圆
401        晶圆正面
402        晶圆背面
403        凹陷区域
404        金属贴片
405        背面金属镀层
406        晶圆的外围边缘
50         功率模组
70         晶圆
701        晶圆正面
702        晶圆背面
704        金属贴片
705        背面金属镀层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
半导体器件制造过程中,需要对晶圆进行一些列的处理,例如背面研磨减薄处理、背金处理等。现有技术中,晶圆背面研磨减薄工艺主要包括Taiko工艺及传统的non-Taiko工艺。传统的non-Taiko工艺对整个晶圆背面进行研磨减薄,减薄后由于晶圆厚度减小,易出现晶圆翘曲现象。为防止晶圆翘曲,通常采用Taiko工艺。相比于传统的non-Taiko工艺,Taiko工艺在对晶圆进行研磨或研削时,保留晶圆的外围缘部分,只对该外围边缘内侧的中间区域进行研磨薄型化。如图1所示,示出了经Taiko工艺处理后的晶圆10的径向截面示意图,由此可见,晶圆正面101仍然是平面式的,而晶圆10的外围边缘106被保留,外围边缘106内侧的中间区域会出现凹陷区103。Taiko工艺能够减少晶圆翘曲,一定程度上提高晶圆强度,然而晶圆测试时却面临一些列问题。
对上述Taiko晶圆进行测试时,为了更好地适应晶圆10的背面形状并支撑晶圆10,通常对支撑晶圆的传统的晶圆测试机台的卡盘20进行改造,如图2所示,将卡盘20设计为具有凸台201的构造。该凸台201与晶圆背面102的凹陷区103的形状及大小相适应,以便更加稳固更加均匀地支撑晶圆,进行后续的中测。
然而,如图2所示对卡盘进行改造,涉及到设备改造,势必会增加测试成本,并且改造后无法零成本还原,也无法兼容测试传统non-Taiko晶圆。由此导致晶圆测试机台的利用率降低,晶圆测试成本增加。
实施例一
为了克服现有技术中存在的晶圆测试机台的利用率低、测试成本增加等问题,本实施例提供一种提高晶圆探针台利用率的方法,如图3所示,该方法包括如下步骤:
提供一晶圆,包括晶圆正面及晶圆背面,对所述晶圆进行背面研磨减薄处理及背金处理;
在所述晶圆背面的至少部分区域贴附金属贴片,所述金属贴片的中心与所述晶圆的中心重合;其中,贴附所述金属贴片的所述晶圆背面整体呈现平面式;
将贴附有所述金属贴片的所述晶圆放置到所述探针台上进行测试。
在本实施例的一优选实施例中,所述金属贴片包括圆盘形金属贴片,所述金属贴片选自金、银和铜片中的任意一种。更优选地,出于经济成本考虑,该金属贴片可以选为铜片。
在本实施例的另一优选实施例中,在所述晶圆的背面设置贴片的步骤包括如下步骤:
在所述晶圆的背面涂刷锡膏;
在所述锡膏上贴附所述金属贴片;
加热所述晶圆,所述金属贴片通过锡膏与所述晶圆粘合在一起。
本实施例中,晶圆的背面贴附有金属贴片,能够有效防止出现晶圆翘曲现象,提高晶圆的强度,降低搬运过程中晶圆损坏的风险。并且所述金属贴片不会影响晶圆的后续测试,测试完成后可直接进行后续的切割封装。所述锡膏是半导体领域中常用的焊料,其具有良好的导电性,不会影响晶圆的后续测试。并且锡膏能够使得晶圆与贴片牢固结合,在后续搬运或切割等工艺中,不会使晶圆损坏。
在本实施例的一优选实施例中,如图4所示,提供的晶圆40包括晶圆正面401、晶圆背面402,在该优选实施例中,采用taiko工艺对所述晶圆背面进行研磨减薄处理,保留所述晶圆40的外围边缘406,沿所述外围边缘406的内侧对所述晶圆背面402的中间区域进行研磨减薄直至所需厚度,在所述晶圆背面402的中间区域形成凹陷区403。在所述凹陷403的表面贴附内金属贴片404,所述金属贴片404的直径介于190mm~290mm,所述金属贴片的厚度介于0.3mm~0.8mm。所述外围边缘406的宽度通常介于3mm~5mm。
在上述优选实施例的更进一步的实施例中,晶圆40包括8”和12”的晶圆,在所述8”的晶圆40中,所述凹陷区403的直径大约为190mm,深度介于0.3mm~0.8mm。在该8”的晶圆中,所述金属贴片404的直径大约为190mm,厚度介于0.3mm~0.8mm。在所述12”的晶圆中,所述凹陷区的直径大约为290mm,深度介于0.3mm~0.8mm。在该12”的晶圆中,所述金属贴片404的直径大约为290mm,厚度介于0.3mm~0.8mm。如上设置在所述晶圆的所述凹陷区的所述金属贴片能够完全填充所述凹陷区403,使得晶圆的背面整体上平面式的。对于上述金属贴片404的直径及厚度,可以根据实际测试的晶圆尺寸及其凹陷区的尺寸在上述直径及厚度范围内选取合适的尺寸值或尺寸范围。
如图5所示,贴附有所述金属贴片404后的晶圆40能够直接放置在传统测试机台的卡盘20’上,在传统的测试机台上进行测试,而无需对测试机台的卡盘20’进行图2所述的改造。由此减少了设备改造步骤,减少了测试成本,提高了测试机台的利用率。
本实施例的更加优选的实施例中,如图6所示,晶圆背面402包括经背金工艺形成的背面金属镀层405。其中,所述金属贴片404及背面金属镀层405的厚度之和与所述凹陷区403的深度相当。
本实施例获得的半导体器件的晶圆背面是平面式的,能够直接放置在传统测试机台的卡盘上,在传统的测试机台上进行测试,无需对测试机台的卡盘进行任何改造。由此减少了设备改造步骤,减少了测试成本,提高了测试机台的利用率。
实施例二
本实施例同样提供一种提高晶圆探针台利用率的方法,与实施例一的相同之处不再赘述,其不同之处在于:
在本实施例中,如图7所示,提供的晶圆70包括晶圆正面701、晶圆背面702,采用non-taiko工艺对所述晶圆背面702进行研磨减薄处理直至所需厚度,晶圆背面702贴附有金属贴片704。在该实施例中,金属贴片704覆盖整个晶圆背面702,所述金属贴片的直径介于200mm~300mm,所述金属贴片的厚度介于0.3mm~0.8mm。
在本实施例的更进一步的实施例中,晶圆70包括8”和12”的晶圆,在所述8”的晶圆70中,金属贴片704的直径大约为200mm,厚度介于0.3mm~0.8mm。在所述12”的晶圆70中,金属贴片704的直径大约为300mm,厚度介于0.3mm~0.8mm。对于上述金属贴片704的直径及厚度,同样可以根据实际测试的晶圆尺寸及其凹陷区的尺寸在上述直径及厚度范围内选取合适的尺寸值或尺寸范围。
如上所述金属贴片完全覆盖所述晶圆背面702,晶圆背面702整体上仍是平面式的。仍然如图7所示,晶圆70的晶圆背面702包括经背金工艺形成的背面金属镀层705。
在本实施例的其他优选实施例中,金属贴片可以不完全覆盖晶圆的背面,而是贴附在晶圆背面的部分区域中。此时,可以对晶圆背面需要贴附金属贴片的区域进行减薄处理,然后再贴附金属贴片。并且保证设置有贴片的晶圆背面整体上仍然是平面式的。
如上所述,在晶圆背面贴附金属贴片,提高了晶圆的强度,能够有效防止出现晶圆翘曲现象,同时能够降低搬运过程中晶圆损坏的风险。并且所述金属贴片不会影响晶圆的后续测试。
实施例三
本实施例同样提供一种提高晶圆探针台利用率的方法,与实施例一或二的相同之处不再赘述,其不同之处在于:
测试完成后将贴附有所述金属贴片的所述晶圆进行切割并封装。
在进行晶圆的切割封装之前,还可以对贴附有金属贴片的晶圆进行背面研磨减薄。
在本实施例的一优选实施例中,如图8所示,可以将晶圆连同其背面的金属贴片一起切割,形成独立的晶粒30,然后对独立的晶粒30进行封装。
在本实施例的另一优选实施例中,以图7所示的晶圆为例,对晶圆及晶圆背面的金属贴片704进行切割,但是,在该优选实施例中,以多晶粒组合的形式对晶圆及金属贴片704进行切割,例如以图9中方框A所示的3×3的晶粒组合的形式进行切割,切割出的多晶粒组合如图10所示。在该多晶粒组合中,各晶粒背面的金属贴片704不完全切穿,并且该多晶粒组合以功率模组50的形式进行封装。
在本实施例中,如上所述,贴附有金属贴片的晶圆经测试后,无需去除该金属贴片,直接进入后续的切割封装过程,即,本发明的半导体器件制造方法将切割封装前的贴片工艺移至晶圆测试之前的制程,这既不会对测试阶段的环境造成污染,同时适合后续的切割和封装制程。
实施例四
本实施例提供一种半导体器件,该半导体器件包括:
晶圆,该晶圆包括晶圆正面及晶圆背面,所述晶圆背面包括背金工艺形成的背面金属镀层;以及
贴附在所述晶圆背面的至少部分区域的贴片;
其中,所述金属贴片的中心与所述晶圆的中心重合,并且贴附有所述金属贴片的所述晶圆背面整体呈现平面式。
在本实施例的一优选实施例中,所述金属贴片包括圆盘形金属贴片,所述金属贴片选自金、银和铜片中的任意一种。更优选地,出于经济成本考虑,该贴片可以选为铜片。
在本实施例的另一优选实施例中,所述半导体器件还包括涂覆在所述晶圆背面的至少部分区域和所述金属贴片之间的锡膏层,所述金属贴片通过所述锡膏层粘合在所述晶圆背面。
再次参照图4,在本实施例的另一优选实施例中,晶圆40的外围边缘406的厚度大于中间区域的厚度,所述中间区域形成凹陷区403,金属贴片404贴附在凹陷区403的表面上,通常,该外围边缘406的宽度介于3mm~5mm。在该优选实施例中,金属贴片404的直径与所述凹陷区403的直径相当,其厚度与凹陷区403的深度相当,所述金属贴片404的直径介于190mm~290mm,所述金属贴片的厚度介于0.3mm~0.8mm。例如,在8’晶圆中,金属贴片404的直径近似为190mm或200mm,厚度介于0.3mm~0.8mm;在12”晶圆中,金属贴片404的直径近似290mm或300mm,厚度介于0.3mm~0.8mm。
对于上述金属贴片404的直径及厚度,可以根据实际测试的晶圆尺寸及其凹陷区的尺寸在上述直径及厚度范围内选取合适的尺寸值或尺寸范围。
再次参照图6,在本实施例的另一优选实施例中,所述晶圆背面402还包括通过背金工艺形成的背面金属镀层405。
再次参照图7,在本实施例的另一优选实施例中,半导体器件的晶圆70包括晶圆正面701、晶圆背面702。在晶圆背面702贴附有金属贴片704,所述金属贴片704的直径介于200mm~300mm,所述金属贴片的厚度介于0.3mm~0.8mm。在该实施例中,金属贴片704覆盖整个背面702。
晶圆70包括8”和12”的晶圆,在所述8”的晶圆70中,金属贴片704的直径大约为200mm,厚度介于0.3mm~0.8mm。在所述12”的晶圆70中,金属贴片704的直径大约为300mm,厚度介于0.3mm~0.8mm。如上设置在所述晶圆的金属贴片完全覆盖所述背面702,使得晶圆背面整体上仍是平面式的。对于上述金属贴片704的直径及厚度,同样可以根据实际测试的晶圆尺寸及其凹陷区的尺寸在上述直径及厚度范围内选取合适的尺寸值或尺寸范围。仍然如图7所示,晶圆背面702还包括经背金工艺形成的背面金属镀层705。
在本优选实施例中,金属贴片也可以不完全覆盖晶圆的背面,而是设置在晶圆背面的部分区域中。此时,可以对晶圆背面需要设置贴片的区域进行减薄处理,然后再设置贴片。并且保证设置有贴片的晶圆背面整体上仍然是平面式的。
本实施例的半导体器件,其晶圆背面整体上呈平面式,可以直接放置在传统测试机台的卡盘上,在传统的测试机台上进行测试,而无需对测试机台的卡盘进行实施例一所述的改造。由此减少了设备改造步骤,减少了测试成本,提高了测试机台的利用率。
实施例五
本实施例提供一种半导体器件,再次参照图8,该半导体器件包括自晶圆切割出的单独的晶粒30,以及贴附在晶粒30背面的金属贴片。该晶粒30以独立的晶粒形式进行封装。
实施例六
本实施例提供一种半导体器件,再次参照图10,该半导体器件包括自晶圆切割出的多晶粒组合,例如图10所示的3×3晶粒组合。多晶粒组合及所述贴附在所述多晶粒组合的背面的所述金属贴片以功率模组50的形式进行封装,其中,在所述功率模组50中,所述金属贴片未完全切穿。
综上,本发明上述实施例提供的提高晶圆探针台利用率的方法具有如下技术效果:
1、晶圆背面贴附金属贴片后,晶圆背面整体上是平面的,尤其对于Taiko晶圆,在其背面的凹陷区贴附金属贴片,并且贴片的厚度与凹陷区的深度一致,使得Taiko晶圆的背面整体呈平面式。这样晶圆能够直接在传统的测试机台上进行测试。提高了测试机台的利用率,降低晶圆测试的成本。
2、贴附有金属贴片的晶圆经测试后,无需去除该金属贴片,便可进入后续的切割封装过程,即,本发明的半导体器件制造方法将切割封装前的贴片工艺移至晶圆测试之前的制程,这既不会对测试阶段的环境造成污染,同时适合后续的切割和封装制程。
3、通过在晶圆背面贴附金属贴片,提高了晶圆的强度,同时能够降低搬运过程中晶圆损坏的风险,对于传统的non-Taiko晶圆,贴附金属贴片还能够有效防止出现晶圆翘曲现象。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明,本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (7)

1.一种提高晶圆探针台利用率的方法,其特征在于,包括以下步骤:
提供一晶圆,包括晶圆正面及晶圆背面,对所述晶圆进行背面研磨减薄处理及背金处理;
在所述晶圆背面的至少部分区域贴附金属贴片,所述金属贴片的中心与所述晶圆的中心重合;其中,贴附所述金属贴片后,所述晶圆背面整体呈现平面式;
将贴附有所述金属贴片的所述晶圆放置到所述晶圆探针台上进行测试,所述晶圆探针台放置所述晶圆的一面为平整表面;
对贴附有所述金属贴片的所述晶圆进行背面研磨减薄;
将贴附有所述金属贴片的所述晶圆进行切割并封装。
2.根据权利要求1所述的方法,其特征在于,所述金属贴片包括圆盘形金属贴片,所述金属贴片选自金、银和铜片中的任意一种。
3.根据权利要求1所述的方法,其特征在于,对所述晶圆背面进行研磨减薄处理,减薄处理后所述晶圆背面的中间区域形成厚度小于外围边缘厚度的凹陷区;在所述凹陷区的表面贴附所述金属贴片,所述金属贴片的形状、尺寸与所述凹陷区的形状、尺寸吻合。
4.根据权利要求1所述的方法,其特征在于,对所述晶圆背面进行研磨减薄,减薄处理后所述晶圆背面呈现平面式,在所述晶圆背面贴附所述金属贴片。
5.根据权利要求1所述的方法,其特征在于,所述金属贴片的直径介于190mm~290mm或200mm~300mm,所述金属贴片的厚度介于0.3mm~0.8mm。
6.根据权利要求1所述的方法,其特征在于,对所述晶圆进行切割并封装包括:
将所述晶圆连同其背面的金属贴片一起切割,形成单独的晶粒,然后进行封装;或者
以多晶粒组合的形式对所述晶圆及贴附在所述晶圆背面的所述金属贴片进行切割,其中所述金属贴片不完全切穿,并且所述多晶粒组合以功率模组的形式进行封装。
7.根据权利要求1-6中任一项所述的方法,其特征在于,在所述晶圆背面的至少部分区域贴附金属贴片的步骤包括:
在所述晶圆背面的至少部分区域涂覆锡膏层;
在所述锡膏上贴附所述金属贴片;
加热所述晶圆、锡膏层及所述金属贴片,所述金属贴片通过锡膏层与所述晶圆粘合在一起。
CN201910047407.2A 2019-01-18 2019-01-18 一种提高晶圆探针台利用率的方法 Active CN111463141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910047407.2A CN111463141B (zh) 2019-01-18 2019-01-18 一种提高晶圆探针台利用率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910047407.2A CN111463141B (zh) 2019-01-18 2019-01-18 一种提高晶圆探针台利用率的方法

Publications (2)

Publication Number Publication Date
CN111463141A CN111463141A (zh) 2020-07-28
CN111463141B true CN111463141B (zh) 2023-05-02

Family

ID=71678206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910047407.2A Active CN111463141B (zh) 2019-01-18 2019-01-18 一种提高晶圆探针台利用率的方法

Country Status (1)

Country Link
CN (1) CN111463141B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463160A (zh) * 2019-01-18 2020-07-28 芯恩(青岛)集成电路有限公司 一种半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931114A (zh) * 2011-08-11 2013-02-13 无锡华润上华科技有限公司 一种晶圆测试方法
CN103811396A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片封装工艺用治具
CN104517804A (zh) * 2014-07-29 2015-04-15 上海华虹宏力半导体制造有限公司 太鼓减薄工艺的去环方法
CN108231567A (zh) * 2016-12-09 2018-06-29 和舰科技(苏州)有限公司 一种晶背减薄方法及所使用的圆形治具
CN108621021A (zh) * 2017-03-23 2018-10-09 株式会社迪思科 晶片的研磨方法和研磨装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097404B (zh) * 2009-12-10 2013-09-11 万国半导体有限公司 低衬底电阻的晶圆级芯片尺寸封装及其制造方法
CN104124176B (zh) * 2013-04-24 2018-05-04 万国半导体股份有限公司 制备应用在倒装安装工艺上的半导体器件的方法
CN105448854A (zh) * 2014-08-29 2016-03-30 万国半导体股份有限公司 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法
US10043676B2 (en) * 2015-10-15 2018-08-07 Vishay General Semiconductor Llc Local semiconductor wafer thinning
CN105428220B (zh) * 2015-12-22 2017-12-05 上海华虹宏力半导体制造有限公司 太鼓减薄工艺的环切工艺方法
US10461000B2 (en) * 2016-08-08 2019-10-29 Semiconductor Components Industries, Llc Semiconductor wafer and method of probe testing
CN107910288B (zh) * 2017-10-31 2020-04-24 华天科技(昆山)电子有限公司 基于太鼓晶圆的晶圆级封装结构及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931114A (zh) * 2011-08-11 2013-02-13 无锡华润上华科技有限公司 一种晶圆测试方法
CN103811396A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片封装工艺用治具
CN104517804A (zh) * 2014-07-29 2015-04-15 上海华虹宏力半导体制造有限公司 太鼓减薄工艺的去环方法
CN108231567A (zh) * 2016-12-09 2018-06-29 和舰科技(苏州)有限公司 一种晶背减薄方法及所使用的圆形治具
CN108621021A (zh) * 2017-03-23 2018-10-09 株式会社迪思科 晶片的研磨方法和研磨装置

Also Published As

Publication number Publication date
CN111463141A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
TWI524404B (zh) Packaging substrate processing methods
US6949158B2 (en) Using backgrind wafer tape to enable wafer mounting of bumped wafers
CN106024710A (zh) 制造半导体器件的方法
EP1107299A3 (en) Process for producing semiconductor devices
KR20040006546A (ko) 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
CN103295923A (zh) 制造半导体器件的方法和半导体器件
US8524576B2 (en) Wafer processing method
CN111463141B (zh) 一种提高晶圆探针台利用率的方法
CN108231567B (zh) 一种晶背减薄方法及所使用的圆形治具
CN209401606U (zh) 一种半导体器件
CN111463160A (zh) 一种半导体器件及其制造方法
JP2001060591A (ja) 半導体装置の製造方法
JP3803214B2 (ja) 半導体装置の製造方法
CN101145521B (zh) 半导体装置的制造方法、半导体晶片以及半导体装置
CN111613545B (zh) 一种晶圆测试结构及晶圆测试方法
CN114823590A (zh) 一种扇出型晶圆级芯片的封装方法及其封装结构
JP2020057710A (ja) ウェーハの加工方法
CN113539956A (zh) 一种晶片的加工方法
CN111613546B (zh) 一种晶圆测试结构及晶圆测试方法
US20070035034A1 (en) System and Method for Improved Auto-Boating
JP2000340530A (ja) 半導体装置およびその製造方法
JP6455837B2 (ja) 半導体装置の製造方法
JP2002120132A (ja) 個片化された半導体チップ厚みの均一化方法
TWI460780B (zh) 研磨切割晶圓的方法及其生產線機台
CN115083889A (zh) 晶圆的研磨方法及晶圆的处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant