CN111769051A - 封装贴片定位方法 - Google Patents

封装贴片定位方法 Download PDF

Info

Publication number
CN111769051A
CN111769051A CN201910260048.9A CN201910260048A CN111769051A CN 111769051 A CN111769051 A CN 111769051A CN 201910260048 A CN201910260048 A CN 201910260048A CN 111769051 A CN111769051 A CN 111769051A
Authority
CN
China
Prior art keywords
positioning
chip
mounting
packaged
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910260048.9A
Other languages
English (en)
Inventor
霍炎
陈莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN201910260048.9A priority Critical patent/CN111769051A/zh
Publication of CN111769051A publication Critical patent/CN111769051A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本申请提供一种封装贴片定位方法，其包括：在载板上划分多个贴装区和空白区，所述空白区围绕所述贴装区设置；在所述空白区设置定位标识；将待封装芯片对应于所述定位标识贴装于所述贴装区，且所述待封装芯片与所述贴装区一一对应。本申请通过在载板的空白区设置定位标识，通过定位标识定位待封装贴片在载板上的精确位置，可以保证在贴装芯片工序中的贴装精度，并可以根据定位标识的位置来检测芯片贴装精度，以便能够实时调整待封装贴片的贴装的位置，同时可以满足后续工序精密生产要求，从而保证了后期封装的成功率及产品的良率。

Description

封装贴片定位方法
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种封装贴片定位方法。
背景技术
常见的半导体封装技术，比如芯片封装技术主要包含下述工艺过程：首先在载板上贴一层膜，该膜可以通过加热或者激光降解。将裸片正面粘接在载板上，进行热压塑封，然后将载板剥离，然后在裸片正面进行再布线工艺，形成再布线结构，并进行封装。
如图1所示，在将裸片1贴装于载板2上时，由于在载板2上无参照点，无法精确定位裸片1的位置，在贴装后也无法测量裸片1的贴装精度，使得后续的再布线工艺中，难以定位裸片1在载板2中的精确位置，对再布线工艺产生很大影响，甚至使得再布线工艺难以进行。
发明内容
本发明提供一种封装贴片定位方法，可以保证在贴装芯片工序中的贴装精度，并能够实时调整待封装贴片的贴装的位置。
为实现上述目的，本发明实施例提供一种封装贴片定位方法，其包括：
在载板上划分多个贴装区和空白区，所述空白区围绕所述贴装区设置；
在所述空白区设置定位标识；
将待封装芯片对应于所述定位标识贴装于所述贴装区，且所述待封装芯片与所述贴装区一一对应。
可选的，所述空白区还设有多个分割道，所述分割道沿所述载板的长度方向、以及宽度方向间隔排列，所述贴装区位于同一方向排列的相邻的两个所述分割道之间，所述定位标识设于不同方向排列的两个所述分割道的相交处。
可选的，所述定位标识为定位孔。
可选的，在所述空白区设置所述定位孔包括：
在所述载板的空白区制作所述定位孔；
对所述载板进行药水处理，使所述定位孔的底部颜色加深；
研磨所述载板的表面。
可选的，通过腐蚀或者机械加工的方式在所述载板的空白区制作所述定位孔。
可选的，对所述定位孔进行药水处理时，用于药水处理的药水包含氢氧化钠和亚硝酸钠，其中，1升所述药水中含有所述氢氧化钠70g～90g，含有所述亚硝酸钠50g～70g。
可选的，对所述定位孔进行药水处理时，所采用的工作温度为135℃～155℃；和/或，
对所述定位孔进行药水处理的时长为5分钟～15分钟。
可选的，研磨所述载板的表面时，研磨头的旋转速度为10000rpm-30000rpm；和/或，
研磨所述载板的表面时，研磨时长为10分钟～30分钟。
可选的，研磨所述载板的表面时，供给含有研磨砂的研磨液以进行研磨；及
所述研磨砂的颗粒度为100目-150目。
可选的，将待封装芯片对应于所述定位标识贴装于所述贴装区包括：
通过贴片机识别所述定位标识的位置；
所述贴片机根据所述定位标识的位置，将所述待封装芯片贴装于所述贴装区。
本申请实施例提供的上述封装贴片定位方法，通过在载板的空白区设置定位标识，通过定位标识定位待封装贴片在载板上的精确位置，可以保证在贴装芯片工序中的贴装精度，并可以根据定位标识的位置来检测芯片贴装精度，以便能够实时调整待封装贴片的贴装的位置，同时可以满足后续工序精密生产要求，从而保证了后期封装的成功率及产品的良率。
附图说明
图1是现有技术中的裸片贴装于载板上的剖面结构示意图。
图2是根据本公开一实例性实施例提出的封装贴片定位方法的流程图。
图3是根据本公开一示例性实施例提出的定位孔、待封装贴片在载板上的正面结构示意图。
图4是根据本公开另一示例性实施例提供的定位孔、待封装贴片在载板上的正面结构示意图。
图5是根据本公开又一示例性实施例提供的定位孔、待封装贴片在载板上的正面结构示意图。
图6是根据本公开再一示例性实施例提供的定位孔、待封装贴片在载板上的正面结构示意图。
图7是根据本公开一示例性实施例提供的定位孔、待封装贴片在载板上的正面结构示意图。
图1中附图标记说明
裸片1
载板2
图2至图7中附图标记说明
待封装芯片10
载板20
空白区21
分割道30
定位孔40
长度方向L
宽度方向W
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
根据本公开的各个实施例，提供了一种封装贴片定位方法。在封装过程中，在载板上划分多个贴装区和空白区，所述空白区围绕所述贴装区设置；在所述空白区设置定位标识；将待封装芯片对应于所述定位标识贴装于所述贴装区，且所述待封装芯片与所述贴装区一一对应。通过在载板的空白区设置定位标识，通过定位标识定位待封装贴片在载板上的位置，可以保证在贴装芯片工序中的贴装精度，并可以根据定位标识的位置来检测芯片贴装精度，以便能够实时调整待封装贴片的贴装的位置。
如图2、图3、图4、图5、图6和图7所示，本公开提供一种封装贴片定位方法。
图2是根据本公开一实例性实施例提出的封装贴片定位方法的流程图。如图2所示，封装贴片定位方法包括下述步骤：
步骤100：在载板上划分多个贴装区和空白区，所述空白区围绕所述贴装区设置；
步骤200：在所述空白区设置定位标识；
步骤300：将待封装芯片对应于所述定位标识贴装于所述贴装区，且所述待封装芯片与所述贴装区一一对应。
在步骤100中，载板20上的贴装区用于贴装待封装芯片10；空白区2围绕所述贴装区设置，为非贴装待封装芯片10的区域，即无效区域。空白区21围绕所述贴装区设置，一方面可以用于隔断相邻的两个贴装区，从而保证相邻的两个贴装区之间的间距；另一方面可以保证靠近载板20的边缘的贴装区与载板20的边缘保持一定的距离。在完成上述步骤后的贴装有待封装芯片10的载板20的正面结构示意图如图3至图7所示。从图中可以看到，由于待封装芯片10贴装于贴装区，因此，从正面视角观察，待封装芯片10已经完全将贴装区遮挡住。
空白区21还设有多个分割道30，分割道30沿载板20的长度方向L、以及宽度方向W间隔排列，所述贴装区位于同一方向排列的相邻的两个分割道30之间，所述定位标识设于不同方向排列的两个分割道30的相交处。这样，通过分割道30将载板20的表面区域分为多个小区域，贴装区在每一个小区域中，以保证相邻的两个贴装区之间保持一定的间距；同时，通过设置分割道30也方便了定位标识的设置。
在本实施例中，在空白区21设置定位标识，而不是在贴装区设置定位标识，其优点在于，在贴装完待封装芯片10之后，在贴装区设置的定位标识已经被待封装芯片10遮挡，因此无法作为参照点对待封装芯片10的倾斜、角度等问题进行识别和调整；而在空白区21设置的定位标识不会被贴装后的待封装芯片10遮挡，既可以保证在贴装芯片工序中的贴装精度，同时可以满足后续工序精密生产要求。而在空白区21设置定位标识相较于在待封装芯片10上设置定位标识，在空白区21设置定位标识的优点在于保证了产品加工时的精度，而在待封装芯片10上设置定位标识，如果设备加工时出现公差偏移等故障，直接会影响后续工序产品的精度。
在本实施例中，由于一般载板20为矩形，因此，分割道30是沿载板20的长度方向L或者宽度方向W进行排列，以方便定位，但不限于此，也可以是沿其他方向进行排列。同样，在本实施例中，同一方向排列的相邻的两个分割道30之间的距离均相等，但不限于此，也可以是不相等。
在本实施例中，所述定位标识为定位孔40。定位孔40的俯视(面向载板20的视角)形状为圆形、或者方形、或者十字形。定位孔40的形状为圆形的结构如图3所示。定位孔40的形状为方形的结构如图4所示。定位孔40的形状为十字形的结构如图5所示。定位孔40也可以是多个小孔为一组的阵列，如图6所示。
如图7所示，由于定位孔40是在空白区21设置的，从而可以实现不同尺寸的待封装芯片10共用一个载板20，图7中的左侧为尺寸较大的待封装芯片10，右侧为尺寸较小的待封装芯片10。
在步骤200中，在所述空白区设置所述定位标识，即在所述空白区设置所述定位孔的具体步骤包括：
步骤201：在所述载板的空白区制作所述定位孔；
步骤202：对所述载板进行药水处理，使所述定位孔的底部颜色加深；
步骤203：研磨所述载板的表面。
通过上述步骤，可以使得定位孔40的底部颜色加深，从而形成用于对位的强对比度图形。
在步骤201中，可以通过腐蚀或者机械加工的方式在所述载板20的空白区21制作所述定位孔40，但不限于此，也可以采用激光、光刻等方式制作所述定位孔40。
在步骤202中，发明人(们)通过大量试验得出，在一些实施例中，对所述定位孔40进行药水处理时，用于药水处理的药水包含氢氧化钠和亚硝酸钠，其中，1升所述药水中含有所述氢氧化钠70g～90g，含有所述亚硝酸钠50g～70g。上述药水含量的设置，其药水处理效果较佳。
发明人(们)通过大量试验得出，在一些实施例中，对所述定位孔40进行药水处理时，所采用的工作温度为135℃～155℃，其药水处理效果较佳。
发明人(们)通过大量试验得出，在一些实施例中，对所述定位孔40进行药水处理的时长为5分钟～15分钟，其药水处理效果较佳。
在步骤203中，发明人(们)通过大量试验得出，在一些实施例中，研磨所述载板20的表面时，研磨头的旋转速度为10000rpm-30000rpm，其研磨效果较佳。
发明人(们)通过大量试验得出，在一些实施例中，研磨所述载板20的表面时，研磨时长为10分钟～30分钟，其研磨效果较佳。
发明人(们)通过大量试验得出，在一些实施例中，研磨所述载板20的表面时，供给含有研磨砂的研磨液以进行研磨。具体地，所述研磨砂的颗粒度为100目-150目，其研磨效果较佳。
在步骤300中，将待封装芯片对应于所述定位标识贴装于所述贴装区的具体步骤包括：
步骤301：通过贴片机识别所述定位标识的位置，具体地，通过贴片机的对位镜头读取所述定位标识的位置；
步骤302：所述贴片机根据所述定位标识的位置，将所述待封装芯片贴装于所述贴装区。
这样，通过贴片机识别所述定位标识的位置，并根据所述定位标识的位置，将所述待封装芯片贴装于所述贴装区，能够精确定位待封装芯片的待贴装位置，保证在贴装芯片工序中的贴装精度，并可以根据定位标识的位置来检测芯片贴装精度，以便能够实时调整待封装贴片的贴装的位置。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种封装贴片定位方法，其特征在于，其包括：
在载板上划分多个贴装区和空白区，所述空白区围绕所述贴装区设置；
在所述空白区设置定位标识；
将待封装芯片对应于所述定位标识贴装于所述贴装区，且所述待封装芯片与所述贴装区一一对应。
2.如权利要求1所述的封装贴片定位方法，其特征在于，所述空白区还设有多个分割道，所述分割道沿所述载板的长度方向、以及宽度方向间隔排列，所述贴装区位于同一方向排列的相邻的两个所述分割道之间，所述定位标识设于不同方向排列的两个所述分割道的相交处。
3.如权利要求1所述的封装贴片定位方法，其特征在于，所述定位标识为定位孔。
4.如权利要求3所述的封装贴片定位方法，其特征在于，在所述空白区设置所述定位孔包括：
在所述载板的空白区制作所述定位孔；
对所述载板进行药水处理，使所述定位孔的底部颜色加深；
研磨所述载板的表面。
5.如权利要求4所述的封装贴片定位方法，其特征在于，通过腐蚀或者机械加工的方式在所述载板的空白区制作所述定位孔。
6.如权利要求4所述的封装贴片定位方法，其特征在于，对所述定位孔进行药水处理时，用于药水处理的药水包含氢氧化钠和亚硝酸钠，其中，1升所述药水中含有所述氢氧化钠70g～90g，含有所述亚硝酸钠50g～70g。
7.如权利要求4所述的封装贴片定位方法，其特征在于，对所述定位孔进行药水处理时，所采用的工作温度为135℃～155℃；和/或，
对所述定位孔进行药水处理的时长为5分钟～15分钟。
8.如权利要求4所述的封装贴片定位方法，其特征在于，研磨所述载板的表面时，研磨头的旋转速度为10000rpm-30000rpm；和/或，
研磨所述载板的表面时，研磨时长为10分钟～30分钟。
9.如权利要求4所述的封装贴片定位方法，其特征在于，研磨所述载板的表面时，供给含有研磨砂的研磨液以进行研磨；及
所述研磨砂的颗粒度为100目-150目。
10.如权利要求1-9中任意一项所述的封装贴片定位方法，其特征在于，将待封装芯片对应于所述定位标识贴装于所述贴装区包括：
通过贴片机识别所述定位标识的位置；
所述贴片机根据所述定位标识的位置，将所述待封装芯片贴装于所述贴装区。
CN201910260048.9A 2019-04-02 2019-04-02 封装贴片定位方法 Pending CN111769051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910260048.9A CN111769051A (zh) 2019-04-02 2019-04-02 封装贴片定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910260048.9A CN111769051A (zh) 2019-04-02 2019-04-02 封装贴片定位方法

Publications (1)

Publication Number Publication Date
CN111769051A true CN111769051A (zh) 2020-10-13

Family

ID=72718635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910260048.9A Pending CN111769051A (zh) 2019-04-02 2019-04-02 封装贴片定位方法

Country Status (1)

Country Link
CN (1) CN111769051A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116456709A (zh) * 2023-06-16 2023-07-18 中电国基北方有限公司 通用型平面阵列贴片封装模具及管壳定位调整方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644102A (en) * 1994-03-01 1997-07-01 Lsi Logic Corporation Integrated circuit packages with distinctive coloration
JPH09181098A (ja) * 1995-12-27 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JP2009302395A (ja) * 2008-06-16 2009-12-24 Sharp Corp 実装基板
US20110127644A1 (en) * 2009-11-27 2011-06-02 Hynix Semiconductor Inc. Wafer and method for forming the same
CN103429006A (zh) * 2013-08-20 2013-12-04 中国电子科技集团公司第十四研究所 一种利用smt贴片机进行bga植球的方法
CN105374731A (zh) * 2015-11-05 2016-03-02 南通富士通微电子股份有限公司 封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644102A (en) * 1994-03-01 1997-07-01 Lsi Logic Corporation Integrated circuit packages with distinctive coloration
JPH09181098A (ja) * 1995-12-27 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JP2009302395A (ja) * 2008-06-16 2009-12-24 Sharp Corp 実装基板
US20110127644A1 (en) * 2009-11-27 2011-06-02 Hynix Semiconductor Inc. Wafer and method for forming the same
CN103429006A (zh) * 2013-08-20 2013-12-04 中国电子科技集团公司第十四研究所 一种利用smt贴片机进行bga植球的方法
CN105374731A (zh) * 2015-11-05 2016-03-02 南通富士通微电子股份有限公司 封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116456709A (zh) * 2023-06-16 2023-07-18 中电国基北方有限公司 通用型平面阵列贴片封装模具及管壳定位调整方法
CN116456709B (zh) * 2023-06-16 2023-10-31 中电国基北方有限公司 通用型平面阵列贴片封装模具及管壳定位调整方法

Similar Documents

Publication Publication Date Title
CN107301978B (zh) 具有多个共面中介元件的半导体封装
US10872801B2 (en) Target substrate with micro semiconductor structures
CN105931956A (zh) 晶片分割方法
US20070123001A1 (en) System and method for separating and packaging integrated circuits
CN105304561A (zh) 晶片的加工方法
CN211858644U (zh) 用于半导体器件接合的对准载具和对准系统
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN104037133B (zh) 一种圆片级芯片扇出封装方法及其封装结构
CN105206571A (zh) 晶片的加工方法
CN106384105B (zh) 指纹识别模组的制造方法
CN110993588A (zh) 芯片模组及其制作方法和电子设备
CN105895540A (zh) 晶圆背面印胶的封装方法
CN111769051A (zh) 封装贴片定位方法
CN104009001B (zh) 层叠晶片的加工方法和粘合片
US7205643B2 (en) Stray field shielding structure for semiconductors
US20130264686A1 (en) Semiconductor wafer processing
JP2014022395A (ja) 半導体パッケージ用透明基板および半導体パッケージの製造方法
CN104795317A (zh) 晶圆定位方法
US10304716B1 (en) Package structure and manufacturing method thereof
TWI803128B (zh) 面板級封裝中半導體晶粒的接合後檢測方法及系統
CN114284243A (zh) 键合用晶圆、键合结构以及键合方法
CN109216216A (zh) 半导体封装的制造方法
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices
JP2006269490A (ja) ウェーハ識別方法および半導体装置の製造方法
JP2006086200A (ja) 半導体ウェハのダイシング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination