CN211858644U - 用于半导体器件接合的对准载具和对准系统 - Google Patents

用于半导体器件接合的对准载具和对准系统 Download PDF

Info

Publication number
CN211858644U
CN211858644U CN202020390823.0U CN202020390823U CN211858644U CN 211858644 U CN211858644 U CN 211858644U CN 202020390823 U CN202020390823 U CN 202020390823U CN 211858644 U CN211858644 U CN 211858644U
Authority
CN
China
Prior art keywords
alignment
die
semiconductor device
carrier
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020390823.0U
Other languages
English (en)
Inventor
森·阿姆兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pyxis CF Pte Ltd
Original Assignee
Pyxis CF Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pyxis CF Pte Ltd filed Critical Pyxis CF Pte Ltd
Application granted granted Critical
Publication of CN211858644U publication Critical patent/CN211858644U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请公开了一种用于半导体器件接合的对准载具和对准系统，涉及具有高精度和高可扩展性的面板级封装(PLP)。PLP采用具有低膨胀系数的对准载具，该对准载具被构造有具有局部半导体器件对准标记的半导体器件区域。例如，为每个半导体器件附接区域设置局部半导体器件对准标记。取决于面板的尺寸，可以将其分割成多个块，每个块具有含有局部半导体器件对准标记的半导体器件区域。另外，块包括被构造用于附接对准半导体器件的对准半导体器件区域。由于局部半导体器件对准标记和对准半导体器件，减少了线性和非线性位置误差。使用局部半导体器件对准标记和对准半导体器件可以提高产量以及缩放比例，从而提高生产率并降低总成本。

Description

用于半导体器件接合的对准载具和对准系统
技术领域
本公开涉及器件的封装。特别地，本公开涉及对准载具(alignment carrier)和具有相机模块的对准系统，该相机模块被构造用于将对准载具上的半导体器件(例如硅片，裸片(die)，被动件，金属件等)对准以便半导体器件接合。
背景技术
近年来，器件的面板级封装(PLP)受到极大关注。这是由于与常规晶圆级或基板级封装技术相比，可以并行封装的半导体器件的量更多。PLP涉及在用于半导体器件接合的大型载具上附接各个半导体器件。例如，裸片以裸片的行和列的矩阵形式布置在载具上。根据面板尺寸，面板可以容纳比晶圆上明显更多的裸片，例如，比晶圆多3倍至5倍或更多的裸片。这增加了封装产量并降低了成本。
PLP中的重要考虑因素是在目标位置处接合之前将半导体器件精确定位在面板上。常规地，基于面板上的全局参考标记来计算接合位置，并且通过接合头的精确机械运动将各半导体器件放置在预定位置。
然而，常规的PLP技术受限于在载具上具有定位误差。定位误差可能由于诸如几何相关问题(例如，直线度、线性度和正交性)、温度问题(例如，标度的膨胀、滑动和变形)和振动问题(例如，长距离的高速运动可能导致停止位置错误)之类的各种原因而发生。此外，在重构或重组处理期间，载具和面板(封胶的半导体器件)经历膨胀和收缩的热循环。由于载具的重复使用，可能会经历额外的热循环。
面板变形导致几何形状或尺寸不同于原始设计，半导体器件位置是基于原始设计计算的。经历的热循环越多，变形越大。随着面板尺寸增加，变形问题进一步恶化。变形会导致面板上的半导体器件从原始计算位置的移位。半导体器件的移位对接合工艺的产量产生负面影响，从而增加了成本。变形越大，移位越大。移位越大，对产量和成本的负面影响就越大。由于移位误差，后续处理需要大量的误差缓解措施，以更准确地构造电路。
根据前面的讨论，期望在整个接合处理中向PLP提供高精度，以提高产量并改善可扩展性。
实用新型内容
本公开的实施方式总体上涉及器件。特别地，本公开涉及使用对准载具的半导体器件接合。对准载具可用于单裸片封装或多裸片封装的裸片接合，诸如多芯片模块(MCM)。通过具有相机或对准模块的半导体器件接合工具来促进半导体器件接合，该相机或对准模块被构造为将用于接合的半导体器件在对准载具上对准。
在一个实施方式中，一种器件包括用于半导体器件接合的对准载具，该对准载具包括平面载具和在平面载具上限定的半导体器件接合区域。平面载具的每个半导体器件接合区域包括用于半导体器件接合的局部对准标记。
在一个实施方式中，一种用于半导体器件接合器的对准系统包括集成的相机模块，该集成的相机模块被构造为在垂直方向向下观察，以当具有带局部对准标记的半导体器件接合区域的对准载具被安装在所述半导体器件接合器的基座组件上时，检测所述对准载具的要进行半导体器件接合的半导体器件接合区域的局部对准标记。所述集成的相机模块还被构造为在垂直方向向上观察，以观察当被附接到所述半导体器件接合器的用于半导体器件接合的接合头时的半导体器件的底面。所述系统还包括用于接收来自相机模块的输入的对准控制器，所述对准控制器被构造为基于来自所述相机模块的输入来将当被附接到所述接合头时的半导体器件与要进行半导体器件接合的半导体器件接合区域对准，以便半导体器件接合。
在一个实施方式中，一种用于半导体器件接合的方法包括：设置对准载具，该对准载具包括在其上限定的半导体器件接合区域。半导体器件接合区域包括局部对准标记，以促进将用于半导体器件的半导体器件接合的半导体器件与所述半导体器件接合区域对准，并且所述对准载具被安装在半导体器件接合器的基座组件上。该方法还包括通过半导体器件接合器的接合头将用于半导体器件接合的第一半导体器件拾取到所述对准载具上的第一半导体器件接合区域上，并且使用对准系统来将所述第一半导体器件与所述第一半导体器件接合区域对准。该对准系统被构造为在垂直方向上向下观察，以检测所述第一半导体器件接合区域的局部对准标记，并且在所述垂直方向上向上观察，以观察所述第一半导体器件的底面。该方法还包括将所述对准系统的信息发送给控制器，该控制器基于来自所述对准系统的信息将所述第一半导体器件与所述第一半导体器件接合区域对准。该方法继续包括在实现所述第一半导体器件与所述第一半导体器件接合区域的对准之后，通过所述接合头使所述第一半导体器件垂直向下移动到所述对准载具，以将所述第一半导体器件接合到所述对准载具的第一半导体器件接合区域。
通过参照以下描述和附图，本文中公开的实施方式的这些和其他优点和特征将变得明显。此外，应当理解，本文中所描述的各种实施方式的特征不是互相排斥的，而是可以以各种组合和排列而存在。
附图说明
附图被并入在说明书中并形成说明书的一部分，其中相似的标号表示相似的部件，附图例示了本公开的优选实施方式，并且与描述一起用于解释本公开的各种实施方式的原理。
图1示出了半导体晶圆的各种视图；
图2示出了用于裸片接合的对准载具的实施方式的简化俯视图；
图3示出了制备用于裸片接合的对准载具的处理流程的实施方式；
图4示出了接合工具的实施方式的简化侧视图；
图5a至图5b示出了接合工具的相机单元的实施方式的简化俯视图和侧视图；
图5c示出了相机单元的组件的示例性距离配置；
图6示出了对准载具的另一实施方式的一部分；
图7a至图7b示出了具有多个裸片的裸片接合区域的示例性裸片布局；
图8a至图8f示出了将裸片附接到对准载具的裸片接合区域上的简化处理；
图9示出了使用对准载具进行裸片接合的简化流程；
图10a至图10d更详细地示出了对准处理的实施方式；
图11a至图11f示出了使用对准载具的裸片重构处理的实施方式的简化截面图；
图12a至图12c示出了载具基板上的裸片位置检查的处理；
图12d示出了根据DLC计算出的面板组件的分割线；
图13a至图13e示出了在载具基板上的裸片的下游处理的实施方式的简化截面图；以及
图14a至图14b示出了关于下游处理的接合接触件的迹线互连公差的简化侧视图和俯视图，该下游处理使用具有局部裸片对准标记和对准裸片的对准载具。
具体实施方式
实施方式总体上涉及器件，例如，半导体器件或集成电路(IC)。特别地，本公开涉及使用对准载具的器件的半导体器件(例如硅片，裸片(die)，被动件，金属件等)接合。对准载具可用于单裸片封装或多裸片封装的裸片接合，诸如多芯片模块(MCM)。通过具有相机或对准模块的半导体器件接合工具来促进半导体器件接合，该相机或对准模块被构造为将用于接合的半导体器件在对准载具上对准。图1-图14中以裸片接合为例阐述了用于半导体器件接合的对准载具、对准系统及方法，可以理解的是，该对准载具，对准系统和方法同样适用于对硅片，被动件，金属件等半导体器件的接合。
图1示出了半导体晶圆100的简化视图。例如，示出了晶圆的俯视图100a和侧视图100b-100c。晶圆可以是轻掺杂的p型硅片。也可以采用其他类型的晶圆。在晶圆的活性面上形成多个器件105。例如，活性面可以是晶圆的顶面，而非活性面可以是底面。这些器件沿着第一方向(x方向)排成行，并且沿着第二方向(y方向)排成列。在完成晶圆的加工之后，如侧视图100c所示，沿着切割线120在x方向和y方向上对晶圆进行切割以将器件分离成个体晶圆105。
处理过的晶圆可以是来自外部供应商的来料加工晶圆。例如，封装销售商可以接收加工的晶圆。可以将加工的晶圆切成个体裸片，以使用对准载具和装有对准模块的裸片接合工具来进行封装，裸片接合工具用来将用于裸片接合的裸片在对准载具上对准。
图2示出了对准载具200的实施方式的简化俯视图。对准载具被构造为用于裸片接合，诸如将裸片附接到其上。如图所示，对准载具是矩形载具。其他形状的载具也可能是实用的。在优选的实施方式中，面板由具有低膨胀系数(CTE)的材料形成，以使温度变化期间的线性变化最小化。例如，面板可以由CTE等于或小于8的材料形成。此外，该材料应当足够坚固以承受接合工艺期间的处理。另外，该材料应该优选地是磁性的，以使得面板能够在作为整个接合工艺的一部分的磨削工艺期间被牢固地保持。例如，低CTE材料可以包括例如合金42(CTE3-4.5)和合金46(CTE7-8)。其他类型的低CTE材料也可以用于形成对准载具。使用其他材料以及具有其他CTE的材料(包括CTE大于8的材料)形成对准载具也可能是实用的。对准载具的尺寸可以大如600*600mm2(平方毫米)。设置具有其他尺寸的对准载具也可能是实用的。
在一个实施方式中，对准载具包括裸片接合区域240。裸片接合区域被构造为容纳用于裸片接合的裸片。例如，对准载具的每个裸片接合区域被构造为容纳用于裸片接合的裸片。在一个实施方式中，裸片接合区域包括用于将裸片与裸片附接区域252对准的局部对准标记250。例如，每个裸片区域包括其自己的局部裸片对准标记，用于将裸片附接到上面。裸片附接区域是裸片接合区域的在上面附接裸片的区域。
在一个实施方式中，裸片接合区域包括至少两个局部裸片对准标记。设置大于2的其他数量的局部裸片对准标记也可能是实用的。例如，裸片区域可以包括2至4个对准标记。设置其他数量的对准标记(包括多于四个的对准标记)也可能是实用的。如图所示，裸片区域包括4个局部裸片对准标记。例如，局部裸片对准标记位于裸片接合区域的角部上，形成矩形的角部。局部裸片对准标记的其他构造也可能是实用的。
在一个实施方式中，对准标记优选地位于裸片附接区域的外部。例如，对准标记(如图所示)围绕裸片附接区域。设置在裸片附接区域内的对准标记或在裸片附接区域外部和裸片附接区域内的对准标记的组合也可能是实用的。如果需要，在裸片附接区域的外部设置对准标记有利地促进接合后检查。裸片接合区域可以被构造为容纳单个裸片或多个裸片，诸如多芯片模块(MCM)应用。在MCM应用的情况下，在裸片附接区域外部设置对准标记有利地使得对准标记能够用作用于将多个裸片接合到裸片接合区域上的公共对准标记。如果对准标记被设置在这些裸片中一个裸片的裸片附接区域内，则可以为MCM的其他裸片的裸片接合设置附加的对准标记。
在一个实施方式中，将局部裸片对准标记构造用于由共线视觉相机检测以进行对准。可以使用例如激光钻孔在对准载具的裸片接合区域上形成局部裸片对准标记。形成局部对准标记的其他技术也可能是实用的。优选地，局部裸片对准标记是浅对准标记，其利于通过磨削进行去除以用于面板的回收。例如，诸如当不再生产一种裸片时，可以去除局部对准标记，并且针对另一或不同类型的裸片的裸片接合形成新的局部对准标记。
与按常规方式进行的基于全局对准标记计算裸片接合位置相比，为每个裸片接合区域设置局部裸片对准标记提高了每个裸片接合区域的裸片接合的位置精度。此外，通过设置局部裸片对准标记，面板变形或其他定位误差的影响被最小化，提高了裸片在对准载具上的位置精度，从而提高了产量和可扩展性。
可以以矩阵形式构造对准载具的裸片接合区域，裸片接合区域的行和列在第一方向和第二方向上。例如，裸片接合区域240以矩阵形式布置，每个裸片接合区域被构造成容纳一个裸片。对准载具可以包括至少两个指定的对准器件接合区域，例如对准裸片接合区域245(也可以为其他对准器件接合区域，例如对准被动件，对准金属件接合区域等)。例如，对准载具可以包括2至4个对准裸片接合区域。设置其他数量的对准裸片接合区域也可能是实用的。对准裸片接合区域可以位于裸片接合区域矩阵的角部。也可以采用对准裸片接合区域的其他构型。
除了对准裸片接合区域被指定用于对准裸片之外，对准裸片区域类似于面板的其他裸片区域。例如，对准裸片(或对准器件，例如对准被动件，对准金属件等)是接合到对准裸片接合区域(或对准器件接合区域)的裸片(或器件，例如被动件，金属件等)。对准裸片可以是普通裸片，诸如接合在载具的其他裸片接合区域中的裸片。将普通裸片封装并出售给客户并成为产品。例如，对准裸片可以是也用于对准目的的普通裸片。
在其他情况下，可以出于对准目的而专门构造对准裸片。设置特定的对准裸片会是有利的，因为可以容易地将它们与普通裸片区分开。在这种情况下，对准裸片不适合正常使用。优选地，对准裸片的顶部被处理为具有易于由对准相机检测到的特征。这会在对准图像中形成对比，使其易于检测。其他类型的对准裸片也是实用的。对准裸片可以在与普通裸片相同的晶圆上或者在不同的晶圆上进行处理。
在一个实施方式中，可以将对准载具划分或分割成裸片接合区域块220。例如，这些块是不同的块，用空间将相邻的块分隔开。在一些实施方式中，这些块可以不是不同的块。例如，可以将裸片接合区域划分为未用空间隔开的块。例如，这些块可能看起来像是裸片接合区域的连续矩阵。
块被构造为容纳用于裸片接合的多个裸片。将面板分割成块是有利的，因为这将面板分割成较小尺寸的块以减少由大面板引起的移位误差。例如，这些块为大面板提供了规模优势，同时保留了较小尺寸面板的优势。如图所示，面板被分为4个面板块。将面板分为其他数量的块也可能是实用的。对于600*600mm2的对准载具，这些块可以为约270*270mm2。优选地，块被构造为相同尺寸的块。其他数量的块和块尺寸也可能是实用的。块的数量和块尺寸可能取决于不同的因素，诸如材料、面板的尺寸和工艺条件。应该选择块的尺寸以在保持规模优势的同时实现高的加工产量。
在一个实施方式中，一个块包括至少一个对准标记接合区域245，用于将对准裸片接合到该区域。设置多于一个的对准裸片接合区域也可能是实用的。例如，一个块可以包括1至4个或更多个对准裸片区域。优选地可以在块的角部位置处设置对准裸片接合区域。例如，对准裸片接合区域可以被设置在块的四个角部或块的1至3个角部处。将对准裸片接合区域定位在块的其他位置也可能是实用的。对准裸片区域越多，裸片接合处理就越准确。然而，在对准裸片被专门用于对准目的的情况下，因为更多的裸片区域将被指配给对准裸片，所以这可能是以降低每个对准载具的裸片输出数量为代价的。在一些实施方式中，相邻的块可以共享对准裸片接合区域。例如，在一个块被设置有一个对准裸片接合区域的情况下，它可以共享来自相邻块的第二对准裸片区域。在块之间共享对准裸片区域的其他构型也可能是实用的。
对准裸片用作每个块的附加参考点。通过为块设置对准裸片使得能够将下游处理(诸如模制)中发生的线性误差和非线性误差减少到细微。例如，线性和非线性定位误差显著降低。另外，对准裸片用作块内的各裸片的原点参考。
如所描述的，对准载具由具有局部对准标记的金属材料形成。使用金属材料是有利的，因为它使得能够使用磁性台将载具牢固地保持在适当的位置以进行处理。例如，可以使用磁性台将载具牢固地保持在适当的位置以磨削模制复合物(mold compound)。
在其他实施方式中，对准载具可以由玻璃或其他类型的透明材料形成。局部对准标记可以形成在透明载具上。在其他情况下，局部对准标记可以独立于透明载具，诸如玻璃载具。例如，局部对准标记可以形成在单独的标记片材(诸如纸或树脂)上，并且可以附接到透明载具的底部或非活性面。采用独立的局部标记消除了在面板上进行标记处理的需要，因此显著地降低了制造成本。来自裸片接合器的相机模块的光可以穿透透明载具，以检测标记片材上的局部对准标记。采用独立的局部标记能够被容易地实现并且消除了在载具上进行标记处理的需要。此外，设置独立于透明载具的局部对准标记是有利的，因为它避免了需要大量生产具有局部对准标记的玻璃面板。由于玻璃面板易碎并且标记处理昂贵，因此这能够节省大量资金。
图3示出了制备用于裸片接合的对准载具的处理300的实施方式。在步骤310，设置基本对准载具。如所讨论的，基本对准载具可以是低CTE的对准载具。例如，对准载具可以由合金42(CTE3-4.5)或合金46(CTE7-8)形成。其他类型的低CTE材料也可以用于形成对准载具。在步骤320，制备面板的表面。例如，制备对准载具的接合或活性面。在一个实施方式中，表面制备包括磨削以确保平坦度和厚度均匀性以及无刮擦表面。在一些情况下，可以对活性面进行处理，以使表面进一步硬化，从而防止其被刮擦和褪色。对于非接合或非活性面，可以将其磨削以确保其没有凹痕和毛刺。
进行至步骤330，该处理继续在面板的活性面上形成对准标记。对准标记以高精度形成，以得到标记之间的精确间距。例如，对准标记被形成在面板的活性面上的虚拟裸片区域中。裸片区域可以被构造成单独的虚拟块。标记的图案可以基于面板计算机辅助设计(CAD)文件的面板布局。对准标记例如可以使用激光、机械钻孔或蚀刻来形成。用于形成标记的其他技术也可能是实用的。
在形成对准标记之后，在步骤340将粘合带施加在对准载具的活性面上。将粘合带施加在对准载具的活性面上以准备进行裸片接合。例如，粘合带覆盖活性面，包括局部对准标记和裸片区域。在一个实施方式中，粘合带是热释放带。也可以使用其他类型的带促进裸片接合。粘合带应足够透明，以使得接合模块的具有相机的对准单元能够检测用于将裸片与对准载具对准的对准标记。例如，粘合带可以是半透明的，以使得对准单元的光能够穿透粘合带以检测局部对准标记。在一个实施方式中，对准单元的相机被构造为垂直向下对对准载具上的对准标记进行成像以及垂直向上对裸片的接合表面进行成像，以便将裸片准确接合到对准载具的裸片接合区域。另外，粘合带的粘性应足够强以一旦通过接合工具对准并放置在其上，就将裸片保持在原位。在施加粘合带之后，对准载具就准备好用于裸片接合。
图4示出了裸片接合器400的实施方式的简化图。如图所示，裸片接合器包括用于支撑对准载具410的基座组件420。例如，基座组件被构造为支持对准载具410以进行接合。裸片接合器包括接合组件430，该接合组件430安装在支撑件或机架组件435上。例如，接合组件位于基座组件上方。接合组件包括接合头441和接合组件致动器440。接合组件致动器被构造为使接合头在z方向(垂直方向)上朝向或远离对准载具移动。接合头包括接合头致动器444和接合工具(接合器)442。接合头致动器控制接合器以拾取或释放裸片。
支撑件或机架组件被构造用于致动接合组件以将接合头定位在对准载具上的连续的裸片接合区域处。例如，支撑组件包括支撑对准组件，该支撑对准组件被构造为在x-y平面上对准接合头，以将接合头定位在用于裸片接合的连续的裸片接合区域处。例如，支撑对准组件可以执行接合头到用于裸片接合的裸片接合区域的粗略对准。在粗略对准之后，支撑对准组件执行接合头的精细对准，以将裸片接合到裸片附接区域。粗略对准可以包括使接合头在x方向和/或y方向上移动至裸片接合区域，而精细对准可以包括通过裸片接合工具使接合头在x方向和/或y方向上移动以及使裸片沿着x-y平面旋转。
在一个实施方式中，支撑对准组件包括x轴致动器、y轴致动器和角度(θ)致动器，用于执行沿着水平x-y平面的平面运动和/或绕接合头的轴的角运动，以便于粗略对准和精细对准。粗略对准和精细对准可以连续地或不连续地进行。例如，连续的粗略对准和精细对准可以是在由接合头从供给器组件(未示出)拾取裸片之后执行这两者的情况；不连续的粗略对准和精细对准可以是在由接合头拾取裸片之前执行粗略对准，之后执行精细对准。
为了实现裸片与裸片接合区域的对准，接合组件包括集成的相机模块450。例如，相机单元延伸以对对准载具上的裸片区域和接合头441的接合器442上的裸片进行成像。粗略对准可以在使用相机模块或者不使用相机模块的情况下执行。例如，可以基于对准裸片接合区域或位置来概略或粗略地确定裸片接合区域的位置。另选地，可以通过使用相机模块来确定粗略对准。至于精细对准，它通过相机模块来实现。
相机单元包括相机和用于发光的光源，以进行图像拍摄。例如，光源能够发光，发出的光能够穿透面板上的粘合层以通过相机模块识别局部裸片对准标记，从而通过移动接合头使裸片与裸片接合区域的裸片附接区域对准。例如，一个或多个光源可以产生波长为约600nm的光以穿透粘合带。能够穿透粘合带的其他波长也可能是实用的。在一个实施方式中，相机模块包括用于观察对准载具的俯视相机(lookdown camera)。
光还使得相机模块能够观察接合头上的裸片，使得能够通过在x-y平面上旋转裸片使裸片与裸片附接区域对准。例如，相机拍摄目标位置的图像以及裸片的图像。在一个实施方式中，相机模块包括用于观察裸片面板的仰视相机(lookup camera)。裸片接合器控制器计算相对于目标位置在x方向和y方向上的偏移值以及在x-y平面上的角度。一旦计算完成，控制器就相应地调整接合头，以将裸片放置在目标裸片附接区域上。
本系统可以使用活性或非活性面来适应将裸片附接在裸片载具上。例如，裸片可以以面朝上或面朝下的构造附接到对准载具。例如，面朝上是指裸片的非活性面被附接到对准载具，而面朝下是指裸片的活性面被附接到对准载具。对于面朝下的构造，可以在裸片的活性面上涂覆诸如ABF这样的透明层。这使得相机模块能够进一步利用裸片上的特征作为对准特征。例如，仰视相机可以观察裸片的活性面的特征以用作对准标记。在一些情况下，可以对裸片的非活性面进行处理，以包括仰视相机要检测的对准特征。通过使用仰视相机，裸片接合器可以通过在裸片的底部或接合面上采用多个特征的群集来提高精度。
如所讨论的，裸片接合器被构造有一个具有裸片接合头的接合组件。为了增加产量，可以为裸片接合器构造多个安装在支撑组件上的裸片接合组件。例如，裸片接合器可以被构造有4个或6个接合组件，用于在对准载具上对多个裸片并行地进行裸片接合。在一些情况下，可以使用多个接合组件来对多个对准载具并行地进行裸片接合。各个接合组件可以被构造为彼此独立地操作。例如，每个接合组件包括其各自的支撑组件和相机模块，用于使裸片与裸片附接区域独立对准。
同样如所描述的，支撑对准组件执行粗略对准和精细对准。在一些实施方式中，基座组件可以包括可平移台，用于在支撑对准组件执行精细对准的同时执行载具的粗略对准。也可以采用将接合头与对准载具上的接合区域对准的其他构造。
图5a和图5b示出了相机单元500的不同简化视图。例如，图5a示出了相机单元的俯视图，而图5b示出了相机单元的侧视图。例如，图5b所示的相机单元的侧视图可以是从正面或从x方向观察的。
参照图5a和图5b，相机单元包括第一集成对准相机子单元530a和第二集成对准相机子单元530b。集成的相机子单元是高分辨率的共线相机子单元，一个用于观察对准载具510，另一个用于观察裸片514。例如，第一相机子单元(俯视)530a被构造为观察对准载具或对对准载具成像，而第二相机子单元(仰视)530b被构造为在光偏转器子单元(opticaldeflector subunit)540中观察裸片或对裸片进行成像。如图所示，相机子单元在x-y平面中并排设置。集成的相机子单元包括与高分辨率镜头(536a或536b)连接的共线相机(534a或534b)。光源(538a或538b)被构造为发射能够穿透覆盖面板上的对准标记的粘合带的光。例如，光源可以产生波长为600nm的光。足以穿透粘合带或透明介电层的其他波长也可能是实用的。
光被传递到反射器子单元(reflector subunit)540。反射器子单元被构造为将来自第一光源538a的光经由第一反射器或反射镜542a反射到棱镜546，该棱镜546进一步将来自第一光源的光向下反射到面板(俯视相机)，而来自第二光源538b的光从第二反射器或反射镜542b反射到棱镜546并且进一步向上反射到裸片(俯视相机)。这使相机单元能够从载具上的裸片和裸片附接区域二者拍摄图像，从而为其给予用于对准的直达视线。
如所讨论的，相机模块利用使用仰视相机和俯视相机来对裸片和对准载具上的局部对准标记的同时识别。同时识别对准载具上的局部对准标记和裸片的能力赋予裸片接合方面的高精度。此外，通过在x-y平面(水平平面或并排)构造相机单元的相机，集成的相机模块是z方向或垂直方向上的紧凑型模块。这有利地减少了接合头沿着接合头和对准载具之间的垂直距离向面板的运动，从而提高了生产率。
图5c示出了相机单元的组件的距离501的示例性配置。例如，示出了透镜到棱镜的距离、棱镜表面到反射镜表面的距离、反射镜表面到棱镜表面的距离、棱镜表面到棱镜表面的距离、棱镜表面到反射镜表面的距离、反射镜表面到棱镜表面的距离、棱镜表面到环形玻璃(ring glass)的距离、玻璃表面到玻璃表面的距离以及棱镜表面到面板的距离。距离的单位是毫米(mm)。距离包括实际距离和空中距离。相机单元可以包括用于组件的其他距离配置。
图6示出了对准载具610的实施方式的一部分的简化图。对准载具包括以矩阵形式布置的多个裸片接合区域640。裸片接合区域可以被分成裸片接合区域的块。围绕裸片区域的是局部裸片对准标记650。例如，针对每个裸片接合区域设置四个局部对准标记，围绕在裸片附接区域的角部。设置其他数量的局部对准标记以及其他构造的局部对准标记也可能是实用的。
在一个实施方式中，裸片附接区域被构造为附接多个裸片。例如，如图所示，裸片附接区域包括被构造用于附接第一裸片6141和第二裸片6142的第一裸片附接区域和第二裸片附接区域。将其他数量的裸片附接至裸片附接区域也可能是实用的。使用相同的局部裸片对准标记来附接裸片区域的多个裸片。使用相同的局部裸片对准标记确保了裸片在裸片附接区域上的相对准确的定位。此外，使用相同的局部裸片对准标记实现了用于裸片之间的互连的准确的裸片定位，诸如高焊环公差。另外，使用相同的对准标记消除了由于孔位置引起的误差。例如，如果使用单独的对准标记来定位多个裸片，则由于孔位置引起的误差可以被添加到裸片之间的位置误差。
如所描述的，局部对准标记被设置在裸片接合区域的裸片附接区域的外部。这是有利的，因为如已经讨论的，这使得相同的局部裸片对准标记能够用于附接裸片。然而，在一些情况下，对准标记可以被设置在裸片附接区域内。在这些情况下，裸片接合区域的各裸片附接区域可能需要局部对准标记的相应集合。在其他情况下，在裸片接合区域的裸片附接区域内部和外部可能存在对准标记的组合。要理解，可以采用用于裸片接合区域的裸片附接区域的局部对准标记的各种构造。
图7a和图7b示出了使用相同的局部裸片对准标记附接到裸片附接区域的多个裸片的实施方式。图7a示出了用于使用相同的局部裸片对准标记将第一裸片7141和第二裸片7142附接到裸片附接区域740上的构造。如图所示，第一裸片可以是使用14nm技术形成的AP裸片，而第二裸片可以是使用28nm技术形成的BB裸片。对于图7b，它例示了用于附接裸片7141–7145的构造。如图所示，裸片包括使用14nm技术形成的AP裸片、使用28nm技术形成的BB裸片、电源管理集成电路(PMIC)裸片、集成无源器件(IPD)裸片和射频(RF)裸片。裸片附接区域上的多个裸片的其他构造也可能是实用的。
如所描述的，可以使用对准载具来封装MCM。例如，可以使用具有局部对准标记的当前对准载具和接合组件来将具有不同功能的不同类型的裸片封装到单个封装结构中。可以使用对准载具和裸片接合器对MCM实现精确的对准。
可以使用各种技术来将不同类型的裸片接合到对准载具上。在一个实施方式中，可以采用单独的裸片接合器将不同类型的裸片接合到载具上。例如，采用第一裸片接合器将MCM的第一类型的裸片接合到对准载具上。在将第一类型的裸片接合到对准载具上完成之后，将载具转移到第二裸片接合器,该第二裸片接合器用于将MCM的第二类型的裸片接合到载具上。可以重复该处理，直到将MCM的所有类型的裸片依次接合到载具上为止。在另一个实施方式中，可以采用相同的裸片接合器将MCM的不同类型的裸片接合到载具上。例如，在完成将MCM的第一类型的裸片接合到载具上之后，裸片接合器被重新编程以接合第二类型的裸片。重复该处理，直到将所有类型的裸片接合到对准载具上为止。在MCM应用中使用局部对准标记有利地使得不同的裸片能够通过不同的裸片接合器进行接合，同时仍保持相同的基准和相对精度。这对于诸如使用全局对准标记的技术这样的常规技术是不可能的。
图8a至图8f示出了描绘用于在对准载具上进行裸片接合的过程800的实施方式的简化图。参照图8a，示出了诸如在例如图4和图5a-图5b中描述的裸片接合器这样的裸片接合器802。对准载具或面板810被设置在基座组件820上。支撑对准组件可以将接合头与载具上的裸片接合区域对准。例如，执行接合头842与载具的粗略对准。裸片供给器组件860将裸片814供给到接合头。例如，裸片供给器在接合头下方延伸。
参照图8b，接合器从供给器860拾取裸片814。例如，接合组件致动器840将接合头842定位在裸片的顶部，并且接合头致动器致动接合头的接合器以拾取裸片。接合器可以利用真空压力从裸片供给器拾取裸片。在拾取裸片之后，将裸片供给器缩回，使要在上面附接裸片的载具上的裸片附接区域露出。要理解的是，可以在拾取裸片之后执行对准载具的粗略对准。
在图8c中，相机模块850被延伸用于对准。例如，将相机模块延伸到精细对准的位置。精细对准包括定位接合头，以使得裸片与裸片附接区域在x和y方向上以及旋转角度这二者都对准。
如图8d所示，在实现裸片与裸片附接区域的精细对准之后，将相机模块850缩回，露出载具810上的裸片附接区域。在图8e中，致动接合组件以使接合头垂直地移动，以将裸片附接到对准载具上的裸片附接区域。在附接裸片之后，处理继续以附接下一个裸片，如图8f所示。例如，接合头被平移到载具820上的下一个裸片附接区域台，并且裸片供给器860向裸片接合器提供另一个裸片816。通过将裸片对准并附接到裸片附接区域来重复该处理，直到载具上的所有裸片附接区域都与裸片接合为止。此外，对系统的控制器进行编程以基于面板上的哪个裸片区域用于接合来知道要向接合工具供应对准裸片还是普通裸片。
如先前所论述的，裸片接合器可以被构造有平移的基座组件以执行粗略对准，同时支撑对准组件执行精细对准。此外，对准裸片可以与普通裸片相同，或者专门用于对准目的。
图9示出了使用对准载具进行裸片接合的处理流程900的实施方式。接合处理开始于步骤905。可以在步骤910执行初始化。初始化可以包括关于接合处理的信息。例如，载具的尺寸、块的数量、块的尺寸、行中裸片的数量和列中裸片的数量。另外，初始化信息可以包括接合处理的起始点(诸如块中的起始块和起始裸片位置)以及哪些裸片位置是普通裸片位置和对准裸片的位置。其他信息可包括载具CAD文件中的载具对准点和裸片CAD文件中的裸片对准点，以便于实现对准。
在步骤915，将裸片提供给接合工具。例如，通过裸片供给器将适当的裸片(普通或对准裸片)提供给接合头单元。接合头从裸片供给器拾取裸片。在拾取裸片之后，将裸片供给器缩回以露出要与裸片接合的裸片区域。例如，在裸片拾取之前执行裸片区域的粗略对准。在其他情况下，可以在裸片拾取之后执行裸片区域的粗略对准。在步骤920，支撑对准组件执行裸片与裸片接合区域的精细对准。例如，相机模块延伸到裸片和对准载具之间。基于来自相机模块的输入，控制器将裸片与裸片附接区域在x方向和y方向以及旋转角度这二者都对准。
在步骤925，一旦裸片与裸片附接区域对准，相机模块就缩回，使得接合头能够垂直向下移动以将裸片放置在载具的裸片附接区域上。在步骤930，裸片接合器确定是否存在更多要接合的裸片。例如，如果在要接合的块中存在更多的裸片。如果是，则在步骤935处将接合头平移至下一个裸片位置以进行接合。此后，处理从步骤915到步骤930进行重复，直到该块完成为止。如果完成了该块，则处理进行到步骤940以确定在要接合的载具上是否存在更多的块。如果存在额外的要接合的块，则处理进行到步骤945。接合头平移到载具上的下一个块的第一裸片位置，并且进行到步骤915。此后，处理从步骤915到步骤930进行重复，直到完成该块为止。处理继续进行，直到处理完所有块为止。一旦处理完所有块，处理就在步骤950终止。
如所描述的，载具被构造成多个块。然而，要理解，载具可以被构造为裸片接合区域的单个块。这样，可以修改处理以排除确定是否存在更多的裸片块的步骤。
此外，如所描述的，对对准裸片和普通裸片二者执行裸片接合。例如，裸片接合器基于裸片接合位置的类型加载适当的裸片以进行接合，直到整个块被接合，然后到下一个块，直到对准载具的裸片接合完成为止。另选的方法可以用于对准载具的裸片接合。例如，可以使用同一裸片接合器在将普通裸片接合之前将对准裸片接合。可选地，可以先接合普通裸片，然后接合对准裸片。在其他情况下，可以使用不同的裸片接合器来接合对准裸片和普通裸片。在对准裸片和普通裸片是相同的裸片的情况下，可以使用同一接合器以及根据裸片接合区域的顺序依次将它们全部接合。
图10a至图10d示出了对准处理1000的实施方式的简化图示。如所讨论的，由裸片接合器执行的对准是利用直达或径直的视线与对准载具上的裸片接合区域和裸片的局部裸片对准。例如，图10a描绘了在接合之前处于对准位置的相机模块1050、裸片1014和对准载具或面板1010。例如，相机模块1050设置在裸片1014和对准载具1010上的要进行裸片接合的裸片接合区域1040之间。相机模块利用裸片接合区域1040的局部裸片对准标记1055将裸片1014精确地对准于裸片附接区域。如图所示，接合至载具的裸片的底面是活性面。裸片的活性面可以被诸如ABT层这样的透明介电层覆盖。这使仰视相机能够观察活性面的特征以用作对准标记。详细地示出了正如相机单元所拍摄的裸片1015的底面和裸片区域1040的视图。例如，底面的视图包括诸如通孔1018这样的特征，而裸片区域的视图包括围绕裸片附接区域的局部裸片对准标记1055。在其他实施方式中，底面可以是裸片的非活性面。
图10b示出了如何执行对准。例如，对准涉及将来自裸片CAD文件的裸片1015的裸片图案1022和来自载具CAD文件的裸片附接区域1040的裸片区域图案1062进行匹配。如图所示，裸片区域图案包括诸如对准标记1066的特征，并且裸片图案包括诸如通孔1026的特征。此外，裸片图案包括裸片对准点1028，并且裸片区域图案包括裸片区域对准点1068。如图所示，裸片对准点被设置在裸片图案的中心部位，并且裸片区域对准点被设置在裸片区域图案的中心部位。将对准标记定位在裸片图案和裸片区域图案的其他区域中也可能是实用的。例如，控制器可以将偏移确定为输入，以在放置之前将裸片准确地定位在目标裸片接合区域上。
如图10c所示，将裸片图案和裸片区域图案匹配以对准。例如，裸片区域图案覆盖在裸片区域上，局部裸片对准标记1055与裸片区域图案的对准标记相匹配，并且裸片图案覆盖在裸片的底面上，裸片图案的通孔1026与裸片的通孔1018相匹配。此后，然后将裸片图案上的裸片对准点1028与裸片区域图案上的裸片区域对准点1068相匹配。这使裸片与裸片区域对准。
一旦对准，接合头将就位的裸片放置在裸片附接区域上。例如，如图10d中的俯视图1005a和侧视图1005b所示，裸片1014在相邻的裸片区域上对准。此外，如图所示，相邻的裸片区域可以共享位于它们之间的公共的局部裸片对准标记1055。这进一步减少了裸片区域的占位面积，使得能够将更多数量的裸片安装到面板的块上。
图11a至图11f示出了使用对准载具的裸片的重构处理1100的实施方式的简化截面图。参照图11a，示出了对准载具1110。对准载具包括活性面1111，在活性面1111上限定了多个裸片区域1140的。该活性面例如可以被称为前面或第一表面。可以根据载具CAD文件来限定裸片区域。在一个实施方式中，对准面板被分成多个块，每个块具有多个裸片区域。然而，为简单起见，仅显示了两个裸片区域。对准载具的活性面包括局部裸片对准孔或标记1155。在一个实施方式中，局部对准标记围绕裸片附接区域或者处于裸片附接区域的外部。局部对准标记的其他构造也可能是实用的。例如，对准标记可以在裸片附接区域内或者在裸片附接区域的内部和外部。
如图所示，相邻的裸片区域共享公共的对准标记。在对准载具的活性面上，施加粘合带1112。粘合带覆盖了裸片区域，包括对准标记。在一个实施方式中，粘合带是透明的粘合带，使得能够通过裸片接合器的相机模块检测对准标记，以执行裸片与裸片区域的局部裸片对准。裸片1114附接到裸片附接区域。这样，裸片的活性面被附接到载具。将裸片的非活性面附接到载具上也可以实用的。基于使用局部裸片对准标记的对准，将裸片与裸片区域的裸片附接区域对准。
在图11b中，接合有裸片的载具经历模制处理。例如，模制复合物1170形成在对准载具上方，覆盖它和裸片。模制复合物和裸片可以被称为模制面板，而载具上的模制面板可以被称为面板组件。模制复合物可以是粉末/颗粒、液体或膜的形式。在一个实施方式中，执行压模以形成模制复合物。用于形成模制复合物的其他技术也可以是实用的。模制处理是高温处理。例如，对准面板经历高温和高压，诸如约150-180℃和240-320TF。对准载具的材料可以承受模制处理的条件，而不会变形、翘曲或损坏。此外，由于对准载具的低CTE材料，温度出现变化期间的线性变化最小化。在形成模制复合物之后，将顶面磨削。例如，如图11c所示，使用诸如树脂粘结磨削轮这样的磨削轮1180和抛光工具来将面板的顶面磨削。例如，将顶面磨削到所需的高度，并且确保厚度均匀并消除应力。
如所讨论的，裸片可以面朝上附接至对准载具(非活性面附接到载具)或者面朝下附接至对准载具(活性面附接到对准载具)。在面朝下接合的情况下，模制复合物覆盖裸片的附接到对准载具的无源侧面。在这种情况下，面板的期望高度可以是任何高度，包括使裸片的非活性面露出。在面朝上接合的情况下，磨削会使裸片的活性面露出。
如图11d所示，从对准载具1110释放粘合带1112。例如，执行释放处理以将对准载具与粘合带1112分离。在一个实施方式中，释放处理包括对对准载具进行高温处理，诸如约210℃。如图11e所示，一旦从粘合带释放对准载具，就将其从模制面板1160上剥离。这导致模制面板1160中裸片的活性面露出。
在图11f中，将模制面板1160转移到载具基板1190，形成第二模制面板组件。例如，在载具基板上设置有粘合带1192，使得模制面板能够附接到载具基板。模制面板的裸片的活性面被露出。载具基板有助于模制面板的处理，诸如运输至下游处理。在一个实施方式中，载具基板可以与对准载具类似。使用与对准载具不同的载具基板也可以是实用的。
图12a至图12c示出了用于在载具基板上进行裸片位置检查(DLC)的处理1200的实施方式。参照图12a，示出了第二模制面板组件。例如，第二模制面板组件包括附接到载具基板1220的模制面板1260。该模制面板被构造有多个块1230。一个块包括以矩阵形式布置的多个裸片1214。例如，块的裸片以行和列排列。一个块在指定的对准裸片区域中被设置有至少一个对准裸片1216。每个块的对准裸片的数量可以取决于所使用的DLC方案。对准裸片用作块的参考点。
示意性地，一个块包括位于该块的角部处的4个对准裸片。例如，面板的每个块包括位于该块的角部处的4个对准裸片。块可以设置有其他数量的裸片和/或其他位置。设置四个对准裸片有助于下游处理。出于DLC的目的，两个对准裸片应该足以确定块的角度。优选地，对准裸片处在相同的x或y轴而不是对角线上。在一些情况下，对准裸片可以被相邻的块共享。
参照图12b，示出了裸片位置检查方案。使用多个相机来执行DLC扫描。DLC扫描面板组件并识别块的对准裸片。例如，识别每个块的对准裸片。如图所示，第一区域和第二区域(区域A和区域B)对应于DLC扫描的第一相机和第二相机(相机A和相机B)。轮廓代表相机所扫描的区。例如，区域A的轮廓表示由相机A扫描的区，区域B的轮廓表示由相机B扫描的区。如图所示，由相机A扫描的区1251a覆盖块1和块3，而由相机B扫描的区1251b覆盖块2和块4。对准裸片被用于确定块的原点。例如，对准裸片之一用作块的原点裸片1216。
在图12c中，如图所示，对准裸片1216用作块1214(例如，块2)的原点裸片。更详细地示出了块2的包含原点裸片1216的部分1247。例如，原点裸片被用于确定块2的(0，0)坐标。例如，从原点裸片确定x轴上的0或原点以及y轴的0或原点。裸片由至少一个参考点参考。在一个实施方式中，裸片由两个参考点12301-12302参考。使用两个参考点有助于确定裸片的角位置。在一个实施方式中，测量原点裸片的相邻对准裸片。这两个相邻的对准裸片被用于确定代表块正交性的轴。如图所示，这两个对准裸片被用于确定x轴。在其他情况下，可以使用这两个对准裸片来确定y轴。一旦确定了块2的轴，系统就生成块2的所有裸片位置的X坐标、Y坐标。在一个实施方式中，裸片使用两个参考点参考。使用两个参考点有助于确定裸片的角位置。根据相应块的原点裸片来计算所有块的裸片位置。逐块地生成结果，每个块都具有其自己的原点和裸片坐标数据。在另选的实施方式中，仅基于原点裸片来生成块的所有裸片位置的坐标。例如，不确定代表块正交性的轴。
在一个实施方式中，创建了DLC导出文件。DLC导出文件包含对准面板的所有块的所有裸片位置的X坐标、Y坐标。由至少一个参考点表示裸片位置。参考点对应于一组X坐标、Y坐标。在一个实施方式中，由两个参考点表示裸片位置。例如，裸片位置对应于两组X坐标、Y坐标。DLC导出文件例如可以是CSV格式的。通过将面板缩小为较小的块或片段，可以实现更高的接合精度。
如所描述的，本DLC处理的优点在于，它可以生成对准裸片以及普通裸片位置。可以在考虑或不考虑块正交性的情况下基于块的原点对准裸片来计算不同块的普通裸片位置。另外，如图12d所示，可以计算分割模塑面板的分割线1283。可以通过求所有裸片在行或列中的位置的平均值来计算分割线。
图13a至图13e示出了第二面板组件上的裸片的下游处理1300的实施方式的简化截面图。参照图13a，示出了安装有模制面板1360的载具基板1390。例如，示出了第二面板组件。模制面板包括用模制复合物1370封装的裸片。模制面板通过粘合带1392附接到载具基板，形成下游工件。粘合带的类型(诸如热释放带)可以用于促进裸片接合。在一个实施方式中，模制面板的底面被附接到载具基板。模制面板的这个顶面包括裸片1314和裸片1316的露出的活性面。露出的活性裸片表面包括露出接合焊盘的通孔。
模制面板可以被构造有多个块。一个块包括以矩阵形式布置的多个裸片。例如，块的裸片以行和列排列。在一个实施方式中，一个块在指定的对准裸片区域中被设置有至少一个对准裸片1316。每个块的对准裸片的数量可以取决于所使用的DLC方案。对准裸片用作块的参考点。
为了简化，横截面图可以描绘具有4×4裸片矩阵的简单块。块包括设置在其角部处的对准裸片1316和设置在其余的裸片位置的普通裸片1314。要理解，模制面板可以包括多个块并且一个块可以包括具有大于4×4矩阵的尺寸大得多的裸片矩阵。
使用相机模块1398来在下游工件上执行DLC扫描。相机模块可以被配置有用于识别对准裸片的多个相机。扫描被配置为扫描整个模制面板并且基于模制面板上的原点生成裸片位置的地图。系统相对于模制面板的原点裸片生成所有裸片位置的X坐标、Y坐标。创建一个DLC导出文件，该DLC导出文件包含载具基板上模制面板的所有裸片位置的X坐标、Y坐标或者地图。
参照图13b，DLC导出文件被发送到下游处理工具以进行处理。在一个实施方式中，该处理可以包括形成互连。在一个实施方式中，下游处理包括形成互连层1375。该互连层例如可以是铜基合金，诸如铜钛合金。其他类型的互连或金属层也可能是实用的。例如，通过溅射、填充裸片中的通孔以及覆盖模制面板的表面来形成互连。
将导出的DLC文件输入到激光直接成像(LDI)系统中，以对介电层进行构图。在一个实施方式中，DLC文件被转换成LDI系统可读的电路文件。转换后的电路文件由LDI系统使用，该LDI系统从对准裸片获取参考并且提取DLC数据以确定用于对介电层1380进行构图的实际裸片位置，从而形成用于使填充的通孔露出的开口1382，如图13c所示，形成用于迹线互连的迹线区域。
参照图13d，下游工件经历镀层处理。例如，诸如电镀这样的镀层处理在介电层的开口中形成迹线互连1378。在形成迹线互连之后，如图13e所示，去除介电层。介电层的去除可以通过例如剥膜(stripping)来实现。用于去除介电层的其他技术也可以是实用的。随后的处理可以包括去除载具基板并且将面板进行切割以使器件单体化。
图14a和图14b示出了关于下游处理的接合接触件的迹线互连公差的简化侧视图和俯视图1400，该下游处理使用具有局部裸片对准标记和对准裸片的对准面板。参照图14a和图14b，示出了单裸片构造1405a的迹线互连和多裸片构造1405b的迹线互连。例如，单裸片构造示出了由模制复合物1470封装的裸片1414。至于多裸片构造，示例性地示出了由模制复合物1470封装的第一裸片14141和第二裸片14142。一个或多个裸片的活性面包括设置在接合接触件1475上方的迹线互连1477，该接合接触件1475填充使接合焊盘露出的接合通孔。如图所示，由于基于在对准载具和对准裸片上使用局部裸片对准标记来精确地计算裸片位置，因此下游处理(诸如形成迹线互连)更加精确。例如，焊环(annular ring，AR)公差为+/-10μm。此外，DLC能够将焊环公差进一步改善到小于+/-5μm。
如所描述的，使用具有局部对准标记的对准载具来执行裸片接合，以提高精度。局部对准标记也可以适用于晶圆级封装(WLP)工艺。例如，可以在晶圆的裸片上设置局部对准标记，以提高接合精度。
在不脱离本公开的精神或实质特性的情况下，可以以其他具体形式来体现本公开。因此，前述实施方式在所有方面都应该被认为是说明性的，而不是限制本文中所描述的实用新型。因此，本实用新型的范围由所附的权利要求而不是由前述的说明来指示，并且落入权利要求的等同含义和范围内的所有改变都应被本文所涵盖。
本申请要求于2019年3月27日提交的新加坡临时申请No.10201902757X的优先权以及于2020年03月10日提交的美国申请No.16/814,961的优先权。

Claims (11)

1.一种用于半导体器件接合的对准载具，其特征在于，该对准载具包括：
平面载具；以及
在所述平面载具上限定的半导体器件接合区域；
其中，所述平面载具的每个半导体器件接合区域包括用于半导体器件接合的局部对准标记。
2.根据权利要求1所述的对准载具，其中，各半导体器件接合区域包括半导体器件附接区域，该半导体器件附接区域被构造成用于将半导体器件接合到该附接区域。
3.根据权利要求2所述的对准载具，其中，各半导体器件接合区域的局部对准标记被设置在所述半导体器件附接区域的外部，以允许所述局部对准标记在半导体器件接合之后是可见的。
4.根据权利要求1所述的对准载具，其中，所述半导体器件接合区域被构造用于接合多个半导体器件，以形成多芯片模块MCM封装。
5.根据权利要求1所述的对准载具，其中，所述半导体器件接合区域被分割成半导体器件区域的块，并且各个块包括被指定用于对准器件的对准器件接合区域。
6.一种用于半导体器件接合器的对准系统，其特征在于，该对准系统包括：
集成的相机模块，该集成的相机模块被构造为：
在垂直方向向下观察，以当具有带局部对准标记的半导体器件接合区域的对准载具被安装在所述半导体器件接合器的基座组件上时，检测所述对准载具的要进行半导体器件接合的半导体器件接合区域的局部对准标记，并且
在垂直方向向上观察，以观察当被附接到所述半导体器件接合器的用于半导体器件接合的接合头时的半导体器件的底面；以及
对准控制器，所述对准控制器接收来自所述相机模块的输入，所述对准控制器被构造为基于来自所述相机模块的输入来将当被附接到所述接合头时的半导体器件与要进行半导体器件接合的半导体器件接合区域对准，以便半导体器件接合。
7.根据权利要求6所述的对准系统，其中，所述相机模块包括：
第一相机子单元，该第一相机子单元包括具有第一光源的第一共线视觉相机，其中，所述第一相机子单元被构造为在垂直方向上向下观察，以检测所述对准载具上的所述局部对准标记；以及
第二相机子单元，该第二相机子单元包括具有第二光源的第二共线视觉相机，其中，所述第二相机子单元被构造为在垂直方向上向上观察，以便观察当被附接到所述半导体器件接合器的所述接合头时的所述半导体器件的底面。
8.根据权利要求7所述的对准系统，其中，所述第二光源被构造为产生具有第二波长的第二光，所述第二光足以穿透用于半导体器件接合的所述对准载具上的粘合带，以检测所述对准载具上的局部对准标记。
9.根据权利要求7所述的对准系统，其中，所述第一相机子单元和所述第二相机子单元沿着水平x-y平面并排地设置，以减小高度，以减小具有半导体器件的所述接合头行进到用于半导体器件接合的半导体器件接合区域的距离。
10.根据权利要求6所述的对准系统，还包括：用于半导体器件接合的对准载具，所述对准载具包括：
平面载具；以及
在所述平面载具上限定的半导体器件接合区域；
其中，所述平面载具的每个半导体器件接合区域包括用于半导体器件接合的局部对准标记。
11.根据权利要求6-10任一项所述的对准系统，还包括：半导体器件位置检查装置，所述半导体器件位置检查装置包括相机模块，所述相机模块被配置为扫描模制面板的对准器件生成坐标轴，从而生成模制面板上半导体器件相对于对准器件的位置信息。
CN202020390823.0U 2019-03-27 2020-03-24 用于半导体器件接合的对准载具和对准系统 Active CN211858644U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
SG10201902757X 2019-03-27
SG10201902757X 2019-03-27
US16/814,961 2020-03-10
US16/814,961 US11456259B2 (en) 2019-03-27 2020-03-10 Panel level packaging for devices

Publications (1)

Publication Number Publication Date
CN211858644U true CN211858644U (zh) 2020-11-03

Family

ID=72604871

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202020390823.0U Active CN211858644U (zh) 2019-03-27 2020-03-24 用于半导体器件接合的对准载具和对准系统
CN202010214570.6A Pending CN111755420A (zh) 2019-03-27 2020-03-24 用于半导体器件接合的对准载具、对准系统及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010214570.6A Pending CN111755420A (zh) 2019-03-27 2020-03-24 用于半导体器件接合的对准载具、对准系统及方法

Country Status (3)

Country Link
US (1) US11456259B2 (zh)
CN (2) CN211858644U (zh)
TW (2) TWI759709B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114688974A (zh) * 2020-12-30 2022-07-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
US11817326B2 (en) 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
TWI794136B (zh) * 2020-10-02 2023-02-21 新加坡商Ｐｙｘｉｓ Ｃｆ私人有限公司 面板級封裝的精確重構方法
KR20220096623A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치
JP2022145332A (ja) * 2021-03-19 2022-10-04 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
JP5049573B2 (ja) * 2006-12-12 2012-10-17 新光電気工業株式会社 半導体装置
US8810698B2 (en) * 2009-10-07 2014-08-19 Panasonic Intellectual Property Corporation Of America Two sided solid state image sensor and an image capture device
US10745796B2 (en) * 2014-10-17 2020-08-18 Advantech Global, Ltd Multi-mask alignment system and method
US9704822B2 (en) 2015-11-10 2017-07-11 International Business Machines Corporation Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates
US9691747B1 (en) * 2015-12-21 2017-06-27 International Business Machines Corporation Manufacture of wafer—panel die package assembly technology
JP6478939B2 (ja) 2016-03-31 2019-03-06 東レエンジニアリング株式会社 実装装置および実装方法
JP6307730B1 (ja) * 2016-09-29 2018-04-11 株式会社新川 半導体装置の製造方法、及び実装装置
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114688974A (zh) * 2020-12-30 2022-07-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和系统
CN114688974B (zh) * 2020-12-30 2023-09-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和系统

Also Published As

Publication number Publication date
TWM600061U (zh) 2020-08-11
US20200312780A1 (en) 2020-10-01
CN111755420A (zh) 2020-10-09
TWI759709B (zh) 2022-04-01
TW202105533A (zh) 2021-02-01
US11456259B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
CN211858644U (zh) 用于半导体器件接合的对准载具和对准系统
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
CN102540781A (zh) 一种背面对准装置及方法
TW201911462A (zh) 電子部件的實裝裝置與實裝方法，及封裝部件的製造方法
US20230215837A1 (en) Method and apparatus for bonding semiconductor substrate
TWI758990B (zh) 黏晶裝置及半導體裝置的製造方法
US7897481B2 (en) High throughput die-to-wafer bonding using pre-alignment
CN114688974B (zh) 面板级封装中半导体裸片的贴片后检测方法和系统
US11817326B2 (en) Precision reconstruction for panel-level packaging
US10692783B2 (en) Systems and methods for bonding semiconductor elements
US11552043B2 (en) Post bond inspection of devices for panel packaging
TWI752603B (zh) 電子零件的安裝裝置
TWM615965U (zh) 部件取放貼合系統
US11031367B2 (en) Bond head assemblies including reflective optical elements, related bonding machines, and related methods
TW202107575A (zh) 黏晶裝置及半導體裝置的製造方法
TWI738238B (zh) 高產能之晶粒接合裝置
CN117080095B (zh) 晶圆扇出封装方法和封装设备
Fan et al. Tools for Fan‐Out Wafer‐Level Package Processing
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
TW202243092A (zh) 部件取放貼合系統及其方法
CN116913843A (zh) 芯片键合对准装置及形成方法、晶圆键合结构及形成方法
CN118116857A (zh) 基板处理装置以及基板处理方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant