KR20110084228A - Ｓｏｉ 기판의 제작 방법 - Google Patents

Ｓｏｉ 기판의 제작 방법 Download PDF

Info

Publication number
KR20110084228A
KR20110084228A KR1020117010513A KR20117010513A KR20110084228A KR 20110084228 A KR20110084228 A KR 20110084228A KR 1020117010513 A KR1020117010513 A KR 1020117010513A KR 20117010513 A KR20117010513 A KR 20117010513A KR 20110084228 A KR20110084228 A KR 20110084228A
Authority
KR
South Korea
Prior art keywords
substrate
silicon wafer
transparent insulating
soi
soi substrate
Prior art date
Application number
KR1020117010513A
Other languages
English (en)
Other versions
KR101578964B1 (ko
Inventor
쇼지 아끼야마
아쯔오 이또
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20110084228A publication Critical patent/KR20110084228A/ko
Application granted granted Critical
Publication of KR101578964B1 publication Critical patent/KR101578964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 실리콘 웨이퍼 (5) 또는 산화막 (7)이 부착된 실리콘 웨이퍼 (5)에 이온을 주입하여 이온 주입층 (2)를 형성하는 공정, 상기 투명 절연성 기판의 상기 표면 및 상기 이온을 주입한 실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼의 상기 표면의 적어도 한쪽면에 표면 활성화 처리를 실시하는 공정, 상기 실리콘 웨이퍼 (5) 또는 산화막 (7)이 부착된 실리콘 웨이퍼 (5)와 상기 투명 절연성 기판 (3)을 접합하는 공정, 접합한 기판에 150 ℃ 이상 350 ℃ 이하의 열 처리를 가하고, 접합체 (6)을 얻는 공정, 상기 접합체 (6)의 투명 절연성 기판 (3)측으로부터 상기 실리콘 웨이퍼 (5) 또는 산화막 (7)이 부착된 실리콘 웨이퍼 (5)의 이온 주입층 (2)를 향하여 가시광을 조사하여 상기 이온 주입층 (2)의 계면을 취화하고, 실리콘 박막을 투명 절연성 기판 (3)에 전사하여 SOI층 (4)를 형성하는 공정을 이 순서대로 포함하는 SOI 기판의 제조 방법이다.

Description

ＳＯＩ 기판의 제작 방법{SOI SUBSTRATE MANUFACTURING METHOD}
본 발명은 투명 절연성 기판을 핸들 기판으로 하는 SOI 기판의 제작 방법에 관한 것이다.
종래 SOQ(Silicon on Quartz), SOG(Silicon on Glass), SOS(Silicon on Sapphire)라 불리는 SOI 기판이 제안되어 있고, 핸들 기판(석영, 유리, 사파이어)이 갖는 절연성·투명성 등으로부터 프로젝터, 고주파 디바이스 등에의 응용이 기대되고 있다.
접합에 관한 SOI 제조 기술에는 주로 두 종류의 방법이 있다.
하나는 SOITEC법으로, 실온에서 미리 수소 이온 주입을 실시한 실리콘 기판(도너 기판)과 지지 기판이 되는 기판(핸들 기판)을 접합하고, 고온(500 ℃ 부근)에서 열처리를 실시하여 이온 주입층의 계면에서 마이크로 캐비티라 불리는 미소한 기포를 다수 발생시키고 박리를 행하여 실리콘 박막을 핸들 기판에 전사한다는 것이다.
또 하나는 SiGen법이라 불리는 방법으로, 동일하게 수소 이온 주입을 미리 실시한 실리콘 기판과 핸들 기판 쌍방에 플라즈마 처리로 표면을 활성화시킨 후에 접합을 행하고, 그 후에 기계적으로 수소 이온 주입층의 계면에서 박리한다는 방법이다.
그러나, SOITEC법에서는 접합 후에 고온의 열 처리 공정을 거치기 때문에, 실리콘과 석영이나 사파이어로 대표되는 핸들 기판을 접합하는 경우에는 열팽창계수의 큰 차에 의해 기판이 깨진다는 결점이 있었다.
또한, SiGen법에서는, 표면 활성화 처리에 의해 접합한 시점에서 SOITEC법과 비교하여 높은 결합 강도를 갖는다고 해도, 기판의 접합에는 200 ℃ 이상의 온도의 열 처리가 필요하여, 그 결과 접합한 기판의 열팽창률의 차이에 따라 기판이 파손되거나, 전사되는 실리콘 박막에 미전사부가 도입되는 것과 같은 문제가 발생하는 경우가 있다. 이는 온도 상승과 함께 접합 계면의 결합 강도가 증가하는데, 동시에 이종 기판을 접합하는 것에 따른 휘어짐이 발생함으로써 박리 등이 발생하여, 접합이 면내 균일하게 진행되지 않기 때문이다.
또한, 실리콘의 열팽창률은 2.6×10-6/K인 반면, 석영, 사파이어의 열팽창률은 각각 0.56×10-6/K, 5.8×10-6/K이다. SOQ의 경우 열팽창률의 차(Δα=α(도너)-α(핸들))는 Δα=2.04×10-6/K이고(실리콘측에 압축 응력이 가해짐), SOS의 경우에는 Δα=-3.2×10-6/K(실리콘측에 인장 응력이 가해짐)가 되어 매우 큰 것이다. 이들 기판을 접합한 후에 그대로 고온 처리를 행하면, 기판 균열이 발생하거나, 접합한 기판이 박리된다는 문제가 발생하여, 종래의 SOI 기판에 널리 이용되고 있는 SOITEC법이나 SiGen법을 채용할 수 없다는 결점이 있다.
본 발명은 상기 현실을 감안하여, 접합면의 박리나 기판의 파손을 일으키지 않고, 이온 주입층의 계면을 효과적이고 효율적으로 취화(embrittle)할 수 있는 SOI 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자는 상기 과제를 해결하기 위해서 이하와 같은 제작법을 고안하였다.
즉, 본 발명은 투명 절연성 기판의 표면에 SOI층을 형성하여 SOI 기판을 제조하는 방법으로서, 실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼에 이온을 주입하여 이온 주입층을 형성하는 공정, 상기 투명 절연성 기판의 상기 표면, 및 상기 이온을 주입한 실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼의 상기 표면의 적어도 한쪽면에 표면 활성화 처리를 실시하는 공정, 상기 실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼와 상기 투명 절연성 기판을 접합하는 공정, 상기 접합한 기판에 150 ℃ 이상 350 ℃ 이하의 열 처리를 가하여 접합체를 얻는 공정, 상기 접합체의 투명 절연성 기판측으로부터 상기 실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼의 이온 주입층을 향하여 가시광을 조사하여 상기 이온 주입층의 계면을 취화하고, 실리콘 박막을 투명 절연성 기판에 전사하여 SOI층을 형성하는 공정을 이 순서대로 포함하는 SOI 기판의 제조 방법이다.
본 발명에 의해 이온 주입층의 계면을 효과적이고 효율적으로 취화할 수 있어, 투명 절연성 기판과 실리콘 웨이퍼와의 열팽창계수의 차이에 기인하는 웨이퍼의 균열이나 결함, 접합면의 박리 등의 발생을 방지할 수 있다.
[도 1] 본 발명에 따른 SOI 기판의 제조 공정의 한 양태를 나타내는 모식도이다.
[도 2] 본 발명에 따른 SOI 기판의 제조 공정의 다른 양태를 나타내는 모식도이다.
[도 3] 비정질 실리콘과 단결정 실리콘의 흡수계수의 파장 스펙트럼을 나타내는 그래프이다.
[도 4] 비정질 실리콘과 단결정 실리콘과의 흡수계수의 비(비정질 실리콘/단결정 실리콘)를 나타내는 그래프이다.
<부호의 설명>
1 실리콘 기판(도너 기판)
2 이온 주입 계면
3 투명 절연성 기판(핸들 기판)
4 SOI층
5 실리콘 웨이퍼
6 접합체
7 산화막
8 SOI 기판
9 접합면
이하에 본 발명을 도 1 및 도 2에 기초하여 상세히 설명한다.
우선, 실리콘 기판 또는 산화막이 부착된 실리콘 기판 (1)(이하, 구별하지 않는 한 단순히 실리콘 웨이퍼라 칭함)에 이온을 주입하여 이온 주입층 (2)를 형성한다.
이온 주입층 (2)는 실리콘 웨이퍼 중에 형성한다. 이 때, 그의 표면으로부터 원하는 깊이로 이온 주입층을 형성할 수 있는 주입 에너지로, 소정의 선량의 수소 이온(H+) 또는 수소 분자 이온(H2 +)을 주입한다. 이 때의 조건으로서, 예를 들면 주입 에너지는 50 내지 100 keV로 할 수 있다.
상기 실리콘 웨이퍼에 주입하는 수소 이온(H+)의 도우즈량은 1.0×1016 원자/㎠ 내지 1.0×1017 원자/㎠인 것이 바람직하다. 1.0×1016 원자/㎠ 미만이면 계면의 취화가 발생하지 않는 경우가 있고, 1.0×1017 원자/㎠를 초과하면 접합 후의 열 처리 중에 기포가 되어 전사 불량이 되는 경우가 있다. 보다 바람직한 도우즈량은 5.0×1016 원자/㎠이다.
주입 이온으로서 수소 분자 이온(H2 +)을 이용하는 경우, 그의 도우즈량은 5.0×1015 원자/㎠ 내지 5.0×1016 원자/㎠인 것이 바람직하다. 5.0×1015 원자/㎠ 미만이면 계면의 취화가 발생하지 않는 경우가 있고, 5.0×1016 원자/㎠를 초과하면 접합 후의 열 처리 중에 기포가 되어 전사 불량이 되는 경우가 있다. 보다 바람직한 도우즈량은 2.5×1016 원자/㎠이다.
또한, 실리콘 웨이퍼의 표면에 미리 수 nm 내지 500 nm 정도의 실리콘 산화막 등의 절연막을 형성해 놓고, 이를 통해서 수소 이온 또는 수소 분자 이온의 주입을 행하면, 주입 이온의 채널링을 억제하는 효과가 얻어진다.
이어서, 반도체 기판(실리콘 웨이퍼 (1))의 표면 및/또는 핸들 기판(투명 절연성 기판 (3))의 표면을 활성화 처리한다.
표면 활성화 처리의 방법으로는 오존수 처리, UV 오존 처리, 이온빔 처리, 플라즈마 처리 등을 들 수 있다. 표면 활성화에 의한 결합력 증가의 기구는 완전히 밝혀진 것은 아니지만, 이하와 같이 설명할 수 있다. 오존수 처리나 UV 오존 처리 등에서는, 표면의 유기물을 오존에 의해 분해하고, 표면의 OH기를 증가시킴으로써 활성화를 행한다. 한편, 이온빔 처리나 플라즈마 처리 등은 웨이퍼 표면의 반응성이 높은 미결합손(댕글링 결합)을 노출시킴으로써, 또는 그의 미결합손에 OH기가 부여됨으로써 활성화를 행한다. 표면 활성화의 확인에는 친수성의 정도(습윤성)를 관찰으로써 확인할 수 있다. 구체적으로는, 웨이퍼 표면에 물을 떨어뜨려, 그의 접촉각(컨택트 앵글)을 측정함으로써 간편히 측정할 수 있다.
오존수로 처리하는 경우에는, 오존을 10 mg/ℓ 정도 용존한 순수에 웨이퍼를 침지함으로써 실현할 수 있다.
UV 오존으로 처리를 하는 경우에는, 오존 가스 또는 대기로부터 생성된 오존 가스에 UV 광(예 185 nm)을 조사함으로써 행하는 것이 가능하다.
이온빔으로 처리하는 경우에는, 스파크법과 같이 고진공하에서 웨이퍼 표면을 아르곤 등의 불활성 가스의 빔으로 처리함으로써, 표면의 미결합손을 노출시키고, 결합력을 증가시키는 것이 가능하다.
플라즈마로 처리하는 경우에는, 진공 챔버 중에 반도체 기판 및 또는 핸들 기판을 올려 놓고, 플라즈마용 가스를 감압하에서 도입한 후, 100 W 정도의 고주파 플라즈마에 5 내지 10 초 정도 노출시켜 표면을 플라즈마 처리한다. 플라즈마용 가스로는, 반도체 기판을 처리하는 경우, 표면을 산화하는 경우에는 산소 가스의 플라즈마, 산화하지 않는 경우에는 수소 가스, 아르곤 가스 또는 이들의 혼합 가스 또는 수소 가스와 헬륨 가스의 혼합 가스를 사용할 수 있다. 핸들 기판을 처리하는 경우에는 어느 하나의 가스일 수도 있다.
이 처리를 함으로써, 반도체 기판 및 또는 핸들 기판의 표면의 유기물이 산화하여 제거되고, 표면의 OH기가 더 증가하여 활성화된다.
상기 4가지 처리는 반도체 기판의 이온 주입한 표면 및 핸들 기판의 접합면의 양쪽에 대해서 행하는 것이 보다 바람직하지만, 어느 한쪽만 행할 수도 있다.
실리콘 웨이퍼의 표면 활성화 처리를 행하는 표면은 이온 주입을 행한 표면인 것이 바람직하다.
본 발명에서는 실리콘 웨이퍼의 두께는 특별히 한정되지 않지만, 통상의 SEMI/JEIDA 규격 근방의 것이 핸들링의 관계로부터 취급되기 쉽다.
투명 절연성 기판은 가시광 영역(파장 400 nm 내지 700 nm)의 광이 접합된 실리콘 웨이퍼의 이온 주입층에 도달하기까지 에너지 손실이 적은 것이 바람직하고, 상기 가시광 영역의 투과율이 70 ％ 이상의 기판이면 특별히 한정되지 않지만, 그 중에서도 절연성·투명성이 우수하다는 점에서 석영, 유리 또는 사파이어 중 어느 하나인 것이 바람직하다.
본 발명에서는, 투명 절연성 기판의 두께는 특별히 한정되지 않지만, 통상의 SEMI/JEIDA 규격 근방의 것이 핸들링의 관계로부터 취급하기 쉽다.
이어서, 이 실리콘 웨이퍼 (1)의 표면 및 투명 절연성 기판 (3)의 오존수 처리, UV 오존 처리, 이온빔 처리, 플라즈마 처리 등으로 처리를 한 표면을 접합면으로서 접합한다.
이어서, 접합한 기판에 150 ℃ 이상 350 ℃ 이하의 열처리를 실시하고, 접합체 (6)을 얻는다. 열 처리를 행하는 이유는, 후속 공정의 가시광 조사에서 접합 계면 (9)가 고온이 되었을 때에 급격한 온도 상승으로 접합 계면 (9)가 틀어짐에 따른 결정 결함 도입을 방지하기 위함이다. 온도를 150 ℃ 이상 350 ℃ 이하로 하는 이유는, 150 ℃ 미만이면 결합 강도가 상승하지 않고, 350 ℃를 초과하면 접합한 기판이 파손될 가능성이 있기 때문이다. 본 발명자들이 실험 검토한 결과, 투명 절연성 기판이 석영 또는 유리인 경우 적절한 온도는 150 ℃ 이상 350 ℃ 이하이고, 사파이어의 경우에는 150 ℃ 이상 250 ℃ 이하였다. 이들 온도 영역은 기판에 따라 상이하다.
열 처리 시간으로는, 온도에도 어느 정도 의존하지만 12 시간 내지 72 시간이 바람직하다.
계속해서, 기판을 실온까지 냉각하고, 상기 접합체 (6)의 투명 절연성 기판 (3)측으로부터 실리콘 웨이퍼 (5)의 이온 주입층 (2)를 향하여 가시광을 조사하고, 어닐링을 실시한다.
본 명세서에서 "가시광"이란, 400 내지 700 nm의 범위에 극대 파장을 갖는 광을 말한다. 가시광은 간섭성의 광 또는 비간섭성의 광 중 어느 것일 수도 있다.
도 1에는, 가시광의 일례로서, 레이저광을 이용하여 어닐링을 행한 경우를 나타내고 있다. 이 때, 레이저광은 투명 절연성 기판 (3)을 통과하고 거의 흡수되지 않기 때문에, 투명 절연성 기판을 가열하지 않고 실리콘 기판에 도달한다. 도달한 레이저광은 실리콘의 접합면 근방만(접합 계면 포함), 특히 수소 이온 주입에 의해 비정질화한 부분을 선택적으로 가열하여, 이온 주입 개소의 취화를 촉진시킨다. 이는 RTA 등의 할로겐 램프를 광원으로 하는 것이나 500 nm 근방에 피크를 갖는 Xe 플래시 램프 등과도 마찬가지이다.
또한 실리콘 기판의 극히 일부(접합 계면 근방의 실리콘만)를 순간적으로 가열함으로써 기판의 깨짐, 냉각 후의 휘어짐도 일어나지 않는다는 특징을 갖는다.
여기서 이용하는 레이저의 파장인데, 실리콘에 비교적 흡수되기 쉬운 파장이며(700 nm 이하), 수소 이온 주입에 의해 비정질화한 부분을 선택적으로 가열할 수 있도록 비정질 실리콘에 흡수되고, 단결정 실리콘 부분에 흡수되기 어려운 파장인 것이 바람직하다. 비정질 실리콘과 단결정 실리콘의 흡수계수를 각각 도 3에, 비정질 실리콘과 단결정 실리콘과의 흡수계수의 비(비정질 실리콘/단결정 실리콘)를 도 4에 나타내었다. 이들 도면에 이용되고 있는 값은 문헌 [Edward D. Palik "Handbook of Optical Constants of Solids", Extended Abstracts of the 2001 International Conference on Solid State Devices and Materials, Tokyo, 2001, pp.182-183.]으로부터의 발췌한 것이다. 도 3과 4로부터, 적합한 파장 영역은 400 nm 이상 700 nm 이하 정도이고, 바람직하게는 500 nm 이상 600 nm 이하, 보다 바람직하게는 500 nm 이상 550 nm 이하인 것을 알 수 있다. 이 파장 영역에 합치하는 레이저로는, Nd:YAG 레이저의 제2차 고조파(파장=532 nm), YVO4 레이저의 제2차 고조파(파장=532 nm) 등이 있지만, 한정되는 것은 아니다.
여기서 주의해야 할 것은 레이저의 조사에 의해 이온 주입 부분을 지나치게 가열하면, 부분적으로 열 박리가 발생하고, 블리스터라 불리는 팽창 결함이 발생한다. 이는 접합 기판의 투명 기판측으로부터 육안으로 관찰된다. 이 블리스터에 의해서 한번 박리가 시작되면, 접합 기판에 응력이 국재화되어 접합 기판의 파괴를 일으킨다. 따라서, 열 박리를 발생시키지 않을 정도로 레이저를 조사하고, 그 후 기계 박리를 행하는 것이 긴요하다. 또는, 레이저의 조사에 앞서서 접합 기판의 단부, 접합면 근방에 기계적 충격을 가하고, 레이저 조사에 의한 열의 충격이 단부의 기계적 충격의 기점부로부터 접합 기판 전면에 걸쳐 이온 주입 계면의 파괴를 일으키는 것이 긴요해진다.
레이저의 조사 조건으로는, 출력 50 W 내지 100 W이고 발진 주파수가 25 mJ@ 3 kHz인 것을 이용하는 경우, 면적당 조사 에너지가 경험상 0.4 J/㎠ 내지 1.6 J/㎠인 것이 바람직하다. 0.4 J/㎠ 미만이면 이온 주입 계면에서의 취화가 일어나지 않을 가능성이 있고, 1.6 J/㎠를 초과하면 취화가 지나치게 강하여 기판이 파손될 가능성이 있기 때문이다. 조사는 스폿상의 레이저광을 웨이퍼 상에서 주사하기 위해서, 시간으로 규정하는 것은 어렵지만, 처리 후의 조사 에너지가 상기한 범위에 들어가 있는 것이 바람직하다.
가시광 조사의 방법으로는, 반도체 공정 등에 이용되는 RTA 등도 유용한 방법이다. RTA는 50 내지 150 ℃/초라는 신속한 승온·강온이 가능하고, 기판 전체를 따뜻하게 하기 전에 공정을 종료할 수 있는 우수한 방법이다. 이 때는 이온 주입 계면 근방만을 열 박리가 발생하지 않을 정도로 과열하는 것이 중요하다. 통상의 RTA에 이용되는 열원은 할로겐 램프이기 때문에, 가시광 조사원으로는 적합하다.
또한 도 2에 나타낸 바와 같이, 상술한 바와 같은 레이저 어닐링·RTA 대신에 플래시 램프 어닐링을 실시하는 것도 가능하다. 여기서 이용하는 플래시 램프의 파장으로는, 램프인 이상, 어느 정도의 파장 영역이 있는 것은 피할 수 없지만, 400 nm 이상 700 nm 이하의 파장 영역에서(실리콘에 효율적으로 흡수되는 파장 영역) 피크 강도를 갖는 것이 바람직하다. 400 nm 미만이면 단결정 실리콘으로도 높은 흡수계수를 갖게 되고, 700 nm를 초과하면 비정질 실리콘으로도 흡수계수가 낮아지기 때문이다. 도 3과 4로부터, 적합한 파장 영역은 400 nm 이상 700 nm 이하 정도인 것을 알 수 있다. 이 파장 영역에 합치하는 램프 광원으로는, 크세논 램프에 의한 가열이 일반적이다. 크세논 램프의 피크 강도(700 nm 이하에서)는 500 nm 근방이고, 본 발명의 목적에 합치하고 있다.
또한, 크세논 램프광을 이용하는 경우, 가시광 영역 이외의 광을 차단하는 파장 필터를 통해 조사를 행할 수도 있다. 또한, 단결정 실리콘에서의 흡수계수가 높은, 450 nm 이하의 가시광을 차단하는 필터 등도 공정의 안정화를 위해 유효하다. 상술한 블리스터의 발생을 억제하기 위해서는, 본 크세논 램프광으로 접합 기판 전면의 일괄 조사를 행하는 것이 바람직하다. 일괄 조사에 의해, 접합 기판의 응력 국재화를 방지하고, 접합 기판의 파괴를 방지하는 것이 용이해진다. 따라서, 열 박리를 발생시키지 않을 정도로 크세논 램프광을 조사하고, 그 후 기계 박리를 행하는 것이 긴요하다. 또는, 크세논 램프광의 조사에 앞서서, 기계적 충격을 접합 기판의 단부, 접합면 근방에 가하여, 크세논 램프 광 조사에 의한 열의 충격이 단부의 기계적 충격의 기점부로부터 접합 기판 전면에 걸쳐 이온 주입 계면에 파괴를 일으키는 것이 긴요해진다.
레이저 광 조사, RTA 처리 또는 플래시 램프 조사 후에, 실리콘 박막의 투명 절연성 기판으로의 전사를 육안으로 확인할 수 없는 경우에는, 이온 주입층의 계면에 기계적 충격을 가함으로써 박리를 행하고, 실리콘 박막을 투명 절연성 기판에 전사하는 박막 전사를 행할 수도 있다.
이온 주입층에 기계적 충격을 가하기 위해서는, 예를 들면 가스나 액체 등의 유체의 제트를 접합한 웨이퍼의 측면으로부터 연속적 또는 단속적으로 분무하거나, 박리 기구를 이용할 수도 있고, 충격에 의해 기계적 박리가 발생하는 방법이면 특별히 한정되지 않는다. 박리 기구는 150 ℃ 이상 350 ℃ 이하의 온도에서 열 처리된 접합체 (6)의 수소 이온 주입층의 측면으로부터 기계적 충격을 가할 수 있는 것으로, 바람직하게는 수소 이온 주입층의 측면에 닿는 부분이 예리하여, 이온 주입층을 따라 이동 가능한 것이며, 바람직하게는 가위 등의 예각인 도구나 가위 등의 예각인 날을 구비하는 장치를 이용하고, 그의 재질로는 플라스틱(예를 들면 폴리에테르에테르케톤)이나 지르코니아, 실리콘, 다이아몬드 등을 사용할 수 있으며, 오염에 구애받지 않기 때문에 금속 등을 이용할 수도 있다. 오염에 구애받는 경우에는 플라스틱을 이용할 수 있다. 또한, 설상의 예각인 도구로서, 칼이나 가위 등의 날을 이용할 수도 있다.
상기 박리 공정에 의해, 투명 절연성 기판 (3) 상에 SOI층 (4)가 형성된 SOI 기판 (8)이 얻어진다.
본 발명에 따른 SOI 기판의 제조 방법에 의해 얻어진 SOI 기판은, 투명 절연성 기판 위에 SOI층이 형성되어 있는 것이기 때문에, 액정 장치 등의 전기 광학 장치용 기판의 제조용에 특히 적합하다.
실시예 1
미리 산화막을 200 nm 성장시킨 직경 150 mm의 실리콘 기판(두께 625 um)에 수소 이온을 주입하고, 석영 기판과의 쌍방의 표면에 오존수 처리, UV 오존 처리, 이온빔 처리, 플라즈마 처리를 행하여 총 4종의 샘플을 제작하였다.
250 ℃ 24 시간 동안 열처리를 실시하여 접합체를 얻은 후에, 그린 레이저(파장 532 nm)로 투명 기판측(석영 기판측)으로부터 조사를 행하였다. 조사 후에 접합 계면에 PEEK(폴리에테르에테르케톤)제의 쐐기를 목표로 가볍게 기계적 충격을 가함으로써 실리콘의 박막을 석영 기판에 전사할 수 있었다. 이 때 전사된 실리콘의 두께는 400 nm였다.
4종의 샘플을 육안으로 관찰하였지만, 결함 등은 특별히 발견되지 않았으며, 4종의 샘플의 동등한 품질을 갖는 것을 확인할 수 있어, 표면 활성화의 종류에는 크게 의존하지 않는 것을 확인할 수 있었다.
실시예 2
미리 산화막을 200 nm 성장시킨 직경 150 mm의 실리콘 기판(두께 625 um)에 수소 이온을 주입하고, 석영 기판과의 쌍방의 표면에 이온빔 처리를 실시하여 표면 활성화를 행하였다. 그 후, 양 기판을 접합하였다.
250 ℃ 24 시간 동안 열처리를 실시하여 접합체를 얻은 후에, 그린 레이저(파장 532 nm), RTA, 플래시 램프로 투명 기판측(석영 기판측)으로부터 가시광 조사를 행하였다. 이 때의 레이저 조사 조건은, 출력 75 W에서 발진 주파수가 25 mJ@ 3 kHz였다. 기판 전면을 1.2 J/㎠가 되도록 조사하였다.
RTA의 경우에는, 온도는 고온계에서 석영 기판으로부터 접합 계면을 관찰하는 방향으로부터 배치하였다. 이 때, 접합 계면 근방의 온도를 관찰할 수 있게 된다. 50 ℃/초의 승온 속도로 350 ℃(고온계 판독)까지 승온하고, 도달과 동시에 파워를 차단하고 기판을 냉각하였다.
플래시 램프의 경우에는, 펄스폭 1 m(밀리)초로서 조사를 행하였다.
실시예 1과 동일하게 조사 후에 접합 계면에 가볍게 기계적 충격을 가함으로써 실리콘의 박막을 석영 기판에 전사할 수 있었다. 이 때 전사된 실리콘의 두께는 400 nm였다. 3종의 샘플을 육안으로 관찰하였지만, 결함 등은 특별히 발견되지 않았으며, 3종의 샘플은 동등한 품질을 갖는다는 것을 확인할 수 있어, 상기 3종의 조사의 종류에는 크게 의존하지 않는 것을 확인할 수 있었다.
실시예 3
미리 산화막을 200 nm 성장시킨 직경 150 mm의 실리콘 기판(두께 625 um) 수소 이온을 주입하고, 사파이어 기판과 쌍방의 표면에 이온빔 활성화 처리를 실시하여 표면 활성화를 행하였다. 그 후, 양 기판을 접합하였다.
기판을 225 ℃에서 24 시간 동안 열 처리를 행하고 접합한 후에, 사파이어 기판측으로부터 파장 532 nm의 녹색 레이저(YVO4(SHG) 레이저)를 조사하였다. 이 때의 레이저 조사 조건은, 출력 75 W에서 발진 주파수가 25 mJ@ 3 kHz였다. 기판 전면을 1.2 J/㎠가 되도록 조사한 후에, 접합 계면에 실시예 1 및 2와 마찬가지로 기계적 충격을 가하고, 박리함으로써 실리콘 박막을 사파이어에 전사하였다. 기판 전면에 대한 실리콘 박막의 전사를 확인할 수 있었다.
(비교예 1)
미리 산화막을 200 nm 성장시킨 직경 150 mm의 실리콘 기판(두께 625 um) 수소 이온을 주입하고, 석영 기판과 쌍방의 표면에 UV 오존 활성화 처리를 실시하여 표면 활성화를 행하였다. 그 후, 양 기판을 접합하였다. 이 때 열처리를 실시하지 않고 석영 기판측으로부터 파장 532 nm의 녹색 레이저(YVO4(SHG) 레이저)를 조사하였다. 이 때의 레이저 조사 조건은, 출력 75 W에서 발진 주파수가 5 mJ@ 3 kHz였다.
기판 전면을 조사한 후에 접합 계면에 기계적 충격을 가하여 박리를 행함으로써 실리콘 박막을 석영에 전사하였다. 그러나, 전사된 막을 광학 현미경으로 관찰하면, um 단위의 미전사부가 산견되었다. 이에 따라, 접합 후의 열 처리가 필수라는 것이 판명되었다.
실시예 4
미리 산화막을 200 nm 성장시킨 직경 150 mm의 실리콘 기판(두께 625 um) 수소 이온을 주입하고, 사파이어 기판과 쌍방의 표면에 플라즈마 활성화 처리를 실시하여 표면 활성화를 행하였다. 그 후, 양 기판을 접합하였다. 기판을 225 ℃에서 24 시간 동안 열 처리를 행하여 접합을 한 후에, 사파이어 기판측으로부터 크세논 플래시 램프를 조사하였다. 이 때의 조사 조건은, 펄스폭 1 m(밀리)초였다. 기판 전면을 조사한 후에, 접합 계면에 기계적 충격을 가하여 박리를 함으로써 실리콘 박막을 사파이어에 전사하였다. 기판 전면에 대한 실리콘 박막의 전사를 확인할 수 있었다.
실시예 5
미리 산화막을 200 nm 성장시킨 직경 150 mm의 실리콘 기판(두께 625 um) 수소 이온을 주입하고, 사파이어 기판과 쌍방의 표면에 오존수 활성화 처리를 실시하여 표면 활성화를 행하였다. 그 후, 양 기판을 접합하였다. 기판을 225 ℃에서 24 시간 동안 열 처리를 행하고, 접합한 웨이퍼를 RTA 내에 넣었다. 온도는 고온계에서 사파이어측으로부터 접합 계면을 관찰하는 방향으로 배치하였다.
이 때, 접합 계면 근방의 온도를 관찰할 수 있게 된다. 250 ℃로 유지한 후에 50 ℃/초의 승온 속도로 350 ℃(고온계 판독)까지 승온하고, 도달과 동시에 파워를 차단하고 기판을 냉각하였다. 기판 전면을 조사한 후에, 접합 계면에 기계적 충격을 가하고, 박리함으로써 실리콘 박막을 사파이어에 전사하였다. 기판 전면에 대한 실리콘 박막의 전사를 확인할 수 있었다.
실시예 6
미리 산화막을 200 nm 성장시킨 직경 150 mm의 실리콘 기판(두께 625 um) 수소 이온을 주입하고, 석영 기판 쌍방의 표면에 플라즈마 활성화 처리를 행하여 접합하였다. 기판을 225 ℃에서 24 시간 동안 열 처리를 행하고, 접합한 후에 석영 기판측으로부터 크세논 플래시 램프를 조사하였다. 이 때의 조사 조건은, 펄스폭 1 m(밀리)초였다. 기판 전면을 조사한 후에 접합 계면에 기계적 충격을 가하여 박리를 행함으로써 실리콘 박막을 석영에 전사하였다. 기판 전면에의 실리콘 박막의 전사를 확인할 수 있었다.

Claims (14)

  1. 투명 절연성 기판의 표면에 SOI(silicon on insulator)층을 형성하여 SOI 기판을 제조하는 방법으로서,
    실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼의 표면으로부터 이온을 주입하여 이온 주입층을 형성하는 공정,
    상기 투명 절연성 기판의 상기 표면 및 상기 이온을 주입한 실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼의 상기 표면의 적어도 한쪽면에 표면 활성화 처리를 실시하는 공정,
    상기 실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼와 상기 투명 절연성 기판을 접합하는 공정,
    상기 접합한 기판에 150 ℃ 이상 350 ℃ 이하의 열 처리를 가하여 접합체를 얻는 공정,
    상기 접합체의 투명 절연성 기판측으로부터 상기 실리콘 웨이퍼 또는 산화막이 부착된 실리콘 웨이퍼의 이온 주입층을 향하여 가시광을 조사하여 상기 이온 주입층의 계면을 취화(embrittle)하고, 실리콘 박막을 투명 절연성 기판에 전사하여 SOI층을 형성하는 공정을 이 순서대로 포함하는 SOI 기판의 제조 방법.
  2. 제1항에 있어서, 상기 표면 활성화 처리가 오존수 처리, UV 오존 처리, 이온빔 처리 및 플라즈마 처리로 이루어지는 군으로부터 선택되는 1 이상의 처리인 것을 특징으로 하는 SOI 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 전사시에 상기 접합체의 수소 이온 주입층의 측면에 기계적 충격이 부여되는 것을 특징으로 하는 SOI 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 가시광 조사 후, 이온 주입층의 계면에 기계적 충격을 가하여, 상기 계면을 따라 접합한 기판을 박리 전사하는 공정을 포함하는 것을 특징으로 하는 SOI 기판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 가시광 조사에 앞서서, 상기 접합체의 종단부의 접합 계면 근방에 기계적 충격을 가하는 공정을 포함하는 것을 특징으로 하는 SOI 기판의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 가시광이 파장 500 nm 내지 550 nm의 레이저광인 것을 특징으로 하는 SOI 기판의 제조 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 가시광이, YVO4 레이저의 제2차 고조파이고 파장 532 nm인 것을 특징으로 하는 SOI 기판의 제조 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 가시광이 스파이크 어닐링을 포함하는 RTA(Rapid Thermal Anneal; 급속열처리)인 것을 특징으로 하는 SOI 기판의 제조 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 가시광이 크세논 플래시 램프광인 것을 특징으로 하는 SOI 기판의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 투명 절연성 기판이 유리, 석영 또는 사파이어인 것을 특징으로 하는 SOI 기판의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 투명 절연성 기판이 사파이어이고, 열 처리의 온도가 150 ℃ 이상 250 ℃ 이하인 것을 특징으로 하는 SOI 기판의 제조 방법.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 투명 절연성 기판이 유리 또는 석영이고, 열 처리의 온도가 150 ℃ 이상 350 ℃ 이하인 것을 특징으로 하는 SOI 기판의 제조 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 주입 이온이 수소 원자 이온(H+)이고, 도우즈량이 1.0×1016 원자/㎠ 이상 1.0×1017 원자/㎠이하인 것을 특징으로 하는 SOI 기판의 제조 방법.
  14. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 주입 이온이 수소 분자 이온(H2 +)이고, 도우즈량이 5.0×1015 원자/㎠ 이상 5.0×1016 원자/㎠ 이하인 것을 특징으로 하는 SOI 기판의 제조 방법.
KR1020117010513A 2008-11-12 2009-11-11 Ｓｏｉ 기판의 제작 방법 KR101578964B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008290287 2008-11-12
JPJP-P-2008-290287 2008-11-12
JP2009256854A JP5496608B2 (ja) 2008-11-12 2009-11-10 Ｓｏｉ基板の作製方法
JPJP-P-2009-256854 2009-11-10

Publications (2)

Publication Number Publication Date
KR20110084228A true KR20110084228A (ko) 2011-07-21
KR101578964B1 KR101578964B1 (ko) 2015-12-18

Family

ID=42169989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117010513A KR101578964B1 (ko) 2008-11-12 2009-11-11 Ｓｏｉ 기판의 제작 방법

Country Status (7)

Country Link
US (1) US8563401B2 (ko)
EP (1) EP2352164B1 (ko)
JP (1) JP5496608B2 (ko)
KR (1) KR101578964B1 (ko)
CN (1) CN102210007A (ko)
AU (1) AU2009314986B2 (ko)
WO (1) WO2010055857A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140082652A (ko) * 2011-10-17 2014-07-02 신에쓰 가가꾸 고교 가부시끼가이샤 투명 soi 웨이퍼의 제조 방법
KR20180014700A (ko) * 2015-06-02 2018-02-09 신에쓰 가가꾸 고교 가부시끼가이샤 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR20210018792A (ko) * 2018-04-27 2021-02-18 글로벌웨이퍼스 씨오., 엘티디. 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5688709B2 (ja) * 2010-09-24 2015-03-25 国立大学法人東京農工大学 薄膜半導体基板の製造方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
DE112012004373T5 (de) * 2011-10-18 2014-07-10 Fuji Electric Co., Ltd Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung
TWI590494B (zh) * 2012-02-14 2017-07-01 信越化學工業股份有限公司 Optical semiconductor device package, its manufacturing method, and optical semiconductor device and its manufacturing method
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
JP6454606B2 (ja) 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
TWI751127B (zh) * 2015-12-17 2022-01-01 日商信越化學工業股份有限公司 藍寶石複合基材與其製造方法
CN109148317B (zh) * 2017-06-15 2022-05-10 沈阳硅基科技有限公司 用于激光裂片技术制备soi硅片的机台
CN109166793B (zh) * 2018-08-30 2021-11-09 哈尔滨工业大学 一种利用先真空紫外光再氮等离子体两步活化直接键合铌酸锂和硅晶片的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004119636A (ja) * 2002-09-25 2004-04-15 Sharp Corp 半導体装置およびその製造方法
JP2004140266A (ja) * 2002-10-18 2004-05-13 Ishikawajima Harima Heavy Ind Co Ltd 薄膜層ウェハ製造方法、及び薄膜層ウェハ
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
JP2005333042A (ja) * 2004-05-21 2005-12-02 Sony Corp 電気光学表示装置の製造方法及び電気光学表示装置
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP5064695B2 (ja) 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP2008112843A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140082652A (ko) * 2011-10-17 2014-07-02 신에쓰 가가꾸 고교 가부시끼가이샤 투명 soi 웨이퍼의 제조 방법
KR20180014700A (ko) * 2015-06-02 2018-02-09 신에쓰 가가꾸 고교 가부시끼가이샤 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR20210018792A (ko) * 2018-04-27 2021-02-18 글로벌웨이퍼스 씨오., 엘티디. 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성

Also Published As

Publication number Publication date
JP2010141305A (ja) 2010-06-24
EP2352164A4 (en) 2013-03-06
KR101578964B1 (ko) 2015-12-18
WO2010055857A1 (ja) 2010-05-20
JP5496608B2 (ja) 2014-05-21
CN102210007A (zh) 2011-10-05
EP2352164B1 (en) 2016-12-21
AU2009314986B2 (en) 2014-10-09
EP2352164A1 (en) 2011-08-03
US20110244655A1 (en) 2011-10-06
US8563401B2 (en) 2013-10-22
AU2009314986A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
KR101578964B1 (ko) Ｓｏｉ 기판의 제작 방법
JP5420968B2 (ja) 貼り合わせウェーハの製造方法
KR102599962B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP5455595B2 (ja) 貼り合わせウェーハの製造方法
KR101607725B1 (ko) 와이드 밴드 갭 반도체를 적층한 복합 기판의 제조 방법
JP5643509B2 (ja) 応力を低減したｓｏｓ基板の製造方法
KR101652144B1 (ko) 계면 근방에 있어서의 결함 밀도가 낮은 ｓｏｓ 기판
EP2437281B1 (en) Method for preparing an sos substrate having low surface defect density
JP4594121B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2014003319A (ja) 表面欠陥密度が少ないｓｏｓ基板
JP2014003320A (ja) 界面近傍における欠陥密度が低いｓｏｓ基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 5