DE19753494A1 - Verfahren zur Herstellung eines Siliziumwafers und dadurch hergestellte Siliziumwafer - Google Patents

Verfahren zur Herstellung eines Siliziumwafers und dadurch hergestellte Siliziumwafer

Info

Publication number
DE19753494A1
DE19753494A1 DE19753494A DE19753494A DE19753494A1 DE 19753494 A1 DE19753494 A1 DE 19753494A1 DE 19753494 A DE19753494 A DE 19753494A DE 19753494 A DE19753494 A DE 19753494A DE 19753494 A1 DE19753494 A1 DE 19753494A1
Authority
DE
Germany
Prior art keywords
silicon wafer
silicon
wafer
hydrogen
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19753494A
Other languages
English (en)
Inventor
Hidekazu Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19753494A1 publication Critical patent/DE19753494A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Siliziumwafers und auf einen Siliziumwafer, der dadurch hergestellt ist, und sie ist insbesondere anwendbar bezüglich eines Siliziumwaferherstellungsver­ fahrens und eines entsprechenden Siliziumwafers mit einer SOI-Struktur (SOI = Silicon on Insulator = Silizium auf Isolator), die stark zu hochintegrierten Halbleitervorrichtungen, die bei hohen Geschwindigkeiten mit niedrigem Stromverbrauch betrieben werden, beiträgt.
Es sind verschiedene Verfahren zur Herstellung von SOI-Wafern vorgeschlagen worden. Das vielversprechendste Verfahren unter diesen ist das Smart-Cut- Verfahren (siehe Electronics Letters, 31 (1995), 1201).
Bei dem Smart-Cut-Verfahren wird ein Siliziumwafer zur Ausbildung einer Siliziumoxidschicht auf diesem erwärmt. Dann wird eine Wasserstoffionen­ implantation durch die Siliziumwaferoberfläche ausgeführt, um dadurch eine Schicht mit implantierten Wasserstoff auszubilden. Dann wird ein Basis-Wafer an die Seite des Siliziumwafers gebondet, d. h. mit dieser verbunden, die nahe der Schicht mit implantieren Wasserstoff ist. Die beiden verbundenen Silizium­ wafer werden dann erwärmt, wodurch sich die Siliziumwaferoberfläche an der Schicht mit implantierten Wasserstoff abtrennt, was zu einer dünnen Silizium­ schicht führt, die an den Basis-Wafer (Substrat) gebondet, d. h. mit diesen ver­ bunden ist. Die dünne Siliziumschicht weist winzige Oberflächenunregelmäßig­ keiten auf, die durch chemisch-mechanisches Polieren geglättet werden, was den gewünschten SOI-Wafer ergibt.
Es ist kürzlich berichtet worden, daß das chemisch-mechanische Polieren die charakteristischen Eigenschaften und die Ausbeute bei Halbleitervorrichtungen stark beeinflußt (siehe H. Yamamoto et al., Proceeding of The 2nd Internatio­ nal Symposiums on Advanced Science an Technology of Silicon Materials, (1996), S. 425).
Probleme mit dem Defekte verursachenden Polieren von Siliziumwafern sind auch bei den Wafern mit SOI-Struktur, die durch das oben erwähnte Smart- Cut-Verfahren hergestellt werden, unvermeidlich, und sie beeinträchtigen die charakteristischen Eigenschaften und die Ausbeute bei Halbleitervorrichtungen nachteilig.
Es ist eine Aufgabe der vorliegenden Erfindung, die oben erwähnten Probleme bei der herkömmlichen Technologie zu beseitigen und ein Verfahren zur Her­ stellung eines Halbleiterwafers und einen Halbleiterwafer, jeweils mit einer SOI-Struktur, die frei von Oberflächendefekten ist, anzugeben.
Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1 oder 6 bzw. einen Siliziumwafer nach Anspruch 8.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Nach einem Aspekt werden bei einem Verfahren zur Herstellung eines Sili­ ziumwafers Wasserstoffionen durch eine Hauptoberfläche eines Siliziumwafers, der eine darauf ausgebildete Siliziumoxidschicht aufweist, implantiert, um eine Schicht mit implantierten Wasserstoff auszubilden. Dann wird ein Substrat an die Oberfläche des Siliziumwafers gebondet. Der Siliziumwafer wird dann er­ wärmt, was die Oberflächenseite dazu bringt, an der Schicht mit implantierten Wasserstoff abzuschälen bzw. sich abzutrennen. Dann wird der Teil des Sili­ ziumwafers, der an das Substrat gebondet ist, in einer Wasserstoffatmosphäre wärmebehandelt bzw. geglüht, um dadurch die Oberfläche des Wafers, die durch das Abschälen freigelegt wurde, zu glätten.
Bei dem Prozeß zum Herstellen eines Siliziumwafers wird das Glühen bzw. die Wärmebehandlung bevorzugterweise durch Erwärmen auf ungefähr 1050°C bis ungefähr 1350°C ausgeführt. Alternativ wird das Wärmebehandeln bzw. Glühen bevorzugterweise mit der Hilfe eines Plasmas in einer Wasserstoffatmosphäre ausgeführt.
Bei einem anderen Aspekt wird in dem Prozeß zum Herstellen eines Silizium­ wafers das Glühen bzw. die Wärmebehandlung bevorzugter Weise durch schnelles thermisches Glühen (RTA) ausgeführt. In dem Verfahren zur Herstel­ lung eines Siliziumwafers wird das Glühen bzw. die Wärmebehandlung bevor­ zugterweise ausgeführt, nachdem die Oberfläche, die durch das Abschälen freigelegt worden ist, chemisch-mechanisch poliert worden ist.
Entsprechend eines anderen Aspektes werden in einem Verfahren zur Herstel­ lung eines Siliziumwafers Wasserstoffionen durch eine Oberfläche eines Sili­ ziumwafers, der eine darauf ausgebildete Siliziumoxidschicht aufweist, implan­ tiert, um dadurch eine Schicht mit implantierten Wasserstoff auszubilden. Dann wird ein Substrat an die Oberfläche des Siliziumwafers gebondet bzw. mit dieser verbunden. Der Siliziumwafer wird dann erwärmt, um dadurch die Ober­ flächenseite dazu zu bringen, an der Schicht mit implantierten Wasserstoff ab­ zuschälen bzw. sich abzutrennen. Dann wird ein epitaxiales Wachstum von Silizium auf der Oberfläche des Wafers, die durch das Abschälen freigelegt worden ist, ausgeführt, um dadurch eine neue glatte Oberfläche darauf auszu­ bilden.
Bei dem Verfahren zur Herstellung eines Siliziumwafers wird das epitaxiale Wachstum von Silizium bevorzugterweise in Trichlorosilan (SiHCl3), Dichlorosilan (SiH2Cl3), Monochlorosilan (SiH3Cl), oder Monosilan (SiH4) bei ungefähr 800°C oder darüber ausgeführt.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1(a) bis 1(f) schematische Schnittansichten, die das Herstellungsverfahren eines SOI-Wafers entsprechend der ersten Ausführungsform der vor­ liegenden Erfindung;
Fig. 2 einem Glühofen zum Glühen eines Siliziumwafers in einer Wasserstoff­ atmosphäre;
Fig. 3(a) bis 3(c) das Neuanordnungsverfahren von Siliziumatomen in der Oberfläche eines Siliziumwafers;
Fig. 4 eine Schnellglühvorrichtung zum Glühen eines Siliziumwafers mit einer SOI-Struktur entsprechend einer zweiten Ausführungsform der vor­ liegenden Erfindung;
Fig. 5 eine Plasmaglühvorrichtung zum Glühen eines Siliziumwafers mit einer SOI-Struktur entsprechend einer dritten Ausführungsform der vorliegen­ den Erfindung;
Fig. 6 eine Vorrichtung für ein epitaxiales Aufwachssystem für einen Silizum­ wafer mit einer SOI-Struktur entsprechend einer vierten Ausführungs­ form der vorliegenden Erfindung; und
Fig. 7 eine Schnittansicht eines Siliziumwafers mit einer SOI-Struktur ent­ sprechend einer vierten Ausführungsform der vorliegenden Erfindung.
Verschiedene Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die Figuren beschrieben, in denen die gleichen Bezugszeichen die gleichen oder entsprechende Teile bezeichnen.
1. Ausführungsform
Der SOI-Wafer entsprechend Ausführungsformen der vorliegenden Erfindung wird durch die Schritte hergestellt, die in schematischen Schnittansichten in den Fig. 1(a) bis 1(f) gezeigt sind.
Das Verfahren beginnt mit dem Vorbereiten eines Siliziumwafers 1, der in Fig. 1(a) gezeigt ist. Der Siliziumwafer 1 wird thermisch oxidiert zur Ausbildung einer Siliziumoxidschicht 2, wie es in Fig. 1(b) gezeigt ist. Eine Wasserstoff­ ionenimplantation (2 × 1016 bis 1 × 1017 Atome/cm2) wird in einer Oberfläche des Siliziumwafers ausgeführt, um eine Schicht 4 mit implantierten Wasserstoff auszubilden, wie es in Fig. 1(c) gezeigt ist. Ein zweiter Siliziumwafer 5 (als ein Basis-Wafer) oder irgend ein anderes passendes Substrat 5 werden an die Oberfläche des Siliziumwafers gebondet, d. h. mit dieser verbunden, in die die Wasserstoffimplantation ausgeführt worden ist, wie es in Fig. 1(d) gezeigt ist.
Der Siliziumwafer 1 wird dann auf ungefähr 400°C bis ungefähr 600°C erwärmt, so daß seine äußere Schicht an der Schicht 4 mit implantierten Wasserstoff abschält bzw. sich abtrennt, wie es in Fig. 1(e) gezeigt ist, was einen Siliziumwafer 7 mit einer SOI-Struktur ergibt, die ein Substrat 5 und eine dünne Siliziumschicht 6, die daran gebondet ist, aufweist. Die dünne Siliziumschicht 6 wird durch chemisch-mechanisches Polieren geglättet, um ihre Oberflächenunregelmäßigkeiten von ungefähr 20 nm zu entfernen, wie es in Fig. 1(f) gezeigt ist.
Die oben erwähnten Schritte sind dieselben wie diejenigen des Smart-Cut- Verfahrens.
Der Siliziumwafer 7 wird in einer Wasserstoffatmosphäre unter Verwendung eines Glühofens geglüht bzw. wärmebehandelt, wie es in Fig. 2 gezeigt ist. Die Siliziumwafer 7, die zu glühen bzw. mit Wärme zu behandeln sind, werden durch einen Waferhalter 8, der in einem Ofengehäuse 9 plaziert ist, gehalten. Das Ofengehäuse 9 weist einen Wasserstoffeinlaß an seiner Oberseite und einen Auslaß an seinem Boden auf.
Unter Verwendung dieses Glühofens wird der Siliziumwafer 7 in der Stufe aus Fig. 1(e) in einer Wasserstoffatmosphäre bei ungefähr 1050°C bis ungefähr 1350°C für einige 10 Sekunden bis einige 10 Minuten wärmebehandelt. Die Wärmebehandlung ergibt den Siliziumwafer 7 mit einer glatten Oberfläche, wie es in Fig. 1(f) gezeigt ist. Die Glühtemperatur sollte in dem Bereich von ungefähr 1050°C bis ungefähr 1350°C sein, um eine stabile Bearbeitung, einen verbesserten Durchsatz und eine verbesserte Waferqualität zu erhalten. Eine Wärmebehandlung bei Temperaturen, die niedriger als ungefähr 1050°C liegen, wird eine lange Zeit benötigen, und eine Wärmebehandlung bei Temperaturen, die höher als ungefähr 1350°C sind, wird das Silizium schmelzen.
Ein Glühen bzw. ein Erwärmen in einer Wasserstoffatmosphäre glättet die Oberfläche des Siliziumwafers durch die Neuanordnung der Siliziumatome in der Oberfläche, was in Fig. 3 schematisch illustriert ist. Fig. 3(a) ist eine ver­ größerte schematische Schnittansicht der Oberfläche des Siliziums vor der Wärmebehandlung. Ein Erwärmen in einer Wasserstoffatmosphäre aktiviert die Oberfläche des Siliziums, wie es in Fig. 3(b) gezeigt ist. Die aktivierten Siliziumatome bewegen sich in der Oberfläche herum, bis sie energetisch stabil werden bzw. in eine energetisch stabile Lage kommen, was in der Oberfläche resultiert, die in Fig. 3(c) gezeigt ist.
Eine Wärmebehandlung nach der Stufe aus Fig. 1(e) ergibt einen Siliziumwafer, der frei von der nachteiligen Wirkung des chemisch-mechanischen Polierens ist.
Alternativ kann der Siliziumwafer in der Stufe aus Fig. 1(e) zuvor einem optio­ nalen chemisch-mechanischen Polieren in einem angemessenen Ausmaß unter­ liegen. Dieses chemisch-mechanische Polieren vereinfacht und beschleunigt das Glühen in einer Wasserstoffatmosphäre. Der resultierende Siliziumwafer ist frei von der nachteiligen Wirkung des chemisch-mechanischen Polierens.
2. Ausführungsform
Entsprechend dieser Ausführungsform wird ein Siliziumwafer mit SOI-Struktur unter Verwendung einer Schnellglühvorrichtung, die in Fig. 4 gezeigt ist, her­ gestellt. Die Glühvorrichtung besteht aus einer Aufnahme 10 zum Halten des zu glühenden Siliziumwafers 7, einer transparenten Kammer 11 und Infarot-Heiz­ lampen 12. Die Kammer 11 weist einen Wasserstoffeinlaß an der linken Seite und einen Auslaß an der rechten Seite auf.
Anders als bei dem Stapelbetrieb der ersten Ausführungsform erlaubt das Glühen bei dieser Ausführungsform eine Einzelwafer-Verarbeitung durch schnelles thermisches Glühen, bei der der Siliziumwafer mit Wärmestrahlung für eine kurze Zeit bestrahlt wird. Die Quelle der Wärmestrahlung können Halogenlampen, Bogenlampen oder Xenon-Blitzlampen sein. Dieses Glühen bzw. diese Wärmebehandlung kann bei dem Siliziumwafer 7, der in der ersten Ausführungsform vorbereitet wurde, angewendet werden. Der Vorteil des schnellen Glühens ist eine einfache Prozeßsteuerung.
3. Ausführungsform
Entsprechend dieser Ausführungsform wird ein Siliziumwafer mit einer SOI- Struktur unter Verwendung einer Plasma-Glühvorrichtung hergestellt, wie sie in Fig. 5 gezeigt ist. Die Glühvorrichtung besteht aus einem Paar von Elektroden 13, zwischen denen der Siliziumwafer 7 gehalten wird, einer Kammer 14, einem Hochfrequenzgenerator (Radiofrequenzgenerator) 15 und einem Kondensator 16. Die untere Elektrode wird durch eine Heizeinheit (nicht gezeigt) auf hunderten von Grad gehalten. Die Kammer 14 weist einen Wasserstoffeinlaß auf der linken Seite und einen Auslaß an der rechten Seite auf. In diesem Fall wird Plasmawasserstoff durch Hochfrequenzleistung erzeugt. Es ist möglich, ein Plasma durch Verwenden von ECR (Electron- Zyklotron Resonance = Elektronen-Cyclotron-Resonanz) oder Verwendung eines Lichtstrahles zu erzeugen. Dieses Glühen kann bei dem Siliziumwafer 7, der in der ersten Ausführungsform vorbereitet wird, angewendet werden.
Anders als bei der Wärmebehandlung in der ersten und der zweiten Ausfüh­ rungsform, die bei einer hohen Temperatur in Wasserstoff ausgeführt worden ist, wird die Wärmebehandlung bei dieser Ausführungsform in einem Plasma ausgeführt. Der Vorteil der Wärmebehandlung in einem Plasma ist der, daß die Wärmebehandlungstemperatur niedrig ist, wobei sie in einem Bereich von unge­ fähr Raumtemperatur bis ungefähr 600°C liegt. Eine Wärmebehandlung bei dieser Ausführungsform benötigt eine kürzere Zeit als diejenige bei der ersten Ausführungsform, wodurch die Prozeßsteuerung erleichtert und eine Kontamination reduziert wird.
4. Ausführungsform
Entsprechend dieser Ausführungsform wird ein Siliziumwafer mit einer SOI- Struktur unter Verwendung eines epitaxialen Wachstumssystems hergestellt, wie es in Fig. 6 gezeigt ist. Das epitaxiale Wachstumssystem besteht aus einem Halter 17 zum Halten und Drehen des Siliziumwafers 7 für ein epitaxiales Wachstum, einer Hochfrequenzspule (Radiofrequenzspule) 18 und einer Kammer 19. Die Kammer 19 weist einen Wasserstoffeinlaß in Zentrum und Auslässe an der rechten und linken Seite auf.
Anders als bei der ersten Ausführungsform, bei der ein Abschälen des Wafers durch eine Wärmebehandlung in Wasserstoff gefolgt wird, ist diese Ausführungsform so entworfen, daß das epitaxiale Wachstum des Siliziums auf der abgeschälten Oberfläche ausgeführt wird, die freigelegt worden ist nachdem die dünne Siliziumschicht 6 an der Schicht 4 mit implantiertem Wasserstoff in der Stufe aus Fig. 1(e) abgeschält worden ist. Das epitaxiale Wachstum des Siliziums bildet eine Oberfläche, wie es in Fig. 7 gezeigt ist. Das epitaxiale Wachstum des Siliziums wird in Trichlorosilan (SiHCl3), Dichlorosilan (SiH2Cl2), Monochlorosilan (SiH3Cl) oder Monosilan (SiH4) bei 800°C oder darüber ausgeführt. Das epitaxiale Wachstum bildet eine Siliziumschicht, die frei von Defekten ist. Diese epitaxiale Wachstum kann auf den Siliziumwafer 7, der in der ersten Ausführungsform vorbereitet worden ist, angewendet werden.
Der Verfahrensablauf in dieser Ausführungsform bietet den Vorteil des Redu­ zierens der nachteiligen Wirkung des chemisch-mechanischen Polierens und des Ermöglichens einer leichten Steuerung der Dicke der Siliziumschicht 6 des Sili­ ziumwafers.
Wie oben erwähnt worden ist, die vorliegende Erfindung liefert einen Silizium­ wafer mit einer SOI-Struktur mit einer Oberflächenschicht mit gewünschten Eigenschaften, der frei von der nachteiligen Wirkung des chemisch-mecha­ nischen Polierens ist.
Offensichtlich sind verschiedene zusätzliche Modifikationen und Variationen im Lichte der obigen Lehren möglich. Es ist daher klar zu verstehen, daß die vor­ liegende Erfindung auch anders als es in der obigen Beschreibung spezifisch beschrieben worden ist, ausgeführt werden kann.

Claims (8)

1. Verfahren zum Herstellen eines Siliziumwafers (6), das die Schritte auf­ weist:
Implantieren von Wasserstoffionen durch eine Hauptoberfläche eines Silizium­ wafermaterials (1), das eine darauf ausgebildete Siliziumoxidschicht (2) auf­ weist, um dadurch eine Schicht (4) mit implantierten Wasserstoff auszubilden,
Bonden eines Substrates (5) an die Oberfläche des Siliziumwafermaterials (1),
Erwärmen des Siliziumwafermaterials (1), um dadurch die Oberflächenseite dazu zu bringen, an der Schicht (4) mit implantierten Wasserstoff abzuschälen, und
Erwärmen des Teils (6) des Siliziumwafers, der an das Substrat (5) gebondet ist, in einer Wasserstoffatmosphäre, um dadurch die Oberfläche des Wafers (6) die durch das Abschälen freigelegt worden ist, zu glätten.
2. Verfahren nach Anspruch 1, bei dem das Glühen durch Erwärmen bei 1050 bis 1350°C ausgeführt wird.
3. Verfahren nach Anspruch 1, bei dem das Erwärmen mit der Hilfe von Plasma in einer Wasserstoffatmosphäre ausge­ führt wird.
4. Verfahren nach Anspruch 1, bei dem das Erwärmen durch schnelles thermisches Glühen ausgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Erwärmen nach einem chemisch-mechanischen Polieren der Oberfläche, die durch das Abschälen freigelegt worden ist, ausgeführt wird.
6. Verfahren zum Herstellen eines Siliziumwafers (6), das die Schritte auf­ weist:
Implantieren von Wasserstoffionen durch eine Oberfläche eines Siliziumwafer­ materials (1), das eine Siliziumoxidschicht (2), die darauf ausgebildet ist, auf­ weist, um dadurch eine Schicht (4) mit implantierten Wasserstoff auszubilden,
Bonden eines Substrates (5) an die Oberfläche des Siliziumwafermaterials (1),
Erwärmen des Siliziumwafermaterials (1), um dadurch die Oberflächenseite dazu zu bringen, an der Schicht (4) mit dem implantierten Wasserstoff abzu­ schälen, und
Ausführen eines epitaxialen Wachstums von Silizium auf der Oberfläche des Wafers (6), die durch das Abschälen freigelegt ist, um dadurch eine neue glatte Oberfläche auf dieser auszubilden.
7. Verfahren nach Anspruch 6, bei dem das epitaxiale Wachstum des Siliziums in Trichlorosilan (SiHCl3), Dichlorosilan (SiH2Cl2), Monochlorosilan (SiH3Cl) oder Monosilan (SiH4) bei 800°C oder darüber ausgeführt wird.
8. Siliziumwafer, der durch das Verfahren hergestellt ist, das durch irgend­ einen der Ansprüche 1 bis 7 definiert ist.
DE19753494A 1997-03-31 1997-12-02 Verfahren zur Herstellung eines Siliziumwafers und dadurch hergestellte Siliziumwafer Ceased DE19753494A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9080939A JPH10275905A (ja) 1997-03-31 1997-03-31 シリコンウェーハの製造方法およびシリコンウェーハ

Publications (1)

Publication Number Publication Date
DE19753494A1 true DE19753494A1 (de) 1998-10-01

Family

ID=13732451

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19753494A Ceased DE19753494A1 (de) 1997-03-31 1997-12-02 Verfahren zur Herstellung eines Siliziumwafers und dadurch hergestellte Siliziumwafer

Country Status (5)

Country Link
JP (1) JPH10275905A (de)
KR (1) KR19980079501A (de)
DE (1) DE19753494A1 (de)
FR (2) FR2761526B1 (de)
TW (1) TW409418B (de)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0917188A2 (de) * 1997-11-05 1999-05-19 Shin-Etsu Handotai Company Limited Verfahren zur Wärmebehandlung einer SOI-Scheibe und durch dieses Verfahren wärmebehandelte SOI-Scheibe
EP0954014A1 (de) * 1998-04-23 1999-11-03 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung einer SOI Scheibe durch Abschälung mittels Wasserstoffionen und dadurch hergestellte SOI Scheibe
EP0971395A1 (de) * 1998-07-07 2000-01-12 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung einer SOI Scheibe und damit hergestellte SOI Scheibe
FR2787919A1 (fr) * 1998-12-23 2000-06-30 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
EP1026729A2 (de) * 1999-02-02 2000-08-09 Canon Kabushiki Kaisha Verbundbauteil und zugehöriges Trennverfahren, Stapel aus gebondeten Substraten und zugehöriges Trennverfahren, Transferverfahren für Transferschicht, und Herstellungsverfahren für ein SOI Substrat
EP1085562A2 (de) * 1999-09-17 2001-03-21 Applied Materials, Inc. Apparat und Methode zur Oberflächenbehandlung von Silizium
EP1100127A1 (de) * 1999-04-09 2001-05-16 Shin-Etsu Handotai Co., Ltd Silizium-auf-isolator scheibe und deren herstellungsverfahren
EP1194949A1 (de) * 1999-04-21 2002-04-10 Silicon Genesis Corporation Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
WO2004064137A1 (fr) * 2003-01-14 2004-07-29 Institut Fiziki Poluprovodnikov Obiedinennogo Instituta Fiziki Poluprovodnikov Siborskogo Otdelenia Rossiiskoi Akademii Nauk Procede de fabrication d'une structure de silicium sur isolant
FR2853991A1 (fr) * 2003-04-17 2004-10-22 Soitec Silicon On Insulator Procede de traitement de substrats demontables, et substrat intermediaire demontable, avec polissage perfectionne
EP1482549A1 (de) * 2003-05-27 2004-12-01 S.O.I. Tec Silicon on Insulator Technologies S.A. Mikrostruktur und Verfahren zu ihrer Herstellung
US6846718B1 (en) * 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
US6903032B2 (en) 2001-07-16 2005-06-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a semiconductor wafer surface
US7029993B1 (en) 1999-08-20 2006-04-18 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for treating substrates for microelectronics and substrates obtained according to said method
US7776717B2 (en) 1997-05-12 2010-08-17 Silicon Genesis Corporation Controlled process and resulting device
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US7846818B2 (en) 1997-05-12 2010-12-07 Silicon Genesis Corporation Controlled process and resulting device
EP2372750A1 (de) * 2008-12-25 2011-10-05 Shin-Etsu Handotai Co., Ltd. Herstellungsverfahren für gebundene wafer
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184626A (ja) * 1997-12-26 2007-07-19 Canon Inc Ｓｏｉ基板の熱処理方法及び作製方法
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000256094A (ja) * 1999-03-08 2000-09-19 Speedfam-Ipec Co Ltd シリコンエピタキシャル成長ウェーハ製造方法およびその装置
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2797714B1 (fr) 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP4529036B2 (ja) * 1999-09-24 2010-08-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体用薄膜ウェハの製造方法
JP2008028415A (ja) * 1999-10-14 2008-02-07 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
JP4450126B2 (ja) 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
ATE389239T1 (de) * 2000-12-22 2008-03-15 Nxp Bv Halbleiteranordnung bestehend aus einer anordnung von elektrisch programmierbaren nichtflüchtigen speicherelementen
WO2003005435A1 (fr) * 2001-07-05 2003-01-16 Tokyo Electron Limited Dispositif de traitement de substrat et procede de traitement de substrat, procede d'aplanissement
KR100434914B1 (ko) * 2001-10-19 2004-06-09 주식회사 실트론 고품질 웨이퍼 및 그의 제조방법
KR100467837B1 (ko) * 2002-05-17 2005-01-24 주식회사 실트론 에스오아이 웨이퍼 제조방법
KR100465527B1 (ko) * 2002-11-21 2005-01-13 주식회사 실트론 Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
EP1926130A1 (de) 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Verfahren zum Verbessern der Oberfläche eines Halbleitersubstrats
US7883988B2 (en) * 2008-06-04 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP2011253906A (ja) 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon
DD266888A1 (de) * 1987-11-12 1989-04-12 Akad Wissenschaften Ddr Verfahren zur oberflaechenglaettung dicker soi-schichten
JPH04162628A (ja) * 1990-10-26 1992-06-08 Nec Corp 半導体装置の製造方法
TW211621B (de) * 1991-07-31 1993-08-21 Canon Kk
EP1251556B1 (de) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Herstellungsverfahren für Halbleitersubstrat
US5427055A (en) * 1992-01-31 1995-06-27 Canon Kabushiki Kaisha Method for controlling roughness on surface of monocrystal
JPH0766376A (ja) * 1993-08-26 1995-03-10 Toshiba Corp 半導体基板の製造方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846818B2 (en) 1997-05-12 2010-12-07 Silicon Genesis Corporation Controlled process and resulting device
US7776717B2 (en) 1997-05-12 2010-08-17 Silicon Genesis Corporation Controlled process and resulting device
EP0917188A3 (de) * 1997-11-05 2004-02-11 Shin-Etsu Handotai Company Limited Verfahren zur Wärmebehandlung einer SOI-Scheibe und durch dieses Verfahren wärmebehandelte SOI-Scheibe
EP0917188A2 (de) * 1997-11-05 1999-05-19 Shin-Etsu Handotai Company Limited Verfahren zur Wärmebehandlung einer SOI-Scheibe und durch dieses Verfahren wärmebehandelte SOI-Scheibe
EP0954014A1 (de) * 1998-04-23 1999-11-03 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung einer SOI Scheibe durch Abschälung mittels Wasserstoffionen und dadurch hergestellte SOI Scheibe
EP0971395A1 (de) * 1998-07-07 2000-01-12 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung einer SOI Scheibe und damit hergestellte SOI Scheibe
US6284629B1 (en) * 1998-07-07 2001-09-04 Shin-Etsu Handotai Co., Ltd. Method of fabricating an SOI wafer and SOI wafer fabricated by the method
FR2787919A1 (fr) * 1998-12-23 2000-06-30 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
EP1026729A2 (de) * 1999-02-02 2000-08-09 Canon Kabushiki Kaisha Verbundbauteil und zugehöriges Trennverfahren, Stapel aus gebondeten Substraten und zugehöriges Trennverfahren, Transferverfahren für Transferschicht, und Herstellungsverfahren für ein SOI Substrat
EP1026729A3 (de) * 1999-02-02 2004-04-21 Canon Kabushiki Kaisha Verbundbauteil und zugehöriges Trennverfahren, Stapel aus gebondeten Substraten und zugehöriges Trennverfahren, Transferverfahren für Transferschicht, und Herstellungsverfahren für ein SOI Substrat
EP1100127A4 (de) * 1999-04-09 2002-04-24 Shinetsu Handotai Kk Silizium-auf-isolator scheibe und deren herstellungsverfahren
US6461939B1 (en) 1999-04-09 2002-10-08 Shin-Etsu Handotai Co., Ltd. SOI wafers and methods for producing SOI wafer
EP1100127A1 (de) * 1999-04-09 2001-05-16 Shin-Etsu Handotai Co., Ltd Silizium-auf-isolator scheibe und deren herstellungsverfahren
EP1194949A4 (de) * 1999-04-21 2003-07-30 Silicon Genesis Corp Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
EP1194949A1 (de) * 1999-04-21 2002-04-10 Silicon Genesis Corporation Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
EP1887616A2 (de) 1999-04-21 2008-02-13 Silicon Genesis Corporation Oberflächenbehandlung eines SOI Substrats mittels eines Epitaxie-Verfahrens
US7253081B2 (en) 1999-04-21 2007-08-07 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
EP1887616A3 (de) * 1999-04-21 2008-05-28 Silicon Genesis Corporation Oberflächenbehandlung eines SOI Substrats mittels eines Epitaxie-Verfahrens
US7029993B1 (en) 1999-08-20 2006-04-18 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for treating substrates for microelectronics and substrates obtained according to said method
US7288418B2 (en) 1999-08-20 2007-10-30 S.O.O.Tec Silicon On Insulator Technologies Process for treating substrates for the microelectronics industry, and substrates obtained by this process
EP1085562A3 (de) * 1999-09-17 2004-06-09 Applied Materials, Inc. Apparat und Methode zur Oberflächenbehandlung von Silizium
EP1085562A2 (de) * 1999-09-17 2001-03-21 Applied Materials, Inc. Apparat und Methode zur Oberflächenbehandlung von Silizium
US6846718B1 (en) * 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
US7176102B2 (en) 1999-10-14 2007-02-13 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
US7288430B2 (en) 2000-11-27 2007-10-30 S.O.I.Tec Silicon On Insulator Technolgoies Method of fabricating heteroepitaxial microstructures
US7646038B2 (en) 2000-11-27 2010-01-12 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating heteroepitaxial microstructures
US6903032B2 (en) 2001-07-16 2005-06-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a semiconductor wafer surface
WO2004064137A1 (fr) * 2003-01-14 2004-07-29 Institut Fiziki Poluprovodnikov Obiedinennogo Instituta Fiziki Poluprovodnikov Siborskogo Otdelenia Rossiiskoi Akademii Nauk Procede de fabrication d'une structure de silicium sur isolant
FR2853991A1 (fr) * 2003-04-17 2004-10-22 Soitec Silicon On Insulator Procede de traitement de substrats demontables, et substrat intermediaire demontable, avec polissage perfectionne
US6946317B2 (en) 2003-05-27 2005-09-20 S.O.I.Tec Silicon On Insulator Technologies S.A. Method of fabricating heteroepitaxial microstructures
EP1482549A1 (de) * 2003-05-27 2004-12-01 S.O.I. Tec Silicon on Insulator Technologies S.A. Mikrostruktur und Verfahren zu ihrer Herstellung
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9640711B2 (en) 2006-09-08 2017-05-02 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9356181B2 (en) 2006-09-08 2016-05-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US11444221B2 (en) 2008-05-07 2022-09-13 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8389382B2 (en) 2008-12-25 2013-03-05 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
EP2372750A4 (de) * 2008-12-25 2012-08-01 Shinetsu Handotai Kk Herstellungsverfahren für gebundene wafer
EP2372750A1 (de) * 2008-12-25 2011-10-05 Shin-Etsu Handotai Co., Ltd. Herstellungsverfahren für gebundene wafer
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling

Also Published As

Publication number Publication date
KR19980079501A (ko) 1998-11-25
FR2761526B1 (fr) 2002-08-30
FR2762136B1 (fr) 2001-11-16
JPH10275905A (ja) 1998-10-13
FR2761526A1 (fr) 1998-10-02
FR2762136A1 (fr) 1998-10-16
TW409418B (en) 2000-10-21

Similar Documents

Publication Publication Date Title
DE19753494A1 (de) Verfahren zur Herstellung eines Siliziumwafers und dadurch hergestellte Siliziumwafer
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE69827051T2 (de) Vorrichtung und Verfahren zur Behandlung von Halbleiter-Plättchen
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE19837646B4 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE69629094T2 (de) Verfahren zur Herstellung eines SOI-Substrates
DE60127402T2 (de) Verfahren zur herstellung von substraten und dadurch hergestellte substrate
EP1025580B1 (de) Verbessertes herstellungsverfahren von dünnen schichten aus halbleitermaterial
DE4013143C2 (de)
DE2824564A1 (de) Verfahren zum herstellen von elektronischen einrichtungen
DE1933690B2 (de)
EP2878006B1 (de) Verfahren und vorrichtung zum permanenten bonden von wafern
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE112018002163B4 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE4010595A1 (de) Verfahren zur bildung eines kristallinen films
DE19851873A1 (de) Verfahren zum Aufwachsen einer kristallinen Struktur
DE10239775B3 (de) Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren
DE102016119644B4 (de) Herstellungsverfahren eines soi-substrats
DE19617833A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection