KR100607186B1 - 수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼 - Google Patents

수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼 Download PDF

Info

Publication number
KR100607186B1
KR100607186B1 KR1020007006562A KR20007006562A KR100607186B1 KR 100607186 B1 KR100607186 B1 KR 100607186B1 KR 1020007006562 A KR1020007006562 A KR 1020007006562A KR 20007006562 A KR20007006562 A KR 20007006562A KR 100607186 B1 KR100607186 B1 KR 100607186B1
Authority
KR
South Korea
Prior art keywords
heat treatment
soi
layer
oxide film
soi wafer
Prior art date
Application number
KR1020007006562A
Other languages
English (en)
Other versions
KR20010033179A (ko
Inventor
아가히로지
다떼나오또
미따니기요시
Original Assignee
신에쯔 한도타이 가부시키가이샤
에스오아이테크 실리콘 온 인슐레이터 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤, 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20010033179A publication Critical patent/KR20010033179A/ko
Application granted granted Critical
Publication of KR100607186B1 publication Critical patent/KR100607186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

SOI층의 두께균일성을 유지한 채, 박리후에 SOI층의 표면상에 잔류하는 손상층과 표면조도를 제거하는, 수소이온박리법에 의한 고품질의 SOI웨이퍼를 제조하는 방법을 제공한다.
본 발명에 따르면, 결합열처리 후에 산화성분위기하의 열처리에 의해 SOI층상에 산화막을 형성하고 나서, 그 산화막을 제거하고 이어 환원성분위기하의 열처리를 실시하는, 수소이온 박리법에 의한 SOI웨이퍼 제조하는 방법과, 박리열처리 후에 산화성분위기하의 열처리에 의해 SOI층상에 산화막을 형성하고 나서, 그 산화막을 제거하고 이어 환원성분위기하의 열처리를 실시하는, 수소이온 박리법에 의한 SOI웨이퍼 제조하는 방법 및 그 방법에 의해 제조되는 SOI웨이퍼를 제공한다.

Description

수소이온 주입 박리법에 의한 ＳＯＩ웨이퍼 제조방법 및 그 방법으로 제조된 ＳＯＩ웨이퍼{METHOD OF PRODUCING SOI WAFER BY HYDROGEN ION IMPLANTING SEPARATION METHOD AND SOI WAFER PRODUCED BY THE METHOD}
본 발명은 이온주입된 웨이퍼를 다른 웨이퍼에 결합시킨 후에 박리하여 SOI(silicon on insulator)를 제조하는 소위 수소이온 박리법(스마트-컷법(smart-cut method)이라고도 함)에서, 박리 후에 SOI층에 잔류하는 손상층(damage layer)과 표면조도(surface roughness)를 제거하고, 공정을 간략화하는 방법에 관한 것이다.
최근, 이온주입된 웨이퍼를 다른 웨이퍼에 결합시킨 후에 박리된 SOI웨이퍼를 제공하는, SOI웨이퍼를 제조하는 방법(수소이온 박리법: 스마트-컷법이라고도 함)이 새롭게 주목되고 있다. 이 방법에서는, 두개의 실리콘 웨이퍼 중 적어도 하나의 웨이퍼 상에 산화막(oxide film)을 형성하고; 2개의 웨이퍼 중 하나의 웨이퍼 내에 미소기포층(fine bubble layer:봉입층)을 형성하도록 그 상부표면에 수소이온 또는 희소가스 이온(rare gas ion)을 주입하고; 상기 이온주입된 표면이 상기 산화막을 경유하여 타방의 실리콘 웨이퍼와 밀접하게 연결되도록 상기 이온주입 웨이퍼는 타 실리콘 웨이퍼상에 밀착시키고; 그런 후, 열처리(박리열처리)를 가하여 미소기포층을 박리면으로 일방의 웨이퍼부를 분리하여 박막을 형성하고, 나아가 열처리(결합열처리)를 가하여 이를 강고하게 결합시켜 SOI웨이퍼를 제공한다(일본 특개평 제5-211128호 참조). 이 방법에 따르면, 벽개면(split surface:박리면)은 양호한 경면(mirror-like surface)이므로, SOI층이 우수한 두께균일성(thickness uniformity)을 갖춘 SOI웨이퍼를 비교적 용이하게 얻을 수 있다.
그러나, 수소이온 박리법에 의해 상기 SOI 웨이퍼를 제조할 때, 박리 후에 SOI웨이퍼 표면 상에 이온주입에 의한 손상층이 존재하고, 최종결과물인 SOI웨이퍼의 표면조도는 통상의 실리콘 웨이퍼의 경면(mirror surface)과 비교하여 크다.
따라서, 상기 수소이온 박리법에서 이러한 손상층과 표면조도를 제거할 필요가 있다. 종래에는, 이 손상층 등을 제거하기 위해, 결합열처리 후의 최종공정으로서, "터치 폴리싱(touch polishing)"이라 불리는, 연마대(stock removal)가 극히 작은 경면연마공정을 실시해 왔다.
그러나, 상기 SOI층을 기계적가공으로 연마할 때, 상기 연마대가 균일하지 못하므로, 수소이온 주입과 박리로 얻어진 SOI층의 두께균일성은 저하된다. 또한, 결합열처리 후에 경면연마를 실시하면, 다수의 복잡한 공정을 포함하고 비용면에서도 불리하다.
이에 따라, 박리후에 SOI웨이퍼를 산화성분위기 하에서 열처리하여 SOI층에 산화막을 형성한 후, 상기 산화막을 제거하는 소위 희생산화(sacrificial oxidation)로써 손상층을 제거하는 방법이 제안되어 왔다.
상기 방법에 따르면, 기계적가공으로 연마를 실시하지 않고 손상층을 제거할 수 있다.
그러나, 상기 희생산화만으로 그 SOI층의 표면조도는 충분히 개선될 수 없다. 그러므로 표면조도를 개선하기 위한 기계적가공인 터치연마를 여전히 실시할 필요가 있어, 상기 SOI층의 두께균일성이 저하될 수 있다.
나아가, 산화분위기 하의 열처리를 실시할 때, 상기 SOI층 표면의 손상에 의해 OSF(산화유기 적층결함:oxidation induced stacking fault)가 생성된다.
이에 따라 수소이온 박리법으로 얻어진 SOI웨이퍼를 연마하지 않고 환원성 분위기 하의 열처리를 실시함으로써 SOI층 상의 손상을 제거하고 표면조도를 개선하는 방법이 제안되어 왔다. 이 방법에 따르면, 두께균일성을 유지한 채, 박리 후 SOI층 상에 잔류하는 손상과 SOI층 표면의 표면조도를 개선할 수 있다.
그러나, 수소이온 박리법으로 얻어진 SOI웨이퍼의 SOI층에 손상은 표면부에 크게 존재하고, 상기 층의 내부로 갈수록 작아진다. 상기와 같이 환원성 분위기에서 열처리를 실시할 때, 손상의 제거는 상기 내부에서 SOI층의 표면부로 진행된다.
그러나, 그 표면부의 손상이 크다면, 장시간 고온에서 열처리할 필요가 있고, 어떤 경우에는 장시간 고온에서 열처리를 하더라도 손상이 완벽하게 제거되지 않는다.
손상의 크기와 깊이는 주입에너지 크기와 수소이온주입의 도스량(dose amount)에 의존되므로, 예를 들어, 두꺼운 SOI층 또는 두꺼운 매립산화층을 갖는 SOI웨이퍼의 제조를 위해 큰 주입에너지가 필요한 경우나, 저온에서 박리를 위한 열처리를 실시할 목적으로 도스량을 증가할 필요가 있는 경우에는 문제가 특히 심각하다.
수소분위기 등의 환원성분위기 하의 열처리를 장시간 고온에서 실시할 때, 상기 SOI층의 표면상의 실리콘이 에칭되어, 두께균일성이 저하되고, 때때로 매립산화층에서 에칭 피트(etching pit)가 생성된다. 이런 문제는, 상기 SOI층이 그 하부에서 산화막으로 팽창되는 COP(crystal originated particle)와 같은 결함을 포함하고 있을 때 발생된다. 상기 COP가 제거되지 않고 잔류하거나 때때로 확대되고, 그러므로 상기 매립산화층도 그 결함을 통해 수소 등이 내부로 들어가서 에칭될 수 있고, 거기에 피트가 형성된다.
상기 에칭 피트는 그와 근접한 SOI층에 영향을 끼치는 문제를 일으킨다.
상기와 같이, SOI층의 두께 균일성을 유지하면서 수소이온 박리법으로 얻어진 SOI웨이퍼의 손상층과 표면조도를 제거하기 위한 다양한 방법이 제안되어 왔다. 그러나, 그 방법들은 만족스럽지 못하여, 상기 문제를 해결하기 위한 적합한 방법이 요구되어 왔다.
[발명의 개시]
본 발명은 상기 문제를 해결하기 위해 이루어졌다. 본 발명의 목적은 수소이온 박리법에 있어서, 상기 SOI층의 두꺼운 균일성을 유지하며 박리 후의 SOI웨이퍼의 표면상에 잔류하는 손상층과 표면조도를 제거하기 위한, 고품질의 SOI 웨이퍼를 제조하고 웨이퍼제조의 생산성을 향상시키는 방법을 제공한다.
상기 목적을 이루기 위해, 본 발명은 수소이온 박리법에 의한 SOI웨이퍼 제조방법에 있어서, 결합열처리 후, 산화성분위기 하의 열처리에 의해 SOI층에 산화막을 형성한 후 상기 산화막을 제거하고 이어 환원성분위기 하의 열처리를 가함을 특징으로 하는 SOI웨이퍼 제조방법을 제공한다.
상기 SOI층을, 결합열처리 후에 산화성분위기하의 열처리에 의해 SOI층에 산화막을 형성하고 나서 상기와 같이 산화막을 제거하는 희생산화 처리할 때, 상기 SOI층 표면에 있는 손상층의 전부 또는 일부는 산화막으로 취합된다. 그러므로, 산화막을 제거할 때, 상기 손상층을 효과적으로 제거할 수 있다. 그리고, 이어서 환원성분위기하의 열처리를 할 때, SOI층상에 잔류하는 손상층을 회복시킬 수 있으며, 표면조도를 개선할 수 있다.
이런 경우에, 상기 SOI층상의 손상층의 전부 또는 일부는 이미 제거되어, 열처리는 단시간에 효과적으로 실시할 수 있으므로, 상기 SOI층 또는 매립 산화층이 에칭되는 것을 방지할 수 있다. 더욱이, 상기 방법에서는 기계적가공인 연마는 요구되지 않으며, 이에 따라 상기 SOI층의 두께균일성은 저하되지 않는다. 따라서, 상기 수소이온 박리법으로 아주 우수한 품질을 갖는 SOI웨이퍼를 보다 높은 생산성으로 제조할 수 있다.
또한, 본 발명은, 수소이온 박리법에 의한 SOI웨이퍼 제조방법에 있어서, 박리열처리 후, 산화성분위기 하의 열처리에 의한 SOI층에 산화막을 형성한 후에 상기 산화막을 제거하고, 이어 환원성분위기 하의 열처리를 가함을 특징으로 하여 SOI웨이퍼를 제조하는 방법을 제공한다.
이 방법에 따르면, 박리열처리 후, 산화성분위기하의 열처리에 의해 SOI층에 산화막을 형성하고 나서 상기와 같이 산화막을 제거하므로, 상기 SOI층 표면에 있는 손상층의 전부 또는 일부는 산화막으로 취합된다. 그러므로, 산화막을 제거할 때, 상기 손상층을 효과적으로 제거할 수 있다. 그리고, 환원성분위기 하의 열처리를 할 때, SOI층상에 잔류하는 손상층을 회복시키고, 표면조도를 개선할 수 있다.
이런 경우에, 상기 SOI층상의 손상층의 전부 또는 일부는 이미 제거되므로, 열처리는 단시간에 효과적으로 실시할 수 있어, 상기 SOI층 또는 매립 산화층이 에칭되는 것을 방지할 수 있다. 더욱이, 상기 방법에서는 기계적가공인 연마를 요구하지 않으며, 이와같이 상기 SOI층의 두께 균일성은 저하되지 않는다.
상기 방법에 있어서, 산화막을 형성한 후, 결합열처리를 실시하면, 결합열처리 중에 산화막은 표면보호막의 기능을 한다. 따라서, 비산화성분위기에서 결합열처리를 실시하는 경우와 달리, SOI층의 표면이 에칭되는 것을 방지할 수 있다. 혹은, 산화성분위기 하의 열처리 또는 환원성분위기 하의 열처리는 결합열처리의 기능을 한다. 이 경우, 별도의 결합열처리가 필요하지 않으므로, 수소이온 박리법에 의해 보다 간소한 공정과 보다 높은 생산성으로 아주 우수한 품질의 SOI웨이퍼를 제조할 수 있다.
이런 경우, 바람직하게는, 환원성분위기 하의 열처리는 급속가열/급속냉각 장치를 이용하여 1000℃ ~ 1300℃의 온도범위에서, 1초~ 60초간 실시하는 것이 좋다.
상기와 같이, 환원성분위기 하의 열처리를 급속가열/급속냉각 장치를 이용하여 1000℃ ~ 1300℃의 온도범위에서, 1초~ 60초의 단시간 실시할 때, SOI층 표면상의 손상층과 표면조도를 극히 단기간에 효과적으로 개선할 수 있다. 또한, SOI층 또는 매립 산화층이 에칭되는 것을 방지할 수 있다.
바람직하게는, 상기 환원성분위기하의 열처리는 100% 수소분위기 또는 수소와 아르곤의 혼합분위기하에서 실시하는 것이 좋다.
상기 분위기에서 열처리를 실시하면, SOI층 표면의 손상층과 표면조도를 확실하게 향상시킬 수 있다.
상기 산화성분위기하의 열처리에 의해 SOI층상에 형성된 산화막의 두께는 상기 산화막의 형성 전에 SOI층 표면에 존재하는 손상층 두께의 두배 이상이 될 수 있다.
상기와 같이, 산화성분위기의 열처리로 형성된 SOI층상에 형성된 산화막의 두께가 상기 산화막의 형성 전에 SOI층 표면에 존재하는 손상층 두께의 두배 이상이 될 때, 거의 모든 손상층은 상기 형성된 산화막으로 취합될 수 있어, 이후 실시되는 환원성 분위기의 열처리시간은 짧아 질 수 있다. 따라서, 상기 손상층 등을 효과적으로 제거할 수 있다.
더욱이, 다음 이유에서 상기 산화성분위기하의 열처리를 위한 온도는 상기 환원성분위기하의 열처리 온도보다 낮은 것이 바람직하다.
산화성분위기하의 열처리를 실시하는 동안에 SOI층 표면상에 손상으로 인해 때때로 OSF가 생성된다. 환원성분위기하의 열처리가 산화성분위기하의 열처리를 위한 온도보다 높은 온도에서 실시하면, 상기 SOI층 표면 상에 생성되는 OSF는 용이하게 제거될 수 있다.
상기 환원성분위기하의 열처리는 1000℃이하의 온도에서 실시하는 것이 바람직하다.
상기와 같이, 산화성분위기하의 열처리를 1000℃이하의 온도에서 실시하면, SOI층상의 OSF생성을 방지할 수 있다.
본 발명의 방법에 따라 제조된 SOI웨이퍼는 SOI층상에 손상이 없고, 표면조도도 개선되고, 두께균일성도 우수한, 고품질의 SOI웨이퍼가 된다.
상기와 같이, 본 발명에 의하면, 수소이온 박리법에 있어서, 박리 후에 희생산화와 환원성분위기하의 열처리를 조합하여 실시함으로써, SOI층의 두께균일성을 유지하며, SOI층에 잔류하는 손상층과 표면조도를 효과적으로 제거될 수 있다. 따라서, 매우 우수한 품질의 SOI웨이퍼를 높은 생산성으로 제조할 수 있다.
도1(a)-(j)는 본 발명의 수소이온 박리법에 의한 SOI웨이퍼 제조공정의 일예를 나타내는 순서도이다.
도2는 박리 후 SOI웨이퍼의 손상층을 측정한 결과를 나타내는 그래프이다.
도3은 급속가열/급속냉각 장치의 일예를 나타내는 개략도이다.
[발명을 실시하기 위한 최고의 형태]
이하, 본 발명을 보다 상세히 설명한다. 그러나 본 발명은 이에 제한되지는 않는다.
본 발명자는, 수소이온 박리법에 의한 SOI웨이퍼 제조방법에 있어서, 결합열처리 후 또는 박리열처리 후에 희생산화와 환원성분위기하의 열처리를 조합하여 실시함으로써, SOI층의 두께균일성을 유지하며, SOI층의 손상층과 표면조도를 제거할 수 있는 것을 알아냈고, 본 발명을 완성하기 위해 각 조건에서 심층연구해 왔다.
즉, 희생산화만을 실시하는 종래 방법에 의하면, SOI층의 손상층은 제거할 수 있으나, 표면조도는 충분히 개선할 수 없다. 따라서, 상기 SOI층의 두께균일성을 저하시키는 연마 등을 실시할 필요가 있게 된다.
한편, 환원성분위기하의 열처리만을 실시하는 방법에 의하면, SOI층의 표면부에 있는 손상층을 회복시키는데 장시간이 소요된다. 장시간의 열처리는 SOI층 또는 매립산화층을 에칭시키는 등의 문제를 발생시킨다.
이에 따라, 본 발명에서는 상기 방법들의 조합으로 실시된다. 즉, 우선 손상이 큰 표면부상의 손상층을 희생산화로 제거하고 나서 손상이 작은 벌크부내에 있는 상기 손상층의 잔류하는 손상을 환원성분위기하의 열처리로 회복시키고, 표면조도를 개선한다.
상기 방법에 따르면, 연마 등과 같은 기계적 가공을 실시할 필요가 없어 SOI층의 두께균일성을 유지한 채, 손상층을 제거하고 표면조도를 개선할 수 있다. 또한, 환원성분위기하의 열처리 시간은 짧아서 SOI층 또는 매립 산화층이 에칭되는 것을 방지할 수 있다. 나아가, 이후 실시되는 환원성분위기하의 열처리에 의해 희생산화로 생성되는 OSF를 제거할 수 있다.
이하. 도면을 참고하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나 본 발명은 이에 제한되지 않는다.
도1의(a)내지 (j)는 본 발명의 수소이온 박리법에 의한 SOI웨이퍼 제조공정의 제조단계의 일예를 나타내는 순서도이다.
이하, 본 발명을 2개의 실리콘 웨이퍼를 결합한 경우를 중심으로 설명한다.
(a)단계는, 두 개의 실리콘 경면 웨이퍼, 즉 기판이 될 베이스웨이퍼(1)와 디바이스의 종류에 적합한 SOI층이 될 결합웨이퍼(2)를 마련한다.
(b)단계는, 상기 웨이퍼 중 적어도 1개(본 예는 결합웨이퍼(2))는 그 표면상에 두께 0.1㎛ 내지 0.2㎛정도인 산화막을 형성하도록 열처리를 한다.
(c)단계는, 산화막을 형성한 결합웨이퍼(2)의 일면에 수소이온 또는 희소가스(본 예는 수소이온)을 주입하여, 이온주입의 평균진입 깊이에 일치하는 위치에 표면과 평행하게 연장된 미소기포층(봉입층:4)을 형성한다.
(d)단계는, 수소이온이 주입된 결합웨이퍼(2)의 수소이온주입면에, 베이스웨이퍼(1)를 산화막을 경유해 중합하여 밀착시킨다. 상온의 청정분위기에서 두 개 웨이퍼의 표면을 서로를 밀착시킬 때, 웨이퍼는 접착체 등이 없어도 서로 부착된다.
(e)단계는, 봉입층(4)을 박리면으로 사용하여, SOI웨이퍼(6)(SOI층(7),매립 산화층(3) 및 베이스웨이퍼(1)로 구성된)에서 박리웨이퍼(5)를 분리하기 위한 열처리를 실시한다.
예를 들어, 결정재배열과 기포결집를 발생시키기 위해 불활성기체 분위기 하에서 약 500℃이상의 온도에서 열처리를 실시하고, 그로써 SOI웨이퍼(6)에서 박리웨이퍼(5)를 분리시킨다. 그 박리와 동시에 손상층(8)은 SOI웨이퍼 표면상의 SOI층(7)에 잔류한다.
상기 단계는 종래 수소이온 박리법의 공정과 동일하다. 본 발명에 의하면, 상기 박리공정 후, 아래와 같이 2개중 하나의 방법을 실시된다.
그 중 제 1방법에서는, 박리단계 후, 종래 방법으로 실시되는 (f)단계에서 결합열처리를 실시한다. 이 단계에는, 상기 밀착시키는 (d)단계와 박리 열처리 (e)단계에서 부여되는 결합력은 디바이스공정에서 추각적인 처리없이 사용되는 두 개의 웨이퍼로 충분하지 않으므로, SOI웨이퍼(6)는 충분한 결합력을 이루는 결합열처리로 고온열처리를 하게 된다.
불활성기체분위기 하에 1000~1300℃에서 30분내지 2시간동안 이 열처리를 한다.
종래 방법에 따르면, 박리되는 표면상의 손상층과 그 표면조도을 제거하기 위해 터치폴리싱과 같은 연마단계를 실시한다.
그러나, 본 발명에 의하면, 상기 SOI층(7)상에 산화막(13)을 형성하는 (g)단계에서 산화성분위기하의 열처리를 실시하고 산화막(13)으로 손상층(8)을 취합한다.
(h)단계에서는, 상기 SOI층(7)상에 형성되는 산화막(13)을 제거한다. 예를 들어, HF를 함유하는 수용액으로 에칭함으로써 산화막(13)을 제거할 수 있다. HF를 함유하는 수용액으로 에칭하면, 상기 산화막(13)만을 제거할 수 있으므로, 희생산화로 손상층을 제거한 SOI웨이퍼(6)을 얻을 수 있다. 나아가, 상기와 같이 HF로 웨이퍼를 처리하면 단순화하고 비용절감의 잇점이 있다.
(i)단계에서는, 상기 SOI층(7) 표면상의 잔류 손상층(8)과 표면조도를 개선하기 위해 환원성분위기하의 열처리를 실시한다.
상기와 같이, 희생산화 열처리후, 환원성분위기하의 열처리를 실시할 때, 두 께균일성을 저하시키지 않고, SOI층 표면상에 잔류하는 손상층(8)과 표면조도를 제거할 수 있다.
또한, (g)단계와 (i)단계에서 희생산화 열처리로 손상층의 전부 또는 일부는 이미 제거되었으므로, 환원성분위기하의 열처리는 단시간에 효과적으로 실시할 수 있다.
따라서, 상기 SOI층(7)과 매립 산화층(3)이 에칭되는 것을 방지할 수 있다.
본 발명의 제2방법에서는, 박리공정 후에 별도의 결합열처리단계(f)를 실시하거나 SOI층(7)의 표면을 연마하지 않고, (g)단계의 산화성분위기하의 열처리를 실시한다.
즉, 상기 박리 열처리(g단계) 직후에 산화성분위기하의 열처리를 실시하고 나서, 산화막(13)을 제거하고(h단계) 환원성분위기하의 열처리를 실시함(i단계)으로써 상기 SOI층(7) 표면상의 잔류 손상층(8)과 표면조도를 제거한다. 이 경우에는, 산화성분위기하의 열처리(g단계)와 산화막(13)의 제거단계(h단계) 사이에 결합열처리(f단계)를 실시한다. 상기 방법에 의하면, 기계적으로 표면을 연마할 필요가 없으므로, 두께균일성을 저하시키지 않는다. 더욱이, 상기 산화막(13)은 표면보호막으로써도 기능을 할 수 있으므로, 상기 결합열처리과정에서 SOI층(7)이 비산화성분위기하의 결합열처리를 실시하는 경우에 에칭되는 것을 방지할 수 있으므로, 상기 표면이 거칠게 되는 것을 방지할 수 있다.
또한, 상기 결합열처리(f단계)를 생략할 수도 있고, 환원성분위기하의 열처 리(i단계)는 결합열처리(f단계)의 기능을 할 수 있다. 이런 경우에는, 별도의 결합열처리를 실시할 필요가 없으며, 따라서 공정을 보다 간소화할 수 있다. 그 결과, 고품질 SOI웨이퍼의 생산성도 향상시킬 수 있다.
상기 공정으로 고결정질과 우수한 두께균일성의 SOI층을 갖춘 고품질의 SOI웨이퍼를 제조할 수 있다(j단계).
상기 (g)단계에서 산화성분위기하의 열처리로 형성되는 산화막(13)의 두께는 상기 산화막(13)의 형성전에 SOI층(7)의 표면에 존재하는 손상층(8) 두께의 두배 이상이 바람직하다. 이는 실리콘의 열산화는 침투형이고, 이와같이 실리콘 표면에 열산화막을 형성할 때, 형성된 산화막 두께의 반정도의 길이로 상기 실리콘 표면부를 상기 산화막으로 취합하기 때문이다.
따라서, 손상층(18) 두께의 두배인 산화막(13)을 형성하면, 상기 손상층(8)의 전부가 산화막으로 취합될 수 있으므로, 이후 실시되는 환원성분위기하의 열처리를 경감하고, 환원성분위기하의 열처리 시간을 단축할 수 있다.
그러나, 본 발명은 상기 방식에 제한되지 않는다. 상기 SOI층(7)의 두께, 상기 매립 산화층(3)의 두께 등과 같은 조건에 따라서, 형성될 산화막(13)의 두께는 원하는대로 변할 수 있으므로, 희생산화로 제거될 손상층(8)의 양과 환원성분위기로 제거될 손상층(8)의 양의 비는 변할 수 있다.
(g)단계의 산화성 열처리는 다음과 같은 이유에서 이후 실시되는 환원성 열처리보다 낮은 온도로 실시하는 것이 좋고, 보다 바람직하게는 1000℃이하가 좋다.
상기와 같이, 산화성분위기하의 열처리과정에서 생성되는 OSF는 이후 실시될 환원 성 열처리에 의해 제거될 수 있고, 환원성분위기하의 열처리는 산화성 열처리를 실시하는 것보다 높은 온도에서 실시할 때, OSF를 용이하게 제거할 수 있다. 더욱이, 산화성 열처리는 1000℃이하에서 실시하면, OSF 생성 자체를 방지할 수 있으므로, 이와 같이 낮은 온도범위에서 열처리를 실시하는 것이 바람직하다.
상기 환원성분위기하의 열처리를 효과적으로 실시하기 위해, 바람직하게는 1000℃내지 1300℃의 온도범위에서 1내지 60초간, 급속가열/급속냉각장치를 이용하여 실시한다.
상기와 같이, 급속가열/급속냉각 장치를 이용하여 희생산화 처리 후의 SOI웨이퍼를 환원성분위기 하에서 열처리하면, 상기 SOI표면상의 손상층(8)과 표면조도를 개선할 수 있다. 더욱이, 환원성분위기하의 열처리를 단시간에 효과적으로 실시하므로, SOI층(7)과 매립 산화막(3)이 에칭되는 것을 방지할 수 있다.
환원성 분위기하에서 SOI웨이퍼를 급속으로 가열하고 냉각할 수 있는 장치의 예로는; 열방사를 이용한 램프가열기(lamp heater)와 같은 장치 등을 들 수 있다. 또한 시판되어 유용될 수 있는 장치의 예로는 AST사가 제조한 SHS-2800이 있다. 이들 장치들은 특별히 복잡하지도 않고 고가도 아니다.
이하, 본 발명에서 사용되는 실리콘 단결정웨이퍼용 상기 급속가열/급속냉각기의 일예(RTA장치)를 나타내었다. 도3은 RTA장치의 개략도이다. 도3에 나타난 열처리 장치(20)는 예를 들면, 탄화규소와 석영으로 이루어지고 그 내에서 웨이퍼를 열처리하는 벨 자(bell jar:21)를 포함한다. 가열은 상기 벨 자(21)를 둘러싼 가열 기(22,22')로 실시한다. 상기 가열기는 상부와 하부로 분리되어 있으므로, 그 각각의 가열기에 제공되는 전력은 독립적으로 제어될 수 있다. 가열방법은 이에 제한되지 않으나, 소위 방사가열(radiation heating)과 고주파가열(induction heating)도 적용될 수 있다. 상기 가열기(22,22')의 외측에는 열차단용 하우징(23)이 배치된다.
로(爐:furnace)의 하부에는 수냉챔버(water-cooled chamber:24)와 베이스 플랫(base plate:25)이 배치하여 벨 자(21)의 내부를 외기로부터 봉쇄시킨다. 웨이퍼(wafer:28)는 지지대(26)의 상부말단에 장착되는 스테이지(27)에 유지된다. 상기 지지대(26)는 모터(29)에 의해 연속하여 상하로 움직인다. 웨이퍼(28)가 횡방향으로 로 내로 출입하도록 하기 위하여 수냉챔버(24)에는 게이트밸브에 의해 개폐되는 미도시된 웨이퍼 포트(port)가 있다. 베이스플랫(25)에는 로 내의 가스분위기를 조정하기 위한 가스유입구와 가스배출구가 제공된다.
상기 구조를 갖춘 열처리 장치(20)에서, 웨이퍼의 급속가열/급속냉각의 열처리를 이하 공정으로 실시한다.
우선, 상기 벨 자(21)의 내부는, 예를 들어 소망온도 1000℃내지 1300℃로 가열기(22,22')로 가열되고 나서, 그 온도로 유지된다. 분할된 가열기에 공급되는 전력이 각각 별도로 제어되면, 벨 자(21)내의 온도분포는 수직방향을 따라 이루어진다. 따라서, 웨이퍼의 열처리온도는 스테이지(27)의 위치, 즉 로 내로의 지지대(26)의 삽입량으로 결정될 수 있다.
상기 벨 자(21)의 내부가 소망온도로 유지되는 상태에서, 웨이퍼는 열처리장치(20)에 인접하게 배치된, 미도시된 웨이퍼핸들링 장치에 의해 웨이퍼 포트를 통해 수냉챔버(24)의 삽입구로 들어오고, 그 삽입된 웨이퍼는, 최하단에 대기위치하여 스테이지(27) 상에 제공되는, 예를 들면 SiC 보트(boat)에 배치된다. 상기 수냉챔버(24) 및 베이스 플랫(25)은 수냉각되므로, 그 위치에 배치된 웨이퍼는 고온으로 가열되지 않는다.
상기 스테이지(27)상의 SOI웨이퍼에 배치가 완료될 때, 즉시 상기 모터(29)는 상기 로 내로 지지대(26)을 삽입하여 스테이지(27)를 1000℃이상 범위의 소망온도가 되는 열처리위치로 상승시키고, 이로써 상기 스테이지상의 SOI웨이퍼는 고온에서 열처리를 한다. 이 경우에는, 수냉챔버 내의 최하단위치에서 원하는 열처리위치까지 이동하기 위해 거의 20초가 요구되므로, 상기 SOI웨이퍼는 신속하게 가열된다.
스테이지(27)는 소망온도 위치에서 소정시간동안(1초이상) 정지하고, 이로써 정지시간동안 SOI웨이퍼는 고온으로 열처리된다. 상기 고온 열처리를 완성하기 위한 소정시간이 경과할 때, 즉시 상기 모터(29)는 로의 내부로부터 수냉챔버(24)내의 최하단에 대기하는 스테이지(27)로 지지대(26)를 이끄도록 한다. 예를 들어, 이 낙하작동은 거의 20초내에 완료될 수 있다. 수냉챔버(24) 및 베이스플랫(25)이 수냉되므로 스테이지(27)상의 웨이퍼는 신속하게 냉각된다. 최종적으로, 상기 웨이퍼가 웨이퍼핸들링으로 취출되어 열처리는 완료된다.
더 열처리될 웨이퍼가 있는 경우에는, 열처리장치(20)의 온도는 저하되지 않으므로, 연속적으로 상기 웨이퍼는 로에 취입되어 열처리하게 된다.
바람직하게는, 상기 (i)단계에서 환원성분위기하의 열처리의 분위기는 100% 수소분위기 또는 수소와 아르곤의 혼합분위기가 좋다.
열처리를 위한 상기 분위기에서, SOI웨이퍼의 표면에 유해한 막은 형성되지 않고, SOI웨이퍼 표면상의 손상층은 확실하게 개선될 수 있다.
이하, 다음 실시예와 비교예로 본 발명을 상세하게 설명한다. 실시예는 본 발명의 범위를 제한하고자 하는 것은 아니다.
(실시예)
초크랄스키법에 의해 제조된 결정방향 <100>이며, P 전도형이며, 저향률이 20Ωㆍ㎝인 실리콘 단결정 잉곳으로부터, 직경 150㎜의 실리콘 경면 웨이퍼를 제조하였다. 본 발명의 수소이온 박리법에 의한, 도1에 도시된 (a)내지 (j)단계에 SOI웨이퍼를 제조하기 위해, 그 중의 하나는 결합웨이퍼로 사용하였고 다른 하나는 베이스웨이퍼로 사용하였다.
우선, SOI웨이퍼(6)을 제공하기 위해 도1에 (a)내지 (e)단계에 따라 상기 결합웨이퍼를 박리하였다. 두께 400㎚인 SOI층(7)과 두께 700㎚인 매립 산화층(3)을 형성하였다. 다른 주요한 공정 조건들은 다음과 같다.
1) 수소주입 조건: H+이온, 주입에너지 125keV, 주입도스 8×1016/㎠ ;
2) 박리열처리 조건: N2 기체분위기하, 30분, 500℃
이와 같이 두께 400㎚인 SOI층(7)을 갖춘 SOI웨이퍼(6)을 얻을 수 있다. 도1(e)의 SOI웨이퍼표면(박리면)의 표면조도는 원자간력현미경법으로 1㎛평방에 측정하여 평균 7.5㎚이었다.(RSM치:이승평균평방근조도)
상기 치는 일반 경면연마 실리콘 웨이퍼의 치보다 10배이상 크고, 박리된 SOI층 표면의 국부적인 표면조도는 크게 나타난다.
도1(e)에서 도시된 바와 같이 박리된 SOI웨이퍼(6)의 박리면에 있는 손상층(8)의 깊이는 다음과 같이 정해졌다. 에칭제거량 달리하여 KOH수용액으로 SOI웨이퍼를 에칭한다. H Gassel et al에 개시된 4단계 세코 에칭법(J. Electrochem. Soc.,140,pp 1313, 1993)으로 상기 SOI를 에칭하고, 상기 표면에 존재하는 피트의 밀도를 측정하도록 현미경으로 관찰하였다. 상기 에칭제거량은 0, 50, 100, 150, 200, 250, 300㎚이다. 상기 측정결과는 곡선A로 도2에 나타냈다.
도2에 도시된 바와 같이, 박리직후 SOI웨이퍼(6)표면상에 150㎚정도의 깊이인 손상층이 존재하는 것이 명백하다. 150㎚보다 깊은 위치에서 관찰된 피트는 결합웨이퍼에 존재해왔던 결정결함일 것이다.
두께균일성을 정하기 위해 도1(e)의 막 박리된 SOI웨이퍼(6)의 SOI층(7) 두께를 측정한다. 두께는 SOI웨이퍼(6)의 면내 외주로부터 10㎜를 제외하고 1㎜ 피치에 수천점에서 반사분광법으로 측정하였다. 그 측정치의 σ(표준편차)는 0.9㎚이고, 두께균일성( ±3σ)은 ±2.7㎚이하이며, 최대 ±3㎚이하이었다. 따라서, 박리후의 SOI층(7)의 두께균일성은 매우 우수하다는 것을 알아냈다.
다음으로, 이후 실행되는 (i)단계인 환원성분위기하의 열처리는 결합열처리로서의 기능도 하므로 도1(f)의 결합열처리단계는 생략된다. 이어, 도1(g)에 도시된 바와 같이, 연마하지 않고, 결합열처리 후, SOI웨이퍼(6)는 900℃에서 150분 수증기를 함유하는 산소분위기하의 열처리를 하여, SOI층(7) 표면상의 두께 약 340㎚인 열산화막을 형성하였다. 그 산화막의 두께는 손상층(8) 두께의 2배이상이므로, 손상층(8)은 상기 산화막으로 완전히 취합될 수 있다.
도1(h)에서, 그 표면상에 열산화막을 지닌 SOI웨이퍼(6)는 HF산 10% 수용액에 침지하여 그 표면상의 상기 열산화막을 완전히 제거하였다.
이 경우, 에칭처리 직후에 상기 웨이퍼(6)는 수선하고 건조시켜, 에칭처리 등의 표면이 보다 거칠어지는 것을 방지할 수 있다.
도1(i)에서, 희생성산화 열처리 후의 SOI웨이퍼는 연마하지 않고, 도3에 도시된 급속가열/급속냉각 장치를 이용하여 수소를 함유한 환원성분위기하에서 열처리를 한다. 상기 열처리조건은 수소 100%분위기, 1225℃, 45초간이다.
열처리 전에, 상기 SOI웨이퍼(6)를 오염을 방지하도록 세척한다. 그 세척은 잘 알려진 RCA세척이며, 두 단계(암모니아/과산화수소수 및 염산/과산화수소수)이다.
환원성분위기하의 열처리 후, SOI층(7)의 표면조도는 1㎛평방에서 원자간력현미경법으로 측정하였을 때, 평균 0.28㎚(RMS치)이었다. 따라서, 표면조도는 탁월하게 개선되었다.
상기 치는 일반 경면연마 실리콘 웨이퍼의 표면조도와 대등하다. 따라서, 환원성분위기하의 열처리로 표면조도는 개선되는 것은 명백하다.
SOI웨이퍼(6)의 손상층 깊이는 다음과 같이 정해졌다. SOI웨이퍼는 에칭제거량 달리하여 KOH 수용액으로 에칭한다. SOI웨이퍼는 H.Gassel et al.에 의해 개시된 상기 4단계 세코에칭법으로 에칭한다. 상기 에칭제거량은 0, 50, 100, 150㎚이 었다. 측정 결과는 도2의 곡선B로 나타냈다.
상기 도면에 도시된 바와 같이, 연마하지 않아서도 희생산화와 환원성분위기하의 열처리한 후, SOI웨이퍼의 표면으로부터 손상층이 제거되었다는 것이 명백하다. 즉, SOI층(7)의 표면결함밀도는 깊이가 일정한 200개/㎠정도이하이었다. 따라서, 상기 손상층을 확실히 제거할 수 있다는 것을 알아냈다.
상기 SOI웨이퍼의 SOI층의 두께는 상기와 같이 반사분광법으로 측정하여 두께균일성을 구했다. 상기 데이터 σ는 0.9㎚이었고, 따라서 막후균일성(±3σ)은 ±2.7㎚이었다. 이는 박리 직후 상기 층의 값과 동일한 값이다. 따라서, 본 발명에 의해 제조된 SOI웨이퍼의 SOI층의 두께균일성은 상당히 우수하다는 것은 명백하다.
(비교예)
결합웨이퍼(2)를 박리한 SOI웨이퍼(6)은 실시예의 방법과 유사한, 도1의 (a)내지 (e)단계에 따른 수소이온박리법으로 제조되었다. 상기 비교예에서는, 상기와 같이 도1F에 나타난 결합열처리를 생략하였고, (g)와 (h)단계의 희생성산화열처리는 실시하지 않았다. (i)단계의 환원성분위기하의 열처리는 급속가열/급속냉각장치를 이용하여 실시예와 같은 조건하에서 실시하였다.
상기 SOI층의 표면조도는 실시예와 같이 원자간력현미경법으로 측정하였다. 상기 SOI웨이퍼의 손상층 상태는 상기 4단계 세코에칭법을 실시하여 정해졌고, 상기 표면에 존재하는 피트의 밀도를 측정하기 위해 현미경으로 관찰하였다. 상기 에칭제거량은 0, 50, 100, 150, 200, 250, 300㎚이었다. 그 결과는 도2의 곡선C와 같이 나타났다. SOI층의 두께는 실시예와 유사한 방법인 반사분광법으로 측정하였다.
비교예에서는, SOI층의 표면조도는 평균 0.29㎚(RMS치)이었다. 따라서, 상기 표면조도는 개선되었다. SOI층의 두께균일성을 정하고, SOI층의 두께균일성의 데이터 σ는 0.9㎚이었다. 산화막의 두께균일성(±3σ)은 ±2.7㎚이었고, 이와같이 박리 후, 상기 층의 두께균일성은 유지되었다.
그러나, 도2에 곡선C에 도시된 바와 같이, 손상은 표면으로부터 깊이 50㎚정도까지 잔류하였다. 따라서, 손상층은 완전히 제거되지 않았다는 것을 알아 냈다. 손상층이 연마 등으로 제거되어야 하므로, SOI층의 두께균일성은 저하될 것이라고 예측할 수 있다.
본 발명은 상기 실시형태에 제한되지는 않는다. 상기 실시형태는 단지 예에 불과하고, 첨부된 특허청구범위에 기재된 바와 실질적으로 동일한 구조를 갖고 유사한 작용과 효과를 제공하는 것은 본 발명의 범위에 포함된다.
예를 들면, 본 발명의 상기 기술은 SOI웨이퍼를 제조하기 위해 두 개의 실리콘 웨이퍼를 결합하는 경우에 초점을 맞추었다. 그러나 본 발명은 상기 실시형태에 제한되지 않는다. 예를들면, 본 발명은 이온주입 후에 실리콘 웨이퍼가 절연체 웨이퍼에 결합될 경우에 적용될 수 있고, 이로써 이온주입된 실리콘 웨이퍼부는 SOI웨이퍼를 제공하도록 박리된다.
또한, 본 발명에 따른 SOI웨이퍼의 제조공정은 도1에 도시된 것에 제한되지 않는다. 이에 세척, 열처리 등 다른 공정이 부가될 수 있다. 나아가, 공정순서는 그 목적에 따라 부분적으로 변하고 생략될 수 있다.

Claims (13)

  1. 수소이온 박리법에 의한 SOI웨이퍼를 제조하는 방법에 있어서,
    결합열처리후, 산화성분위기하의 열처리에 의해 SOI층에 산화막을 형성한 후에 그 산화막을 제거하고, 이어 환원성분위기하에 열처리를 수행함을 특징으로 하는 SOI웨이퍼 제조방법.
  2. 수소이온 박리법에 의한 SOI웨이퍼를 제조하는 방법에 있어서,
    박리열처리후, 산화성분위기하의 열처리에 의해 SOI층에 산화막을 형성한 후에 그 산화막을 제거하고, 이어 환원성분위기하에 열처리를 수행함을 특징으로 하는 SOI웨이퍼 제조방법.
  3. 제1항에 있어서, 상기 환원성분위기하의 열처리는,
    급속가열/급속냉각장치를 이용하여 1000~1300℃의 온도범위에서, 1~60초간 실시함을 특징으로 하는 SOI웨이퍼 제조방법.
  4. 제2항에 있어서, 상기 환원성분위기하의 열처리는,
    급속가열/급속냉각장치를 이용하여 1000~1300℃의 온도범위에서, 1~60초간 실시함을 특징으로 하는 SOI웨이퍼 제조방법.
  5. 제1항에 있어서, 상기 환원성분위기하의 열처리는,
    100% 수소분위기 또는 수소와 아르곤의 혼합분위기에서 실시함을 특징으로 하는 SOI웨이퍼 제조방법.
  6. 제2항에 있어서, 상기 환원성분위기하의 열처리는,
    100% 수소분위기 또는 수소와 아르곤의 혼합분위기에서 실시함을 특징으로 하는 SOI웨이퍼 제조방법.
  7. 제1항에 있어서,
    상기 산화성분위기하의 열처리에 의해 SOI층에 형성되는 산화막의 두께는, 산화막형성전에 SOI층 표면에 잔류하는 손상층 두께의 2배이상임을 특징으로 하는 SOI웨이퍼 제조방법.
  8. 제2항에 있어서,
    상기 산화성분위기하의 열처리에 의해 SOI층에 형성되는 산화막의 두께는, 산화막형성전에 SOI층 표면에 잔류하는 손상층 두께의 2배이상임을 특징으로 하는 SOI웨이퍼 제조방법.
  9. 제1항에 있어서, 상기 산화성분위기하의 열처리온도는,
    상기 환원성분위기하의 열처리온도보다 저온임을 특징으로 하는 SOI웨이퍼 제조방법.
  10. 제2항에 있어서, 상기 산화성분위기하의 열처리온도는,
    상기 환원성분위기하의 열처리온도보다 저온임을 특징으로 하는 SOI웨이퍼 제조방법.
  11. 제1항에 있어서, 상기 산화성분위기하의 열처리는,
    1000℃이하에서 실시함을 특징으로 하는 SOI웨이퍼 제조방법.
  12. 제2항에 있어서, 상기 산화성분위기하의 열처리는,
    1000℃이하에서 실시함을 특징으로 하는 SOI웨이퍼 제조방법.
  13. 삭제
KR1020007006562A 1998-10-16 1999-10-08 수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼 KR100607186B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-314018 1998-10-16
JP10314018A JP2000124092A (ja) 1998-10-16 1998-10-16 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
PCT/JP1999/005588 WO2000024059A1 (fr) 1998-10-16 1999-10-08 Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede

Publications (2)

Publication Number Publication Date
KR20010033179A KR20010033179A (ko) 2001-04-25
KR100607186B1 true KR100607186B1 (ko) 2006-08-01

Family

ID=18048221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007006562A KR100607186B1 (ko) 1998-10-16 1999-10-08 수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼

Country Status (6)

Country Link
US (1) US6372609B1 (ko)
EP (1) EP1045448B1 (ko)
JP (1) JP2000124092A (ko)
KR (1) KR100607186B1 (ko)
TW (1) TW521314B (ko)
WO (1) WO2000024059A1 (ko)

Families Citing this family (272)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989593A3 (en) * 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
US6672358B2 (en) 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
TW484184B (en) 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
JP2000150836A (ja) 1998-11-06 2000-05-30 Canon Inc 試料の処理システム
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6582985B2 (en) * 2000-12-27 2003-06-24 Honeywell International Inc. SOI/glass process for forming thin silicon micromachined structures
US6808956B2 (en) 2000-12-27 2004-10-26 Honeywell International Inc. Thin micromachined structures
JP4304879B2 (ja) 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
US6734762B2 (en) 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
DE10124032B4 (de) 2001-05-16 2011-02-17 Telefunken Semiconductors Gmbh & Co. Kg Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
DE10124030A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung eines Silizium-Wafers
DE10124038A1 (de) 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung vergrabener Bereiche
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
JP2002353423A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
JP2002353081A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
DE10131249A1 (de) 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
CN100454552C (zh) * 2001-07-17 2009-01-21 信越半导体株式会社 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
WO2003038884A2 (en) * 2001-10-29 2003-05-08 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
US7060632B2 (en) * 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6794227B2 (en) 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
US6767474B2 (en) 2002-07-19 2004-07-27 Hewlett-Packard Development Company, L.P. Fluid ejector head having a planar passivation layer
KR100465527B1 (ko) * 2002-11-21 2005-01-13 주식회사 실트론 Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4556378B2 (ja) * 2003-02-13 2010-10-06 セイコーエプソン株式会社 トランジスタの製造方法及び複合基板の製造方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
US7256104B2 (en) 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US6875656B2 (en) * 2003-05-22 2005-04-05 Texas Instruments Incorporated Method for improving silicon-on-insulator (SOI) film uniformity on a semiconductor wafer
FR2856841A1 (fr) * 2003-06-24 2004-12-31 Commissariat Energie Atomique Procede de realisation d'une structure empilee par transfert de couche mince.
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
EP1652230A2 (fr) * 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858715B1 (fr) 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
US7563697B2 (en) 2003-09-05 2009-07-21 Sumco Corporation Method for producing SOI wafer
EP1667209B1 (en) * 2003-09-08 2012-05-09 SUMCO Corporation Method for manufacturing soi wafer
US7910218B2 (en) 2003-10-22 2011-03-22 Applied Materials, Inc. Cleaning and refurbishing chamber components having metal coatings
KR100970075B1 (ko) * 2003-10-24 2010-07-16 두산인프라코어 주식회사 건설중장비의 조향장치
US7031564B2 (en) * 2003-11-05 2006-04-18 Tyler Sims Heat transfer structures
ATE504941T1 (de) * 2003-12-03 2011-04-15 Soitec Silicon On Insulator Prozess zum verbessern der oberflächenrauigkeit eines halbleiterwafers
JP4285244B2 (ja) 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
US7672558B2 (en) * 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
EP1710836A4 (en) 2004-01-30 2010-08-18 Sumco Corp METHOD FOR PRODUCING AN SOI WATER
US7149388B2 (en) * 2004-03-18 2006-12-12 Honeywell International, Inc. Low loss contact structures for silicon based optical modulators and methods of manufacture
US7217584B2 (en) * 2004-03-18 2007-05-15 Honeywell International Inc. Bonded thin-film structures for optical modulators and methods of manufacture
US7177489B2 (en) * 2004-03-18 2007-02-13 Honeywell International, Inc. Silicon-insulator-silicon thin-film structures for optical modulators and methods of manufacture
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
FR2874454B1 (fr) 2004-08-19 2006-11-24 Commissariat Energie Atomique Element en couches minces et procede de fabrication associe
US7670436B2 (en) 2004-11-03 2010-03-02 Applied Materials, Inc. Support ring assembly
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
JP2006156867A (ja) 2004-12-01 2006-06-15 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
US7659206B2 (en) * 2005-01-18 2010-02-09 Applied Materials, Inc. Removal of silicon oxycarbide from substrates
US7208325B2 (en) * 2005-01-18 2007-04-24 Applied Materials, Inc. Refreshing wafers having low-k dielectric materials
US7344957B2 (en) * 2005-01-19 2008-03-18 Texas Instruments Incorporated SOI wafer with cooling channels and a method of manufacture thereof
JP2006203087A (ja) * 2005-01-24 2006-08-03 Sumco Corp 薄膜ｓｏｉウェーハのマイクロラフネス評価方法
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
CN101124657B (zh) * 2005-02-28 2010-04-14 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
JP2006253181A (ja) 2005-03-08 2006-09-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4293193B2 (ja) 2005-03-09 2009-07-08 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7884432B2 (en) * 2005-03-22 2011-02-08 Ametek, Inc. Apparatus and methods for shielding integrated circuitry
JP2006278632A (ja) 2005-03-29 2006-10-12 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP4029885B2 (ja) 2005-03-29 2008-01-09 セイコーエプソン株式会社 半導体装置の製造方法
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
JP4421652B2 (ja) * 2005-04-06 2010-02-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2007027231A (ja) 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置
US8617672B2 (en) 2005-07-13 2013-12-31 Applied Materials, Inc. Localized surface annealing of components for substrate processing chambers
US7762114B2 (en) * 2005-09-09 2010-07-27 Applied Materials, Inc. Flow-formed chamber component having a textured surface
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
JP4940797B2 (ja) 2005-10-03 2012-05-30 セイコーエプソン株式会社 半導体装置の製造方法
US9127362B2 (en) 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
US20070101927A1 (en) * 2005-11-10 2007-05-10 Honeywell International Inc. Silicon based optical waveguide structures and methods of manufacture
US7362443B2 (en) 2005-11-17 2008-04-22 Honeywell International Inc. Optical gyro with free space resonator and method for sensing inertial rotation rate
US8647484B2 (en) * 2005-11-25 2014-02-11 Applied Materials, Inc. Target for sputtering chamber
JP2007165676A (ja) 2005-12-15 2007-06-28 Seiko Epson Corp 半導体基板の製造方法及び半導体装置
JP2007194315A (ja) 2006-01-18 2007-08-02 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US7463360B2 (en) * 2006-04-18 2008-12-09 Honeywell International Inc. Optical resonator gyro with integrated external cavity beam generator
US20070274655A1 (en) * 2006-04-26 2007-11-29 Honeywell International Inc. Low-loss optical device structure
US7454102B2 (en) 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
US7535576B2 (en) * 2006-05-15 2009-05-19 Honeywell International, Inc. Integrated optical rotation sensor and method for sensing rotation rate
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
KR100831447B1 (ko) * 2006-07-03 2008-05-21 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 웨이퍼의 표면 거칠기 개선 방법
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
EP2097923A1 (en) * 2006-12-28 2009-09-09 MEMC Electronic Materials, Inc. Methods for producing smooth wafers
JP2008211164A (ja) * 2007-01-29 2008-09-11 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置及びその製造方法
US7981262B2 (en) * 2007-01-29 2011-07-19 Applied Materials, Inc. Process kit for substrate processing chamber
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
JP5261960B2 (ja) 2007-04-03 2013-08-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
EP1978554A3 (en) 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
CN101657882B (zh) 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
CN101663733B (zh) * 2007-04-20 2013-02-27 株式会社半导体能源研究所 制造绝缘体上硅衬底和半导体器件的方法
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
KR101436116B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 그 제조 방법, 및 반도체 장치
KR101443580B1 (ko) 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US7825007B2 (en) 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
EP1993128A3 (en) 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8119501B2 (en) * 2007-05-17 2012-02-21 Agere Systems Inc. Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity
US7851804B2 (en) * 2007-05-17 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9059247B2 (en) * 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
KR20080101654A (ko) 2007-05-18 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
WO2008142911A1 (en) * 2007-05-18 2008-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
US7942969B2 (en) 2007-05-30 2011-05-17 Applied Materials, Inc. Substrate cleaning chamber and components
WO2008149699A1 (en) * 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
JP5459899B2 (ja) 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7875532B2 (en) 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US7781306B2 (en) 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
KR101404781B1 (ko) 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
US7807520B2 (en) * 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2009694A3 (en) 2007-06-29 2017-06-21 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7678668B2 (en) 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP2009076879A (ja) 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US8114722B2 (en) * 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8067793B2 (en) * 2007-09-27 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5527956B2 (ja) 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5490393B2 (ja) 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7955950B2 (en) * 2007-10-18 2011-06-07 International Business Machines Corporation Semiconductor-on-insulator substrate with a diffusion barrier
JP5275608B2 (ja) 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5248838B2 (ja) * 2007-10-25 2013-07-31 信越化学工業株式会社 半導体基板の製造方法
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US7816234B2 (en) * 2007-11-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7863169B2 (en) * 2007-11-30 2011-01-04 International Business Machines Corporation Lithography for printing constant line width features
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US7781308B2 (en) 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7842583B2 (en) 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8119490B2 (en) 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN101504930B (zh) * 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR20090101119A (ko) * 2008-03-21 2009-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7939389B2 (en) * 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7956415B2 (en) 2008-06-05 2011-06-07 International Business Machines Corporation SOI transistor having a carrier recombination structure in a body
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8088672B2 (en) * 2008-06-20 2012-01-03 Tien-Hsi Lee Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
JP5663150B2 (ja) 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
FR2935538B1 (fr) * 2008-09-01 2010-12-24 Commissariat Energie Atomique Substrat pour composant electronique ou electromecanique et nanoelements.
SG159484A1 (en) 2008-09-05 2010-03-30 Semiconductor Energy Lab Method of manufacturing soi substrate
US8815657B2 (en) * 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5555995B2 (ja) 2008-09-12 2014-07-23 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
SG160302A1 (en) 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8377804B2 (en) * 2008-10-02 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8871610B2 (en) 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG160300A1 (en) 2008-10-03 2010-04-29 Semiconductor Energy Lab Method for manufacturing soi substrate
JP2010114431A (ja) 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5478199B2 (ja) 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010062852A1 (en) * 2008-11-26 2010-06-03 Memc Electronic Materials, Inc. Method for processing a silicon-on-insulator structure
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
JP5470839B2 (ja) 2008-12-25 2014-04-16 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
SG178765A1 (en) 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
JP5503995B2 (ja) 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5593107B2 (ja) 2009-04-02 2014-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5700621B2 (ja) * 2009-04-24 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20110089429A1 (en) * 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
WO2011017179A2 (en) 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
US8629436B2 (en) * 2009-08-14 2014-01-14 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5522175B2 (ja) 2009-09-04 2014-06-18 信越半導体株式会社 Ｓｏｉウェーハの製造方法
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8314018B2 (en) * 2009-10-15 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2502266B1 (en) * 2009-11-18 2020-03-04 Soitec Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8324084B2 (en) * 2010-03-31 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2011228650A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8395213B2 (en) 2010-08-27 2013-03-12 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
TWI500118B (zh) 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5977947B2 (ja) * 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8735263B2 (en) * 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5673180B2 (ja) * 2011-02-14 2015-02-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5638995B2 (ja) * 2011-03-28 2014-12-10 株式会社Ｓｅｎ イオン注入方法及びイオン注入装置
JP5703920B2 (ja) * 2011-04-13 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2011193010A (ja) * 2011-04-28 2011-09-29 Hitachi Cable Ltd 半導体ウェハ及び高周波電子デバイス用半導体ウェハ
JP5802436B2 (ja) 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US8772130B2 (en) 2011-08-23 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP5704039B2 (ja) * 2011-10-06 2015-04-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5673572B2 (ja) 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN103258716B (zh) 2012-02-16 2016-03-09 财团法人工业技术研究院 制作具有织化表面的半导体层的方法、制作太阳能电池的方法
US8895347B2 (en) 2012-02-16 2014-11-25 Industrial Technology Research Institute Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell
US9532150B2 (en) 2013-03-05 2016-12-27 Wisconsin Alumni Research Foundation Eardrum supported nanomembrane transducer
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6090184B2 (ja) 2014-01-27 2017-03-08 信越半導体株式会社 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
JP6107709B2 (ja) 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
US10715939B2 (en) 2018-09-13 2020-07-14 Wisconsin Alumni Research Foundation Eardrum transducer with nanoscale membrane
US20230093111A1 (en) 2021-09-22 2023-03-23 Acorn Semi, Llc MULTI-FINGER RF nFET HAVING BURIED STRESSOR LAYER AND ISOLATION TRENCHES BETWEEN GATES

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115511A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03109731A (ja) 1989-09-25 1991-05-09 Seiko Instr Inc 半導体基板の製造方法
TW211621B (ko) * 1991-07-31 1993-08-21 Canon Kk
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JPH07183477A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体基板の製造方法
JPH09260620A (ja) 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115511A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ

Also Published As

Publication number Publication date
TW521314B (en) 2003-02-21
JP2000124092A (ja) 2000-04-28
KR20010033179A (ko) 2001-04-25
EP1045448A1 (en) 2000-10-18
WO2000024059A1 (fr) 2000-04-27
EP1045448B1 (en) 2016-04-27
US6372609B1 (en) 2002-04-16
EP1045448A4 (en) 2005-03-09

Similar Documents

Publication Publication Date Title
KR100607186B1 (ko) 수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR100730806B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
US6362076B1 (en) Method of fabricating an SOI wafer by hydrogen ion delamination without independent bonding heat treatment
KR100841353B1 (ko) 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼
KR100688629B1 (ko) Ｓｏｉ웨이퍼 및 그 제조방법
KR100362311B1 (ko) 반도체물품의에칭방법과장치및이것을사용한반도체물품의제조방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
KR20000006300A (ko) 반도체기판및그제조방법
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2002110949A (ja) Ｓｏｉの熱処理方法及び製造方法
US6239004B1 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
JPH11145020A (ja) Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP4228419B2 (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP4379927B2 (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 13