JP2011228650A - 半導体基板の作製方法及び半導体装置の作製方法 - Google Patents

半導体基板の作製方法及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2011228650A
JP2011228650A JP2011065142A JP2011065142A JP2011228650A JP 2011228650 A JP2011228650 A JP 2011228650A JP 2011065142 A JP2011065142 A JP 2011065142A JP 2011065142 A JP2011065142 A JP 2011065142A JP 2011228650 A JP2011228650 A JP 2011228650A
Authority
JP
Japan
Prior art keywords
single crystal
semiconductor substrate
crystal semiconductor
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011065142A
Other languages
English (en)
Other versions
JP2011228650A5 (ja
Inventor
Keiichi Sekiguchi
慶一 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011065142A priority Critical patent/JP2011228650A/ja
Publication of JP2011228650A publication Critical patent/JP2011228650A/ja
Publication of JP2011228650A5 publication Critical patent/JP2011228650A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】単結晶半導体基板に付着する異物の影響を低減し、歩留まりよく半導体基板を作製することを目的の一とする。安定な特性を有する半導体装置を歩留まりよく作製することを目的の一とする。
【解決手段】半導体基板の作製工程において、単結晶半導体基板に脆化領域を形成する際、単結晶半導体基板表面に対して複数の（少なくとも二つ以上の）異なる角度で斜め方向から水素イオンを照射することによって、単結晶半導体基板に付着する異物の影響を低減し、均一な単結晶半導体層を有する半導体基板を歩留まりよく作製することができる。
【選択図】図１

Description

絶縁表面に単結晶半導体層が設けられた半導体基板の作製方法及び半導体装置の作製方法に関する。
単結晶シリコンのインゴットを薄くスライスして作製される単結晶シリコン基板とともに、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ、以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
ＳＯＩ基板を作製する方法としては、水素イオン添加剥離法が知られている（例えば、特許文献１参照）。水素イオン添加剥離法は、単結晶シリコン基板に水素イオンを添加することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面としてベース基板に薄い単結晶シリコン層を接合するＳＯＩ基板の作製方法である。
特開２０００−１２４０９２号公報
ＳＯＩ基板のような半導体基板の作製工程において、単結晶半導体基板（ＳＯＩ基板の場合は単結晶シリコン基板）に付着するパーティクルなどの異物は、得られる半導体基板への半導体膜の接合不良、形成不良などの不良を招き、歩留まりの低下の要因となっている。
よって、単結晶半導体基板に付着する異物の影響を低減し、歩留まりよく半導体基板を作製することを目的の一とする。
不良を持つ半導体基板に形成した半導体装置では、動作の不良などが起こり、半導体装置の電気特性が低下する恐れがある。よって、パーティクルなどの異物が起因で生じる半導体基板の不良を低減し、安定な電気特性を有する半導体装置を歩留まりよく作製することを目的の一とする。
単結晶半導体基板に水素イオンを照射することによって表面から所定の深さに脆化領域を形成し、該脆化領域を劈開面とし、ベース基板（支持基板ともいう）に薄い単結晶半導体層を接合できる。単結晶半導体基板に水素イオンを照射して、脆化領域を形成する際、単結晶半導体基板表面に対して複数の（少なくとも二つ以上の）異なる角度で斜め方向から水素イオンを照射する。
本明細書における照射角度について図６（Ａ）及び図６（Ｂ）を用いて説明する。図６（Ａ）は本発明の一態様である半導体基板の作製工程の断面図であり、単結晶半導体基板１０に水素イオン（１１ｃＩ、１１ｃＩＩ、１１ｃＩＩＩ）を照射する工程を示している。一方、図６（Ｂ）は本発明の一態様である半導体基板の作製工程の平面図であり水素イオン（１１ｐＩ、１１ｐＩＩ、１１ｐＩＩＩ、１１ｐＩＶ）を照射する工程を示している。
照射角度θは、図６（Ａ）に示す断面図で定義される照射角度θｃ、及び図６（Ｂ）に示す平面図で定義される照射角度θｐを含む。
図６（Ａ）に示すように、水素イオンは単結晶半導体基板１０表面に対して斜めに照射されるため、断面図で定義される照射角度θｃは、０°より大きく９０°より小さい範囲（０°＜θｃ＜９０°）、又は９０°より大きく１８０°より小さい範囲（９０°＜θｃ＜１８０°）となる。よって照射角度θｃにおいて、照射角度θｃＩ、照射角度θｃＩＩ、及び照射角度θｃＩＩＩはお互いに異なる角度となる。
図６（Ｂ）に示すように、単結晶半導体基板１０面内において、平面図で定義される照射角度θｐは、０°〜３６０°となる。よって照射角度θｐにおいて、照射角度θｐＩ、照射角度θｐＩＩ、照射角度θｐＩＩＩ、及び照射角度θｐＩＶはお互いに異なる角度となる。
本明細書においては、照射角度θＩと照射角度θＩＩにおいて、照射角度θｃ及び照射角度θｐの少なくともどちらか一方が異なる場合を、照射角度が異なる、と定義する。例えば、照射角度θＩ（θｃＩ、θｐＩ）と照射角度θＩＩ（θｃＩＩ、θｐＩＩ）において、照射角度θｃＩとθｃＩＩとが異なるか、又は照射角度θｐＩとθｐＩＩとが異なる場合は、照射角度θＩと照射角度θＩＩとは異なるとする。つまり、照射角度θＩ（θｃＩ、θｐＩ）と照射角度θＩＩ（θｃＩＩ、θｐＩＩ）において、照射角度θｃＩとθｃＩＩとが同じであり、かつ照射角度θｐＩとθｐＩＩとが同じである場合以外は、照射角度θＩと照射角度θＩＩとは異なる角度であるとする。照射工程は、異なる角度で別々に行ってもよく、また、同照射工程にて、角度を変化させながら行ってもよい。
半導体基板作製工程において、単結晶半導体基板上に異物が付着することがある。この場合、異物下にも水素イオンを添加するためには、異物に対して多方向から照射を行うことが好ましい。例えば２つの角度で水素イオン照射工程を行う場合、第１の照射角度は単結晶半導体基板に対して２５°以上８５°以下とし、かつ第２の照射角度は単結晶半導体基板に対して９５°以上１５５°以下であると好ましい。
本明細書において「異物」とは、例えばクリーンルーム雰囲気を漂うパーティクルであり、装置内の部材、基板がこすれて生じる欠片などである。半導体基板作製工程において不良の原因となる「異物」は、小さいものでは直径が０．１マイクロメートル程度のものもある。
水素イオン照射工程は、絶縁膜を介して、単結晶半導体基板全面に対して行うことが好ましい。
また、異物は、水素イオン照射時、あるいは搬送時、移載時に単結晶半導体基板上に付着する恐れがあるので、各水素イオン照射工程前には、洗浄工程やブロー工程などの異物除去工程を行うことが好ましい。
水素イオン照射工程は、イオン注入法、もしくはイオンドーピング法を用いることができる。
本明細書で開示する発明の構成の一形態は、単結晶半導体基板の一つの面上に絶縁層を形成し、絶縁層を介して単結晶半導体基板の一つの面から第１の照射角度で第１の水素イオン照射工程を行い、絶縁層を介して第１の水素イオン照射工程を行った単結晶半導体基板の一つの面から第１の照射角度と異なる第２の照射角度で第２の水素イオン照射工程を行って、単結晶半導体基板の一つの面から一定の深さに脆化領域を形成し、単結晶半導体基板と支持基板とを、絶縁層を挟んで重ね合わせた状態で、脆化領域に亀裂を生じさせ、単結晶半導体基板を脆化領域で分離する熱処理を行い、単結晶半導体基板より単結晶半導体層を支持基板上に形成し、第１の照射角度及び第２の照射角度は単結晶半導体基板に対して斜め方向であり、第１の照射角度は単結晶半導体基板に対して２５°以上８５°以下であり、かつ第２の照射角度は単結晶半導体基板に対して９５°以上１５５°以下である半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、単結晶半導体基板の一つの面上に絶縁層を形成し、絶縁層を介して単結晶半導体基板の一つの面から第１の照射角度で第１の水素イオン照射工程を行い、絶縁層を介して第１の水素イオン照射工程を行った単結晶半導体基板の一つの面に異物除去工程を行い、異物除去工程を行った単結晶半導体基板の一つの面から第１の照射角度と異なる第２の照射角度で第２の水素イオン照射工程を行って、単結晶半導体基板の一つの面から一定の深さに脆化領域を形成し、単結晶半導体基板と支持基板とを、絶縁層を挟んで重ね合わせた状態で、脆化領域に亀裂を生じさせ、単結晶半導体基板を脆化領域で分離する熱処理を行い、単結晶半導体基板より単結晶半導体層を支持基板上に形成し、第１の照射角度及び第２の照射角度は単結晶半導体基板に対して斜め方向であり、第１の照射角度は単結晶半導体基板に対して２５°以上８５°以下であり、かつ第２の照射角度は単結晶半導体基板に対して９５°以上１５５°以下である半導体装置の作製方法である。
異物による水素イオンの遮断により、単結晶半導体基板中で脆化領域の未形成箇所が生じると、未形成箇所において単結晶半導体層が剥離せず、単結晶半導体層のベース基板への転載不良が起こる。脆化領域未形成箇所を低減することで、単結晶半導体層の転載不良を低減し、均一な単結晶半導体層を有する半導体基板を作製することができる。
よって、均一な単結晶半導体層を有する半導体基板を用いることで、安定な特性を有する半導体装置を歩留まりよく作製することできる。
半導体基板の作製工程において、単結晶半導体基板に脆化領域を形成する際、単結晶半導体基板表面に対して複数の（少なくとも二つ以上の）異なる角度で斜め方向から水素イオンを照射することによって、単結晶半導体基板に付着する異物の影響を低減し、均一な単結晶半導体層を有する半導体基板を歩留まりよく作製することができる。
不良を持つ半導体基板に形成した半導体装置では、動作の不良などが起こり、半導体装置の電気特性が低下する恐れがある。よって、パーティクルなどの異物が起因で生じる半導体基板の不良を低減し、安定な電気特性を有する半導体装置を歩留まりよく作製することできる。
半導体基板の作製方法の一例を示す断面図。 水素イオン照射角度を説明するための断面図。 水素イオン照射装置の模式図。 半導体基板の作製方法の一例を示す断面図。 水素イオン照射装置の模式図。 水素イオン照射角度の定義を説明するための模式図。 半導体装置の作製方法の一例を示す断面図。 半導体装置の作製方法の一例を示す断面図。 半導体装置を用いた電子機器の一例を示す図。
本発明の一態様に係る実施の形態及び実施例について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の一態様において、同じ物を指し示す符号は異なる図面間において共通とする。
また、以下に説明する実施の形態において、特に断りがない限り、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１）
図１を用いて、半導体層が設けられた基板の作製方法の一例について説明する。具体的には、絶縁層を介して単結晶半導体層が設けられた基板の作製方法（半導体基板の作製方法）について説明する。
まず、単結晶半導体基板１００を準備する（図１（Ａ）参照）。
単結晶半導体基板１００としては、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板等の第１４族元素でなる単結晶半導体基板、又はガリウムヒ素、インジウムリン等の化合物半導体基板を用いることができる。市販の単結晶シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的であり、いずれのサイズの単結晶シリコン基板も用いることができる。なお、単結晶半導体基板１００の形状は円形に限られず、矩形状等に加工して用いることも可能である。本実施の形態では、単結晶半導体基板１００として、単結晶シリコン基板を用いた場合について説明する。
次に、単結晶半導体基板１００の表面に絶縁層１０１を形成する（図１（Ｂ）参照）。
絶縁層１０１を形成する前に希フッ化水素酸（希フッ酸ともいう）を用いて単結晶半導体基板を洗浄するとよい。このとき、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。必要に応じて、超音波洗浄や２流体ジェット洗浄を組み合わせることが好ましい。超音波洗浄は、メガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。洗浄により、単結晶半導体基板表面の異物、有機汚染を低減し、絶縁層１０１を均一に形成することが可能となる。
絶縁層１０１を形成する材料の具体例としては、酸化シリコン膜などが挙げられる。
絶縁層１０１の形成方法の具体例としては、熱酸化法、ＣＶＤ法、又はスパッタリング法が挙げられる。
例えば、熱酸化法を用いて絶縁層１０１（ここでは、酸化シリコン膜）を形成する場合には、主成分のガスを酸素（Ｏ２）として、ハロゲンを含む酸化性雰囲気中で熱酸化することが好ましい。例えば、塩素（Ｃｌ）を含む酸化性雰囲気中で単結晶半導体基板１００に熱酸化処理を行うことにより、酸化された絶縁層１０１を形成する。この場合、絶縁層１０１は、塩素を含有する絶縁層となる。絶縁層１０１中に含有された塩素は、絶縁層１０１中に歪みを形成する。その結果、絶縁層１０１の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、絶縁層１０１表面に水分が存在する場合に、当該表面に存在する水分を絶縁層１０１中に素早く吸収し、拡散させることができる。
熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（代表的には３体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。熱酸化処理により形成される酸化膜の厚さは、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍとすればよい。
水素イオン照射前に、純水を用いて絶縁層１０１の表面を洗浄してもよい。このとき、純水の代わりにオゾン水を用いてもよい。あるいは超音波洗浄、２流体ジェット洗浄を組み合わせてもよい。超音波洗浄は、メガソニック洗浄が好ましい。ただし、希フッ酸洗浄を行うと、絶縁層１０１表面が疎水性となり、ベース基板との重ね合わせの不良が生じることがある。そのため、希フッ酸洗浄を用いない方が好ましい。洗浄により、絶縁層１０１表面の異物、有機汚染を低減できる。
前述の洗浄を行った後、移載時、又は搬送時に異物が単結晶半導体基板１００、及び絶縁層１０１上に付着する可能性がある。また、異物は、水素イオン照射時にも単結晶半導体基板に付着する可能性がある。半導体基板作製工程において不良の原因となる異物は、直径が０．１マイクロメートル程度の微小なパーティクルを含むため、クリーンルーム雰囲気、装置内環境において、その数をゼロにすることは困難である。よって、たとえ水素イオン照射前に十分な異物除去を行ったとしても、その後の工程における付着まで完全になくすことは困難である。単結晶半導体基板上の異物は、水素イオン照射を妨げるマスクとなり、脆化領域が形成されない箇所ができる。その後の処理により単結晶半導体基板上の該異物を除去したとしても、脆化領域の未形成箇所は、単結晶半導体層が転載されず、半導体装置の不良が生じる箇所となる。本実施の形態では、絶縁層１０１上に異物１０２が付着する例を示す（図１（Ｃ）参照）。
次に、絶縁層１０１を介して運動エネルギーを有する水素イオン１０３を角度θ１（図１（Ｄ）の断面図においては角度θｃ１）で単結晶半導体基板１００の全面に照射することにより、単結晶半導体基板１００の表面から所定の深さに脆化領域１０５を形成する。
本実施の形態では、角度は前述の図６（Ａ）で示した断面図における照射角度θｃで示す。照射角度θｃ１は、絶縁層１０１表面に対する角度であり、０°＜θｃ１＜９０°、好ましくは、θｃ１は２５°以上、８５°以下の範囲とする。このとき、異物１０２の陰となっている箇所で、脆化領域の未形成部分ができる（図１（Ｄ）参照）。
さらに、絶縁層１０１を介して運動エネルギーを有する水素イオン１０４を角度θ２（図１（Ｅ）の断面図においては角度θｃ２）で単結晶半導体基板１００の全面に照射する。θｃ２は９０°＜θｃ２＜１８０°の範囲とする。好ましくは、９５°以上、１５５°以下の範囲とする。
照射角度θ１と照射角度θ２とは、少なくてもθｃ１とθｃ２とが異なっているため、お互いに異なる照射角度である。このことにより、単結晶半導体基板１００の表面から所定の深さに１回目の水素イオン照射で脆化領域が形成されなかった箇所にも脆化領域１０５を形成できる。このように、異物１０２の陰となる箇所にも脆化領域を形成することができる（図１（Ｅ）参照）。
図２を用いて、単結晶半導体基板に対して斜めに水素イオンを照射した場合の断面図における照射角度θｃと、脆化領域の形成位置の関係について説明する。
まずは絶縁層１２１が形成されたベース基板１２０を準備する。ここで、ベース基板１２０に対し、角度θｃ３で水素イオン１２４を照射した場合を考える。このときθｃ３は、０°＜θｃ３＜９０°又は９０°＜θｃ３＜１８０°の範囲とする（図２参照）。
脆化領域１２５の形成される深さｂは、侵入深さａを用いて、ａｓｉｎθｃ３と表せる。
脆化領域１２５は回り込み距離ｃの位置に形成できる。回り込み距離ｃを、侵入深さａを用いて、ａｃｏｓθｃ３と表せる。
照射角度θｃ３を付けて斜めから水素イオンを照射した場合、回り込み距離ｃだけ回り込んだ位置に脆化領域１２５を形成できる。つまり、直径が回り込み距離ｃ以下の影を持つ異物１２２が存在したとしても、異物１２２下に脆化領域を形成することができる。
水素イオン照射工程は、イオンドーピング装置によるイオンドーピング法でも、イオン注入装置によるイオン注入法でも行うことができる。
本実施の形態においては、イオンドーピング装置を用いることで、質量分離されていないイオンを単結晶半導体基板１００に照射する例を示す。イオンドーピング装置の代表的なものは、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。本明細書においては、イオンドーピング装置を用いて、ソースガス（原料ガス）から生成されるイオンを質量分離せず対象物に照射する方法を「イオンドーピング法」と呼ぶ。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバーと、所望のイオンを発生させるイオン源と、イオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極等で構成される。プラズマを形成するための電極としては、フィラメント型の電極や容量結合高周波放電用の電極等が用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極、及びこれらの電極に電力を供給するための電源等で構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
なお、イオンを照射する装置としては、イオンドーピング装置の他にイオン注入装置がある。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置（質量分離型の装置）であり、この点でイオンドーピング装置とは大きく異なるものである。
イオンドーピング装置の構成例を示す（図３（Ａ）参照）。イオンドーピング装置は、チャンバー壁２００と、基板２０１と、ステージ軸２０２と、イオン源２０３とを有する。ここで、バルブ２０４は基板搬送室へ、バルブ２０５は真空ポンプへ至る。イオン源２０３から照射されるイオン２０６は、直進成分のみ抽出し、線状に成形されて基板２０１に入射する。基板２０１は、左右にスライドさせることができ、面内に均一にイオン２０６が照射されるよう、スキャンさせることができる。このような方法を採ることで、大面積の基板にも、均一性よく水素イオンを照射することができる。
また、基板２０１は、イオン２０６の入射角度に対し、角度θｃ４、あるいは角度θｃ５と傾きを付けイオン２０６の入射角度方向に対し角度を制御することができる（図３（Ａ）及び図３（Ｂ）参照）。
このときθｃ４、θｃ５は、０°＜θｃ４＜９０°又は９０°＜θｃ４＜１８０°、０°＜θｃ５＜９０°又は９０°＜θｃ５＜１８０°の範囲である。
よって、θｃ４、θｃ５における照射角度の異なる斜め方向からのイオン照射工程により、より均一に脆化領域を形成することができる。
次に、図４を用いて単結晶半導体基板の単結晶半導体層を、ベース基板に転載する方法を説明する。
まずは、ベース基板１３０（支持基板ともいう）を準備する（図４（Ａ）参照）。ベース基板１３０を用いるに際し、ベース基板１３０の表面を予め洗浄しておくことが好ましい。具体的には、ベース基板１３０の表面を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板１３０の表面を平坦化し、かつ残存する研磨粒子を除去することができる。
ベース基板１３０としては、絶縁基板を用いることが好ましい。絶縁基板の具体例としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種のガラス基板や、石英基板、セラミック基板、サファイア基板、プラスチック基板が挙げられる。また、ベース基板１３０として単結晶半導体基板（例えば、単結晶単結晶シリコン基板）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いることも可能であるが、量産性やコストの面を考慮すると、大面積化が可能で安価な絶縁基板を用いることが好ましい。本実施の形態では、ベース基板１３０として絶縁基板の一つであるガラス基板を用いる場合について説明する。
次に、絶縁層１０１を介して単結晶半導体基板１００とベース基板１３０とを重ね合わせる（図４（Ｂ）参照）。
次に、熱処理を行い、脆化領域１０５において単結晶半導体基板１００を分離することにより、ベース基板１３０上に単結晶半導体層１３１を設ける（図４（Ｃ）参照）。熱処理を行うことにより、脆化領域１０５に微小な孔が形成され、この微小な孔の中にイオンの照射により添加された元素が析出し、内部の圧力が上昇する。圧力の上昇によって脆化領域１０５の微小な孔に体積変化が起こり、脆化領域１０５に亀裂が生じるため、脆化領域１０５に沿って単結晶半導体基板１００が分離する。この結果、単結晶半導体基板１００から分離された単結晶半導体層１３１が、絶縁層１０１を介してベース基板１３０上に形成される。分離後に形成される単結晶半導体層１３１の厚さは、例えば１０ｎｍ以上５００ｎｍ以下とすればよく、好ましくは５０ｎｍ以上２００ｎｍ以下とする。なお、熱処理を行うための加熱手段としては、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置等を用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で加熱すればよい。
単結晶半導体基板中の脆化領域における水素イオン濃度の範囲は、単結晶半導体基板の種類や絶縁層の厚さ、イオン照射を行う装置などの水素イオンの照射条件によって決まる。本実施の形態のように、複数回の水素イオン照射を行う際、単結晶半導体基板の所望の深さにおける合計水素イオン濃度が、単結晶半導体基板中の脆化領域を形成する範囲となるように水素イオンの照射条件を調整すればよい。
上述した方法により均一に脆化領域１０５を形成しているため、分離工程の際に単結晶半導体層の一部が転載不良を生じることを抑制できる。そのため、良好な形状で単結晶半導体層を有する半導体基板を歩留まりよく作製することができる。
（実施の形態２）
実施の形態１において、単結晶半導体基板へ２回目の水素イオン照射をする際、異物除去工程を行う例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
単結晶半導体基板へ２回目の水素イオン照射工程を行う前に、異物除去工程を追加する。異物除去工程には、純水による洗浄、もしくはブローなどがある。具体的には、図１（Ｄ）と図１（Ｅ）との間に絶縁層１０１上の異物除去工程を追加する。予め絶縁層１０１上の異物を除去しておくことで、イオン照射を妨げられることによる脆化領域においての未形成箇所を低減することができる。
例えば、絶縁層１０１の洗浄の方法として、超音波洗浄や純水洗浄、オゾン水洗浄、２流体ジェット洗浄を適宜組み合わせることが好ましい。超音波洗浄は、メガソニック洗浄が好ましい。
よって、本実施の形態では、脆化領域未形成箇所が低減し、より歩留まりよく、単結晶半導体基板を作製することができる。
本実施の形態は、本明細書の他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
実施の形態１において、単結晶半導体基板へ水素イオン照射をする工程が異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
単結晶半導体基板へ水素イオン照射をする際、基板を回転させながら水素イオン照射を行う。このようにすることで、一回の水素イオン照射工程で、複数の異なる角度から水素イオン照射を行ことができ、異物下への水素イオン添加が可能となる。
図５を用いて、基板の回転機構を持つイオンドーピング装置について説明する。
イオンドーピング装置の構成例を示す（図５参照）。イオンドーピング装置は、チャンバー壁４００と、基板４０１と、ステージ軸４０２と、イオン源４０３とを有する。ここで、バルブ４０４は基板搬送室へ、バルブ４０５は真空ポンプへ至る。イオン源４０３から照射されるイオン４０６は、直進成分のみ抽出されて、基板４０１の全面に入射する。
基板４０１は、イオン４０６の入射方向に対し、角度θｃ６傾けることができる。このときθｃ６は、０°＜θｃ６＜９０°又は９０°＜θｃ６＜１８０°の範囲である。
基板４０１は、ステージ軸４０２の軸を中心に回転させることができる。
基板４０１の回転速度は、例えば１ｒｐｍから６０ｒｐｍの範囲で決める。好ましくは、６ｒｐｍから３０ｒｐｍとする。
基板を回転させながら水素イオン照射を行うことにより、一回の水素イオン照射工程にて、複数の異なる角度から水素イオン照射を行った場合と同様に、単結晶半導体基板の脆化領域の未形成箇所を低減することができる。よって、単結晶半導体層の転載不良を低減し、単結晶半導体基板を歩留まりよく作製することができる。
本実施の形態は、本明細書の他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、薄型で高性能な半導体素子を有する半導体集積回路を実装し、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の作製方法に関して図７及び図８を用いて説明する。なお、他の実施の形態と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図７（Ａ）は、ベース基板１３０上に絶縁層１０１、単結晶半導体層１３１が形成されている。図７（Ａ）は、図４（Ｃ）と対応している。なお、ここでは実施の形態１で図４（Ｃ）に示す構成の半導体基板を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。
単結晶半導体層１３１には、分離した単結晶半導体基板の導電型（含まれる一導電型を付与する不純物元素）によって、しきい値電圧を制御するためにｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、ボロン、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、又はリン、砒素などのｎ型を付与する不純物元素を添加してもよい。不純物元素のドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２から１×１０１４ｉｏｎｓ／ｃｍ２程度で行えばよい。
単結晶半導体層１３１をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層１２０５、１２０６を形成する（図７（Ｂ）参照）。
単結晶半導体層上に生じる酸化膜を除去し、単結晶半導体層１２０５、１２０６を覆うゲート絶縁層１２０７を形成する。
ゲート絶縁層１２０７は酸化シリコン、又は酸化シリコンと窒化シリコンの積層構造で形成すればよい。ゲート絶縁層１２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成してもよいし、プラズマ処理による固相酸化又は固相窒化で形成としてもよい。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層１２０５、１２０６の表面を酸化又は窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層１２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いてもよい。ゲート絶縁層１２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
ゲート絶縁層１２０７上にゲート電極層１２０８及びゲート電極層１２０９を形成する（図７（Ｃ）参照）。ゲート電極層１２０８及びゲート電極層１２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層１２０８及びゲート電極層１２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層１２０８及びゲート電極層１２０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、Ａｇ−Ｐｄ−Ｃｕ合金を用いてもよい。
単結晶半導体層１２０６を覆うマスク１２１１を形成する。マスク１２１１及びゲート電極層１２０８をマスクとして、ｎ型を付与する不純物元素１２１０を添加し、第１のｎ型不純物領域１２１２ａ、１２１２ｂを形成する（図７（Ｄ）参照）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域１２１２ａ、１２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
次に、単結晶半導体層１２０５を覆うマスク１２１４を形成する。マスク１２１４、ゲート電極層１２０９をマスクとしてｐ型を付与する不純物元素１２１３を添加し、第１のｐ型不純物領域１２１５ａ、第１のｐ型不純物領域１２１５ｂを形成する（図７（Ｅ）参照）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
マスク１２１４を除去し、ゲート電極層１２０８及びゲート電極層１２０９の側面にサイドウォール構造の側壁絶縁層１２１６ａ乃至１２１６ｄ、ゲート絶縁層１２３３ａ、１２３３ｂを形成する（図８（Ａ）参照）。側壁絶縁層１２１６ａ乃至１２１６ｄは、ゲート電極層１２０８及びゲート電極層１２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層１２０８及びゲート電極層１２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層１２１６ａ乃至１２１６ｄを形成すればよい。ここで、絶縁層について特に限定はない。例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）又はシラン等と、酸素又は亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコンとすればよい。絶縁層は熱ＣＶＤ法、プラズマＣＶＤ法、常圧ＣＶＤ法、バイアスＥＣＲＣＶＤ法、スパッタリング法等の方法によって形成することができる。ゲート絶縁層１２３３ａ、１２３３ｂはゲート電極層１２０８及びゲート電極層１２０９、及び側壁絶縁層１２１６ａ乃至１２１６ｄをマスクとしてゲート絶縁層１２０７をエッチングして形成することができる。
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層１２１６ａ乃至１２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成のために成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
次に単結晶半導体層１２０６を覆うマスク１２１８を形成する。マスク１２１８、ゲート電極層１２０８、側壁絶縁層１２１６ａ、１２１６ｂをマスクとしてｎ型を付与する不純物元素１２１７を添加し、第２のｎ型不純物領域１２１９ａ、１２１９ｂ、第３のｎ型不純物領域１２２０ａ、１２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域１２１９ａ、１２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。また、単結晶半導体層１２０５にチャネル形成領域１２２１が形成される（図８（Ｂ）参照）。
第２のｎ型不純物領域１２１９ａ、第２のｎ型不純物領域１２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域１２２０ａ、１２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１２２０ａ、１２２０ｂはゲート電極層１２０８に覆われていない領域（Ｌｏｆｆともいう）に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
マスク１２１８を除去し、単結晶半導体層１２０５を覆うマスク１２２３を形成する。マスク１２２３、ゲート電極層１２０９、側壁絶縁層１２１６ｃ、１２１６ｄをマスクとして、ｐ型を付与する不純物元素１２２２を添加し、第２のｐ型不純物領域１２２４ａ、１２２４ｂ、第３のｐ型不純物領域１２２５ａ、１２２５ｂを形成する。
第２のｐ型不純物領域１２２４ａ、１２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域１２２５ａ、１２２５ｂは、側壁絶縁層１２１６ｃ、１２１６ｄにより、自己整合的に第２のｐ型不純物領域１２２４ａ、１２２４ｂより低濃度となるように形成する。また、単結晶半導体層１２０６にチャネル形成領域１２２６が形成される（図８（Ｃ）参照）。
第２のｐ型不純物領域１２２４ａ、１２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域１２２５ａ、１２２５ｂは低濃度不純物領域であり、ＬＤＤ領域となる。第３のｐ型不純物領域１２２５ａ、１２２５ｂはゲート電極層１２０９に覆われていない領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
マスク１２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜１２２７と、絶縁層１２２８との積層構造とする。絶縁膜１２２７と絶縁層１２２８は、スパッタリング法、又はプラズマＣＶＤ法を用いた窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜でもよく、他のシリコンを含む絶縁膜を単層又は３層以上の積層構造として用いてもよい。
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜１２２７に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０℃で１時間加熱処理を行う。
絶縁膜１２２７、絶縁層１２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）又は酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、アリール基）やフルオロ基を用いてもよい。有機基は、フルオロ基を有していてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。平坦性のよい塗布法によって形成される塗布膜を用いてもよい。
絶縁膜１２２７、絶縁層１２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜１２２７、絶縁層１２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、又は描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
次いで、レジストからなるマスクを用いて絶縁膜１２２７、絶縁層１２２８に単結晶半導体層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行ってもよい。エッチングによって、絶縁膜１２２７、絶縁層１２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域１２１９ａ、１２１９ｂ、第２のｐ型不純物領域１２２４ａ、１２２４ｂに達する開口部を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種又は複数種の元素を用いることができる。
開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層１２２９ａ、１２２９ｂ、１２３０ａ、１２３０ｂを形成する。配線層は、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いてもよい。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としてもよい。
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタであるトランジスタ１２３１及びｐチャネル型薄膜トランジスタであるトランジスタ１２３２を含む半導体装置を作製することができる（図８（Ｄ）参照）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、トランジスタ１２３１とトランジスタ１２３２とは電気的に接続している。
本実施の形態に限定されず、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造又は三つ形成されるトリプルゲート構造であってもよい。
以上のように、単結晶半導体基板よりベース基板に転載された単結晶半導体層を有する半導体基板を用いるため、単結晶半導体層は結晶性が高い。
従って、薄型の高性能な半導体装置を歩留まりよく作製することができる。
本実施の形態は、実施の形態１乃至３と適宜組み合わせることができる。
（実施の形態５）
実施の形態４で作製された半導体装置を適用することで、様々な電子機器に本発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話又は電子書籍等）などが挙げられる。それらの一例を図９に示す。
また、マイクロプロセッサ、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ又は無線チップとも呼ばれる非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置などにも本発明を適用することができる。
図９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯情報端末機器を提供することができる。
図９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高いデジタルビデオカメラを提供することができる。
図９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯電話機を提供することができる。
図９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。
図９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。実施の形態４の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。
１０ 単結晶半導体基板
１００ 単結晶半導体基板
１０１ 絶縁層
１０２ 異物
１０３ 水素イオン
１０４ 水素イオン
１０５ 脆化領域
１２０ ベース基板
１２１ 絶縁層
１２２ 異物
１２４ 水素イオン
１２５ 脆化領域
１３０ ベース基板
１３１ 単結晶半導体層
２００ チャンバー壁
２０１ 基板
２０２ ステージ軸
２０３ イオン源
２０４ バルブ
２０５ バルブ
２０６ イオン
４００ チャンバー壁
４０１ 基板
４０２ ステージ軸
４０３ イオン源
４０４ バルブ
４０５ バルブ
４０６ イオン
１２０５ 単結晶半導体層
１２０６ 単結晶半導体層
１２０７ ゲート絶縁層
１２０８ ゲート電極層
１２０９ ゲート電極層
１２１０ 不純物元素
１２１１ マスク
１２１２ａ ｎ型不純物領域
１２１２ｂ ｎ型不純物領域
１２１３ 不純物元素
１２１４ マスク
１２１５ａ ｐ型不純物領域
１２１５ｂ ｐ型不純物領域
１２１６ａ 側壁絶縁層
１２１６ｂ 側壁絶縁層
１２１６ｃ 側壁絶縁層
１２１６ｄ 側壁絶縁層
１２１７ 不純物元素
１２１８ マスク
１２１９ａ ｎ型不純物領域
１２１９ｂ ｎ型不純物領域
１２２０ａ ｎ型不純物領域
１２２０ｂ ｎ型不純物領域
１２２１ チャネル形成領域
１２２２ 不純物元素
１２２３ マスク
１２２４ａ ｐ型不純物領域
１２２４ｂ ｐ型不純物領域
１２２５ａ ｐ型不純物領域
１２２５ｂ ｐ型不純物領域
１２２６ チャネル形成領域
１２２７ 絶縁膜
１２２８ 絶縁層
１２２９ａ 配線層
１２２９ｂ 配線層
１２３０ａ 配線層
１２３０ｂ 配線層
１２３１ トランジスタ
１２３２ トランジスタ
１２３３ａ ゲート絶縁層
１２３３ｂ ゲート絶縁層
９１０１ 本体
９１０２ 表示部
９２０１ 本体
９２０２ 表示部
９３０１ 本体
９３０２ 表示部
９４０１ 本体
９４０２ 表示部
９７０１ 表示部
９７０２ 表示部

Claims (5)

  1. 単結晶半導体基板の一つの面上に絶縁層を形成し、
    前記絶縁層を介して前記単結晶半導体基板の一つの面から第１の照射角度で第１の水素イオン照射工程を行い、
    前記絶縁層を介して前記第１の水素イオン照射工程を行った前記単結晶半導体基板の一つの面から前記第１の照射角度と異なる第２の照射角度で第２の水素イオン照射工程を行うことで、前記単結晶半導体基板の一つの面から一定の深さに脆化領域を形成し、
    前記単結晶半導体基板と支持基板とを前記絶縁層を挟んで重ね合わせた状態で前記脆化領域に亀裂を生じさせ、該亀裂を境に前記単結晶半導体基板を前記脆化領域で分離する熱処理を行い、前記単結晶半導体基板より単結晶半導体層を前記支持基板上に形成し、
    前記第１の照射角度は前記単結晶半導体基板に対して２５°以上８５°以下であり、かつ前記第２の照射角度は前記単結晶半導体基板に対して９５°以上１５５°以下であることを特徴とする半導体基板の作製方法。
  2. 単結晶半導体基板の一つの面上に絶縁層を形成し、
    前記絶縁層を介して前記単結晶半導体基板の一つの面から第１の照射角度で第１の水素イオン照射工程を行い、
    前記絶縁層を介して前記第１の水素イオン照射工程を行った前記単結晶半導体基板の一つの面に対し異物除去工程を行い、
    異物除去工程を行った前記単結晶半導体基板の一つの面から前記第１の照射角度と異なる第２の照射角度で第２の水素イオン照射工程を行い、
    前記単結晶半導体基板の一つの面から一定の深さに脆化領域を形成し、
    前記単結晶半導体基板と支持基板とを前記絶縁層を挟んで重ね合わせた状態で前記脆化領域に亀裂を生じさせ、該亀裂を境に前記単結晶半導体基板を前記脆化領域で分離する熱処理を行い、前記単結晶半導体基板より単結晶半導体層を前記支持基板上に形成し、
    前記第１の照射角度は前記単結晶半導体基板に対して２５°以上８５°以下であり、かつ前記第２の照射角度は前記単結晶半導体基板に対して９５°以上１５５°以下であることを特徴とする半導体基板の作製方法。
  3. 請求項２において、前記異物除去工程として洗浄工程を行うことを特徴とする半導体基板の作製方法。
  4. 請求項１乃至３のいずれか一項において、
    前記第１の水素イオン照射工程及び前記第２の水素イオン照射工程では、水素イオンは前記単結晶半導体基板全面に対して照射されることを特徴とする半導体基板の作製方法。
  5. 請求項１乃至４のいずれか一項に記載の半導体基板の作製方法において形成する前記単結晶半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
JP2011065142A 2010-03-31 2011-03-24 半導体基板の作製方法及び半導体装置の作製方法 Withdrawn JP2011228650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011065142A JP2011228650A (ja) 2010-03-31 2011-03-24 半導体基板の作製方法及び半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010083832 2010-03-31
JP2010083832 2010-03-31
JP2011065142A JP2011228650A (ja) 2010-03-31 2011-03-24 半導体基板の作製方法及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2011228650A true JP2011228650A (ja) 2011-11-10
JP2011228650A5 JP2011228650A5 (ja) 2014-03-13

Family

ID=44710147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011065142A Withdrawn JP2011228650A (ja) 2010-03-31 2011-03-24 半導体基板の作製方法及び半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8445358B2 (ja)
JP (1) JP2011228650A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011272A (ja) * 2012-06-28 2014-01-20 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
KR101873203B1 (ko) * 2011-12-15 2018-07-03 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2988516B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107017A (ja) * 1986-06-10 1988-05-12 Toshiba Corp 半導体装置の製造方法
JPH09260301A (ja) * 1996-03-26 1997-10-03 Sony Corp イオン注入方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2001093334A1 (fr) * 2000-05-30 2001-12-06 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette collee et cette derniere

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358879A (en) 1993-04-30 1994-10-25 Loral Federal Systems Company Method of making gate overlapped lightly doped drain for buried channel devices
US6773971B1 (en) 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
KR0132490B1 (ko) 1994-07-21 1998-04-16 문정환 박막트랜지스터 제조방법
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP2000294515A (ja) 1999-04-09 2000-10-20 Seiko Epson Corp イオン注入装置及びイオン注入方法
US7365361B2 (en) 2003-07-23 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107017A (ja) * 1986-06-10 1988-05-12 Toshiba Corp 半導体装置の製造方法
JPH09260301A (ja) * 1996-03-26 1997-10-03 Sony Corp イオン注入方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2001093334A1 (fr) * 2000-05-30 2001-12-06 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette collee et cette derniere

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101873203B1 (ko) * 2011-12-15 2018-07-03 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법
JP2014011272A (ja) * 2012-06-28 2014-01-20 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
US20110244653A1 (en) 2011-10-06
US8445358B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP5366517B2 (ja) 半導体装置の作製方法
JP5548395B2 (ja) Ｓｏｉ基板の作製方法
US7638408B2 (en) Manufacturing method of substrate provided with semiconductor films
US8383487B2 (en) Method for manufacturing SOI substrate
US8633570B2 (en) Method for manufacturing SOI substrate and SOI substrate
US8318587B2 (en) Method for manufacturing semiconductor device
JP5478166B2 (ja) 半導体装置の作製方法
JP2009212503A (ja) Ｓｏｉ基板の作製方法
KR101661705B1 (ko) Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법
JP5666794B2 (ja) Ｓｏｉ基板の作製方法
US8273637B2 (en) Method for manufacturing semiconductor device
JP2011228650A (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP5618656B2 (ja) 半導体基板の作製方法
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5580010B2 (ja) 半導体装置の作製方法
JP5805973B2 (ja) 半導体基板の作製方法
US9490179B2 (en) Semiconductor element and semiconductor device
JP2011249789A (ja) 半導体基板の保持用トレイ、並びに半導体基板および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150728

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150907