JP4293193B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4293193B2
JP4293193B2 JP2006040478A JP2006040478A JP4293193B2 JP 4293193 B2 JP4293193 B2 JP 4293193B2 JP 2006040478 A JP2006040478 A JP 2006040478A JP 2006040478 A JP2006040478 A JP 2006040478A JP 4293193 B2 JP4293193 B2 JP 4293193B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
single crystal
crystal semiconductor
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006040478A
Other languages
English (en)
Other versions
JP2006287202A (ja
Inventor
樹理 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006040478A priority Critical patent/JP4293193B2/ja
Priority to US11/372,844 priority patent/US7425484B2/en
Publication of JP2006287202A publication Critical patent/JP2006287202A/ja
Application granted granted Critical
Publication of JP4293193B2 publication Critical patent/JP4293193B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、導電型の異なる電界効果型トランジスタの積層構造に適用して好適なものである。
ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、ＳＯＩ基板としては、例えば、特許文献１、２に開示されているように、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）基板や貼り合わせ基板などが用いられている。
また、フリップフロップなどのＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路や６トランジスタセルから構成されるＳＲＡＭでは、Ｐチャンネル電界効果型トランジスタとＮチャンネル電界効果型トランジスタとが同一の２次元平面上に互いに隣接してレイアウトされていた。
特開２００２−２９９５９１号公報 特開２０００−１２４０９２号公報
しかしながら、ＳＩＭＯＸ基板を製造するには、シリコンウェハに高濃度の酸素をイオン注入することが必要となる。また、貼り合わせ基板を製造するには、２枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、ＳＯＩトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。
また、イオン注入や研磨では、ＳＯＩ層の膜厚のばらつきが大きく、完全空乏型ＳＯＩトランジスタを作製するためにＳＯＩ層を薄膜化すると、電界効果型トランジスタの特性を安定化させることが困難であるという問題があった。
また、フリップフロップやＳＲＡＭなどを構成する複数のトランジスタを同一の２次元平面上に配置すると、フリップフロップやＳＲＡＭを形成するために必要な面積が増大し、高密度集積化の妨げになるという問題があった。また、フリップフロップやＳＲＡＭなどを構成する複数のトランジスタの接続に必要な配線長も増大し、伝播遅延が大きくなるという問題があった。
そこで、本発明の目的は、電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタが配置される半導体層を絶縁体上に安価に形成することが可能な半導体装置および半導体装置の製造方法を提供することである。
また、本発明の一態様に係る半導体装置によれば、絶縁層を介して積層された第１および第２単結晶半導体層と、前記第１単結晶半導体層および前記第２単結晶半導体層にそれぞれ形成され、第１ゲート電極が共通に設けられた第１Ｐチャンネル電界効果型トランジスタおよび第１Ｎチャンネル電界効果型トランジスタと、前記第１単結晶半導体層および前記第２単結晶半導体層にそれぞれ形成され、第２ゲート電極が共通に設けられた第２Ｐチャンネル電界効果型トランジスタおよび第２Ｎチャンネル電界効果型トランジスタと、前記第１Ｐチャンネル電界効果型トランジスタおよび前記第１Ｎチャンネル電界効果型トランジスタのドレインを前記第２ゲート電極に共通に接続する第１配線と、前記第２Ｐチャンネル電界効果型トランジスタおよび前記第２Ｎチャンネル電界効果型トランジスタのドレインを前記第１ゲート電極に共通に接続する第２配線とを備えることを特徴とする。
これにより、半導体層の側面側にチャンネル領域を形成することが可能となり、ゲート電極を半導体層の表面に配置することなく、電界効果型トランジスタを積層することが可能となるとともに、メモリまたはロジックに混載されたフリップフロップを構成することができる。このため、フリップフロップを形成するために必要な面積を削減することが可能となる上に、フリップフロップを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、フリップフロップの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
また、本発明の一態様に係る半導体装置によれば、前記第１ゲート電極と前記第２ゲート電極との間に挟み込まれるようにして前記第１および第２半導体層にそれぞれ形成され、第１および第２電位にそれぞれ接続される第１および第２電源配線をさらに備えることを特徴とする。
これにより、電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタのソース／ドレイン層を電源配線として利用することが可能となり、チップサイズの増大を抑制しつつ、メモリまたはロジックに混載されたフリップフロップを構成することができる。
また、本発明の一態様に係る半導体装置によれば、前記第１単結晶半導体層および前記第２単結晶半導体層にそれぞれ形成され、第３ゲート電極が共通に設けられた第１および第２トランスファーゲートをさらに備えることを特徴とする。
これにより、フリップフロップが形成された第１単結晶半導体層および第２単結晶半導体層にトランスファーゲートを形成することで、トランスファーゲートを積層させることを可能としつつ、メモリまたはロジックに混載されたＳＲＡＭを構成することができる。このため、ＳＲＡＭを形成するために必要な面積を削減することが可能となる上に、ＳＲＡＭを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、ＳＲＡＭの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
また、本発明の一態様に係る半導体装置によれば、前記第１単結晶半導体層または前記第２単結晶半導体層上に積層された多結晶半導体層もしくは単結晶半導体層に形成された第１および第２トランスファーゲートをさらに備えることを特徴とする。
これにより、フリップフロップを構成する電界効果型トランジスタを積層することを可能としつつ、フリップフロップを単結晶半導体層に形成することが可能となるとともに、ＳＲＡＭの特性の劣化を抑制しつつ、フリップフロップ上にトランスファーゲートが積層されたＳＲＡＭを構成することができる。このため、ＳＲＡＭを形成するために必要な面積を削減することが可能となる上に、ＳＲＡＭを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、ＳＲＡＭの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体層よりもエッチングレートが小さな第２半導体層が前記第１半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、前記第１半導体層および第２半導体層を貫通して前記半導体基板を露出させる第１溝を形成する工程と、前記半導体基板上で前記第２半導体層を支持する支持体を前記第１溝内の前記第１半導体層および第２半導体層の側壁に形成する工程と、前記支持体が側壁に形成された前記第１半導体層の少なくとも一部を前記第２半導体層から露出させる第２溝を形成する工程と、前記第２溝を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、前記絶縁層を介して積層された第２半導体層の側面を露出させる工程と、前記露出された前記第２半導体層の側壁にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して配置された複数のゲート電極を前記第２半導体層の側壁に形成する工程と、前記第２半導体層の表面側から第１イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第１ソース／ドレイン層を下層の第２半導体層に形成する工程と、前記第２半導体層の表面側から第２イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第２ソース／ドレイン層を上層の第２半導体層に形成する工程とを備えることを特
徴とする。
これにより、第１溝内に形成された支持体を介して、第２半導体層を半導体基板上で支持することが可能となるとともに、第２溝を介して、第２半導体層下の第１半導体層にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第２半導体層を半導体基板上で安定して支持することを可能としつつ、第２半導体層間の第１半導体層を除去することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層間の絶縁を図ることが可能となる。
この結果、ＳＯＩ基板を用いることなく、積層された電界効果型トランジスタを単結晶半導体層に形成することが可能となり、コストアップを抑制しつつ、電界効果型トランジスタの３次元集積化を図ることが可能となるとともに、電界効果型トランジスタの寄生容量を削減することを可能としつつ、急峻なサブスレッシュホールド特性を得ることができ、低電圧で高速動作させることができるフリップフロップやＳＲＡＭを実現することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第１イオン注入にてボロンを前記下層の第２半導体層に注入することにより、第１電位を与える配線と、フリップフロップ回路を構成するＰチャンネル電界効果型トランジスタのソース／ドレイン層を前記下層の第２半導体層に形成し、前記第２イオン注入にてリンまたは砒素を前記上層の第２半導体層に注入することにより、第２電位を与える配線と、フリップフロップ回路を構成するＮチャンネル電界効果型トランジスタのソース／ドレイン層を形成することを特徴とする。
これにより、下層の第２半導体層にＰチャンネル電界効果型トランジスタを配置することが可能となるとともに、上層の第２半導体層にＮチャンネル電界効果型トランジスタを配置することが可能となる。このため、下層の第２半導体層に質量数の小さな不純物を注入することが可能となるとともに、上層の第２半導体層に質量数の大きな不純物を注入することが可能となり、上層の第２半導体層を通して下層の第２半導体層に不純物を注入した場合においても、上層の第２半導体層のダメージを抑制することができる。この結果、フリップフロップをＣＭＯＳインバータで構成することを可能としつつ、フリップフロップを構成する電界効果型トランジスタを積層することが可能となり、フリップフロップの消費電力を削減しつつ、高速動作させることが可能となるとともに、フリップフロップの高密度集積化を図ることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第１イオン注入にてボロンを前記下層の第２半導体層に注入することにより、第１電位を与える配線と、フリップフロップ回路を構成するＰチャンネル電界効果型トランジスタのソース／ドレイン層を前記下層の第２半導体層に形成し、前記第２イオン注入にてリンまたは砒素を前記上層の第２半導体層に注入することにより、第２電位を与える配線と、フリップフロップ回路および第１トランスファーゲートをそれぞれ構成するＮチャンネル電界効果型トランジスタのソース／ドレイン層を形成し、第３イオン注入にてリンまたは砒素を前記下層の第２半導体層に注入することにより第２トランスファーゲートを構成するＮチャンネル電界効果型トランジスタのソース／ドレイン層を形成することを特徴とする。
これにより、フリップフロップをＣＭＯＳインバータで構成することを可能としつつ、フリップフロップを構成する電界効果型トランジスタを積層することが可能となるとともに、フリップフロップが形成された第２単結晶半導体層にトランスファーゲートを形成することができる。このため、ＳＲＡＭを構成する６個のトランジスタセルを同一の２次元平面上にレイアウトすることなく、ＳＲＡＭを実現することができ、ＳＲＡＭの消費電力を削減しつつ、高速動作させることが可能となるとともに、ＳＲＡＭの高密度集積化を図ることができる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す斜視図、図２は、図１の半導体装置の回路構成を示す図である。
図２において、ＳＲＡＭには、ＣＭＯＳインバータＩＶ１、ＩＶ２およびトランスファーゲートＴ５、Ｔ６が設けられている。そして、ＣＭＯＳインバータＩＶ１の入力端がＣＭＯＳインバータＩＶ２の出力端に接続されるとともに、ＣＭＯＳインバータＩＶ１の出力端がＣＭＯＳインバータＩＶ２の入力端に接続され、フリップフロップ回路が構成されている。
ここで、ＣＭＯＳインバータＩＶ１には、Ｐチャンネル電界効果型トランジスタＴ１およびＮチャンネル電界効果型トランジスタＴ２が設けられ、Ｐチャンネル電界効果型トランジスタＴ１およびＮチャンネル電界効果型トランジスタＴ２は直列接続されるとともに、Ｐチャンネル電界効果型トランジスタＴ１およびＮチャンネル電界効果型トランジスタＴ２のゲートは共通に接続されている。
また、ＣＭＯＳインバータＩＶ２には、Ｐチャンネル電界効果型トランジスタＴ３およびＮチャンネル電界効果型トランジスタＴ４は直列接続されるとともに、Ｐチャンネル電界効果型トランジスタＴ３およびＮチャンネル電界効果型トランジスタＴ４のゲートは共通に接続されている。
また、Ｐチャンネル電界効果型トランジスタＴ１、Ｔ３のソースはＶDD電位を与えるＶDD配線に接続されるとともに、Ｎチャンネル電界効果型トランジスタＴ２、Ｔ４のソースはＶSS電位を与えるＶSS配線に接続されている。
そして、トランスファーゲートＴ５では、そのゲートはワード線ＷＬに接続され、ドレインはビット線ＢＬ１に接続され、ソースはＣＭＯＳインバータＩＶ１の入力端およびＣＭＯＳインバータＩＶ２の出力端に接続されている。また、トランスファーゲートＴ６では、ゲートはワード線ＷＬに接続され、ドレインはビット線ＢＬ２に接続され、ソースはＣＭＯＳインバータＩＶ１の出力端およびＣＭＯＳインバータＩＶ２の入力端に接続されている。
一方、図１において、支持基板１上には絶縁層２が形成されている。そして、半導体層３、絶縁層４および半導体層５が絶縁層２上に順次積層されている。なお、支持基板１としては、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣなどの半導体基板を用いるようにしてもよく、ガラス、サファイアまたはセラミックなどの絶縁性基板を用いるようにしてもよい。また、半導体層３、５の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅなどを用いることができ、絶縁層２、４としては、例えば、ＳｉＯ2、ＳｉＯＮまたはＳｉ3Ｎ4などの絶縁層または埋め込み絶縁膜を用いることができる。また、半導体層３、絶縁層４および半導体層５が絶縁層２上に順次積層された半導体基板としては、例えば、ＳＯＩ基板を用いることができ、ＳＯＩ基板としては、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）基板、貼り合わせ基板またはレーザアニール基板などを用いることができる。また、半導体層３、５としては、単結晶半導体層の他、多結晶半導体層あるいはアモルファス半導体層を用いるようにしてもよい。
そして、半導体層３、５には、不純物拡散層形成領域Ｒ０〜Ｒ４およびこれらの不純物拡散層形成領域Ｒ０〜Ｒ４の間にそれぞれ配置されたチャネル形成領域Ｒ５〜Ｒ７が設けられている。そして、不純物拡散層形成領域Ｒ０、Ｒ１の間に配置されたチャネル形成領域Ｒ５において、半導体層３、５の側面および半導体層５の表面にはゲート絶縁膜６ａが形成されるとともに、ゲート絶縁膜６ａ上には半導体層５の表面上に跨るようにして半導体層３、５の両側の側壁に延伸されるとともに、半導体層３、５の積層面に対して直交するように配置されたゲート電極７ａが形成されている。また、不純物拡散層形成領域Ｒ２、Ｒ３の間に配置されたチャネル形成領域Ｒ６において、半導体層３、５の側面および半導体層５の表面にはゲート絶縁膜６ｂが形成されるとともに、ゲート絶縁膜６ｂ上には半導体層５の表面上に跨るようにして半導体層３、５の両側の側壁に延伸されるとともに、半導体層３、５の積層面に対して直交するように配置されたゲート電極７ｂが形成されている。さらに、不純物拡散層形成領域Ｒ３、Ｒ４の間に配置されたチャネル形成領域Ｒ７において、半導体層３、５の側面および半導体層５の表面にはゲート絶縁膜６ｃが形成されるとともに、ゲート絶縁膜６ｃ上には半導体層５の表面上に跨るようにして半導体層３、５の両側の側壁に延伸されるとともに、半導体層３、５の積層面に対して直交するように配置されたゲート電極７ｃが形成されている。
そして、半導体層３の不純物拡散層形成領域Ｒ２〜Ｒ４には、Ｐ型不純物拡散層が形成されるとともに、半導体層３の不純物拡散層形成領域Ｒ０〜Ｒ１、および、半導体層５の不純物拡散層形成領域Ｒ０〜Ｒ４には、Ｎ型不純物拡散層が形成されている。
ここで、ゲート電極７ａおよび不純物拡散層形成領域Ｒ０、Ｒ１における半導体層３のＮ型不純物拡散層にて図２のトランスファーゲートＴ５を構成することができる。また、ゲート電極７ａおよび不純物拡散層形成領域Ｒ０、Ｒ１における半導体層５のＮ型不純物拡散層にて図２のトランスファーゲートＴ６を構成することができる。また、ゲート電極７ｂおよび不純物拡散層形成領域Ｒ２、Ｒ３における半導体層３のＰ型不純物拡散層にて図２のＰチャンネル電界効果型トランジスタＴ１を構成することができるとともに、不純物拡散層形成領域Ｒ３における半導体層３のＰ型不純物拡散層にてＶDD配線を形成することができる。また、ゲート電極７ｂおよび不純物拡散層形成領域Ｒ２、Ｒ３における半導体層５のＮ型不純物拡散層にて図２のＮチャンネル電界効果型トランジスタＴ２を構成することができるとともに、不純物拡散層形成領域Ｒ３における半導体層５のＮ型不純物拡散層にてＶSS配線を形成することができる。また、ゲート電極７ｃおよび不純物拡散層形成領域Ｒ３、Ｒ４における半導体層３のＰ型不純物拡散層にて図２のＰチャンネル電界効果型トランジスタＴ３を構成することができる。また、ゲート電極７ｃおよび不純物拡散層形成領域Ｒ３、Ｒ４における半導体層５のＮ型不純物拡散層にて図２のＮチャンネル電界効果型トランジスタＴ４を構成することができる。
ここで、不純物拡散層形成領域Ｒ０、Ｒ１、Ｒ２、Ｒ４において、コンタクト領域Ｃ１ａ、Ｃ１ｄ、Ｃ６、Ｃ４を半導体層３に形成するために、半導体層３の端部を絶縁層４および半導体層５からそれぞれ露出させることができる。
そして、コンタクト領域Ｃ２、Ｃ６を介して不純物拡散層形成領域Ｒ２におけるＰ型不純物拡散層とＮ型不純物拡散層とを接続することにより、図２のＣＭＯＳインバータＩＶ１を構成することができる。また、コンタクト領域Ｃ４、Ｃ８を介して不純物拡散層形成領域Ｒ４におけるＰ型不純物拡散層とＮ型不純物拡散層とを接続することにより、図２のＣＭＯＳインバータＩＶ２を構成することができる。さらに、コンタクト領域Ｃ２、Ｃ３、Ｃ６を介して不純物拡散層形成領域Ｒ２におけるＰ型不純物拡散層とＮ型不純物拡散層とをゲート電極７ｃに共通に接続するとともに、コンタクト領域Ｃ４、Ｃ７、Ｃ８を介して不純物拡散層形成領域Ｒ４におけるＰ型不純物拡散層とＮ型不純物拡散層とをゲート電極７ｂに共通に接続することにより、図２のＣＭＯＳインバータＩＶ１、ＩＶ２からなるフリップフロップを構成することができる。
さらに、コンタクト領域Ｃ１ａを介して不純物拡散層形成領域Ｒ０におけるＮ型不純物拡散層をビット線ＢＬ１に接続し、コンタクト領域Ｃ１ｃを介して不純物拡散層形成領域Ｒ０におけるＮ型不純物拡散層をビット線ＢＬ２に接続し、ゲート電極７ａをワード線ＷＬとして用いることにより、ＣＭＯＳインバータＩＶ１、ＩＶ２およびトランスファーゲートＴ５、Ｔ６からなるＳＲＡＭを構成することができる。
なお、これらのコンタクト領域Ｃ１ａ〜Ｃ１ｄ、Ｃ２〜Ｃ８を介してゲート電極や不純物拡散層を接続するための配線としては、例えば、半導体層５上に形成された層間絶縁膜に埋め込まれたタングステンプラグ配線を用いることができる。
これにより、半導体層３、５の側面側にチャンネル領域を形成することが可能となり、ゲート電極７ａ〜７ｃを半導体層３、５の表面に配置することなく、電界効果型トランジスタを積層することが可能となるとともに、メモリまたはロジックに混載されたフリップフロップやＳＲＡＭを構成することができる。このため、フリップフロップやＳＲＡＭを形成するために必要な面積を削減することが可能となる上に、フリップフロップやＳＲＡＭを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、フリップフロップやＳＲＡＭの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
また、半導体層３、５の両側の側壁にゲート電極７ａ〜７ｃを形成することにより、半導体層３、５の側面側にチャンネル領域を形成することが可能となり、ゲート電極７ａ〜７ｃを半導体層３、５間に配置することなく、電界効果型トランジスタを積層させることが可能となる。このため、電界効果型トランジスタを積層させた場合においても、半導体層３、５の表面側の平坦性を確保することが可能となり、結晶性の劣化を抑制することが可能となるとともに、半導体層３、５とゲート絶縁膜６ａ〜６ｃとの界面の欠陥を低減させることができる。この結果、フリップフロップやＳＲＡＭを低電圧で高速動作させることを可能としつつ、フリップフロップやＳＲＡＭの高密度集積化を図ることができる。
また、半導体層３、５の積層面に対して直交するように半導体層３、５の側壁にゲート電極７ａ〜７ｃをそれぞれ配置することにより、半導体層３、５に共通に用いられるゲート電極７ａ〜７ｃをそれぞれ立てて配置することが可能となる。このため、チップ面におけるゲート電極７ａ〜７ｃの占有面積を削減することが可能としつつ、ゲート電極７ａ〜７ｃの配線長を短くすることが可能となり、伝播遅延を抑制しつつ、チップサイズを縮小することが可能となる。
図３は、本発明の第２実施形態に係る半導体装置の概略構成を示す斜視図である。
図３において、支持基板１１上には絶縁層１２が形成されている。そして、半導体層１３、絶縁層１４および半導体層１５が絶縁層１２上に順次積層されている。なお、半導体層１３、１５としては、単結晶半導体層の他、多結晶半導体層あるいはアモルファス半導体層を用いるようにしてもよい。
そして、半導体層１３、１５には、不純物拡散層形成領域Ｒ１２〜Ｒ１４およびこれらの不純物拡散層形成領域Ｒ１２〜Ｒ１４の間にそれぞれ配置されたチャネル形成領域Ｒ１６、Ｒ１７が設けられている。そして、不純物拡散層形成領域Ｒ１２、Ｒ１３の間に配置されたチャネル形成領域Ｒ１６において、半導体層１３、１５の側面および半導体層１５の表面にはゲート絶縁膜１６ｂが形成されるとともに、ゲート絶縁膜１６ｂ上には半導体層１５の表面上に跨るようにして半導体層１３、１５の両側の側壁に延伸されるとともに、半導体層１３、１５の積層面に対して直交するように配置されたゲート電極１７ｂが形成されている。また、不純物拡散層形成領域Ｒ１３、Ｒ１４の間に配置されたチャネル形成領域Ｒ１７において、半導体層１３、１５の側面および半導体層１５の表面にはゲート絶縁膜１６ｃが形成されるとともに、ゲート絶縁膜１６ｃ上には半導体層１５の表面上に跨るようにして半導体層１３、１５の両側の側壁に延伸されるとともに、半導体層１３、１５の積層面に対して直交するように配置されたゲート電極１７ｃが形成されている。
そして、半導体層１３の不純物拡散層形成領域Ｒ１２〜Ｒ１４には、Ｐ型不純物拡散層が形成されるとともに、半導体層１５の不純物拡散層形成領域Ｒ１２〜Ｒ１４には、Ｎ型不純物拡散層が形成されている。
ここで、ゲート電極１７ｂおよび不純物拡散層形成領域Ｒ１２、Ｒ１３における半導体層１３のＰ型不純物拡散層にて図２のＰチャンネル電界効果型トランジスタＴ１を構成することができるとともに、不純物拡散層形成領域Ｒ１３における半導体層１３のＰ型不純物拡散層にてＶDD配線を形成することができる。また、ゲート電極１７ｂおよび不純物拡散層形成領域Ｒ１２、Ｒ１３における半導体層１５のＮ型不純物拡散層にて図２のＮチャンネル電界効果型トランジスタＴ２を構成することができるとともに、不純物拡散層形成領域Ｒ１３における半導体層１５のＮ型不純物拡散層にてＶSS配線を形成することができる。また、ゲート電極１７ｃおよび不純物拡散層形成領域Ｒ１３、Ｒ１４における半導体層１３のＰ型不純物拡散層にて図２のＰチャンネル電界効果型トランジスタＴ３を構成することができる。また、ゲート電極１７ｃおよび不純物拡散層形成領域Ｒ１３、Ｒ１４における半導体層１５のＮ型不純物拡散層にて図２のＮチャンネル電界効果型トランジスタＴ４を構成することができる。
ここで、不純物拡散層形成領域Ｒ１２、Ｒ１４において、コンタクト領域Ｃ１６、Ｃ１４を半導体層１３に形成するために、半導体層１３の端部を絶縁層１４および半導体層１５からそれぞれ露出させることができる。
そして、コンタクト領域Ｃ１２、Ｃ１６を介して不純物拡散層形成領域Ｒ１２におけるＰ型不純物拡散層とＮ型不純物拡散層とを接続することにより、図２のＣＭＯＳインバータＩＶ１を構成することができる。また、コンタクト領域Ｃ１４、Ｃ１８を介して不純物拡散層形成領域Ｒ１４におけるＰ型不純物拡散層とＮ型不純物拡散層とを接続することにより、図２のＣＭＯＳインバータＩＶ２を構成することができる。さらに、コンタクト領域Ｃ１２、Ｃ１３、Ｃ１６を介して不純物拡散層形成領域Ｒ１２におけるＰ型不純物拡散層とＮ型不純物拡散層とをゲート電極１７ｃに共通に接続するとともに、コンタクト領域Ｃ１４、Ｃ１７、Ｃ１８を介して不純物拡散層形成領域Ｒ１４におけるＰ型不純物拡散層とＮ型不純物拡散層とをゲート電極１７ｂに共通に接続することにより、図２のＣＭＯＳインバータＩＶ１、ＩＶ２からなるフリップフロップを構成することができる。
ここで、半導体層１５上には、コンタクト領域Ｃ１２、Ｃ１３、Ｃ１６を接続するための配線２１が形成されるとともに、コンタクト領域Ｃ１４、Ｃ１７、Ｃ１８を接続するための配線２２が形成されている。
また、配線２１、２２上には、多結晶半導体層２３、２４が形成され、多結晶半導体層２３、２４上には、ゲート絶縁膜２６ａ、２６ｂをそれぞれ介してゲート電極２７が配置されている。なお、レーザアニールなどの方法により多結晶半導体層２３、２４を単結晶化するようにしてもよい。そして、多結晶半導体層２３、２４には、ゲート電極２７の両側にそれぞれ配置されたソース／ドレイン層を形成するための不純物が導入されている。
ここで、ゲート電極２７および多結晶半導体層２３に形成されたソース／ドレイン層にて図２のトランスファーゲートＴ５を構成することができる。また、ゲート電極２７および多結晶半導体層２４に形成されたソース／ドレイン層にて図２のトランスファーゲートＴ６を構成することができる。
さらに、コンタクト領域Ｃ１１を介して多結晶半導体層２３に形成されたソース層またはドレイン層の一方をビット線ＢＬ１に接続するとともに、コンタクト領域Ｃ１４を介して結晶半導体層２３に形成されたソース層またはドレイン層の他方を配線２２に接続し、コンタクト領域Ｃ１５を介して多結晶半導体層２４に形成されたソース層またはドレイン層の一方をビット線ＢＬ２に接続するとともに、コンタクト領域Ｃ１６を介して結晶半導体層２４に形成されたソース層またはドレイン層の他方を配線２１に接続し、ゲート電極２７をワード線ＷＬとして用いることにより、ＣＭＯＳインバータＩＶ１、ＩＶ２およびトランスファーゲートＴ５、Ｔ６からなるＳＲＡＭを構成することができる。
なお、これらのコンタクト領域Ｃ１１〜Ｃ１８を介してゲート電極や不純物拡散層を接続するための配線としては、例えば、半導体層１５上に形成された層間絶縁膜に埋め込まれたタングステンプラグ配線を用いることができる。
これにより、フリップフロップを構成する電界効果型トランジスタを積層することを可能としつつ、フリップフロップを単結晶半導体層に形成することが可能となるとともに、ＳＲＡＭの特性の劣化を抑制しつつ、フリップフロップ上にトランスファーゲートが積層されたＳＲＡＭを構成することができる。このため、ＳＲＡＭを形成するために必要な面積を削減することが可能となる上に、ＳＲＡＭを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、ＳＲＡＭの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
図４（ａ）〜図１８（ａ）は、本発明の第３実施形態に係る半導体装置の製造方法を示す平面図、図４（ｂ）〜図１８（ｂ）は、図４（ａ）〜図１８（ａ）のＡ１−Ａ１´〜Ａ１５−Ａ１５´線でそれぞれ切断した断面図、図４（ｃ）〜図１８（ｃ）は、図４（ａ）〜図１８（ａ）のＢ１−Ｂ１´〜Ｂ１５−Ｂ１５´線でそれぞれ切断した断面図である。
図４において、半導体基板３１上には、単結晶半導体層５１、３３、５２、３５がエピタキシャル成長にて順次積層されている。なお、単結晶半導体層５１、５２は、半導体基板３１および単結晶半導体層３３、３５よりもエッチングレートが大きな材質を用いることができ、半導体基板３１および単結晶半導体層５１、３３、５２、３５の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択された組み合わせを用いることができる。特に、半導体基板３１がＳｉの場合、単結晶半導体層５１、５２としてＳｉＧｅ、単結晶半導体層３３、３５としてＳｉを用いることが好ましい。これにより、単結晶半導体層５１、５２と単結晶半導体層３３、３５との間の格子整合をとることを可能としつつ、単結晶半導体層５１、５２と単結晶半導体層３３、３５との間の選択比を確保することができる。なお、単結晶半導体層５１、３３、５２、３５の代わりに、他結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよく、それらを組み合わせて用いるようにしてもよい。また、単結晶半導体層５１、５２の代わりに、単結晶半導体層３３、３５をエピタキシャル成長にて成膜可能なγ−酸化アルミニウムなどの金属酸化膜を用いるようにしてもよい。また、各単結晶半導体層５１、３３、５２、３５の膜厚は、例えば、１０〜２００ｎｍ程度とすることができる。
そして、単結晶半導体層３５の熱酸化により単結晶半導体層３５の表面に犠牲酸化膜５３を形成する。そして、ＣＶＤなどの方法により、犠牲酸化膜５３上の全面に酸化防止膜５４を形成する。なお、酸化防止膜５４としては、例えば、シリコン窒化膜を用いることができる。ただし、酸化防止膜５４はなくてもよい。
次に、図５に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜５４、犠牲酸化膜５３、単結晶半導体層３５、５２、３３、５１をパターニングすることにより、半導体基板３１を露出させる溝３６を所定の方向に沿って形成する。なお、半導体基板３１を露出させる場合、半導体基板３１の表面でエッチングを止めるようにしてもよいし、半導体基板３１をオーバーエッチングして半導体基板３１に凹部を形成するようにしてもよい。また、溝３６の配置位置は、単結晶半導体層３３の素子分離領域の一部に対応させることができる。
さらに、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜５４、犠牲酸化膜５３、単結晶半導体層３５、５２をパターニングすることにより、溝３６と重なるように配置された溝３６よりも幅の広い溝３７を形成し、単結晶半導体層３３の両端部の近傍の表面を露出させる。ここで、溝３７の配置位置は、半導体層３５の素子分離領域に対応させることができる。
なお、単結晶半導体層３３の表面を露出させる代わりに、単結晶半導体層５２の表面でエッチングを止めるようにしてもよいし、単結晶半導体層５２をオーバーエッチングして単結晶半導体層５２の途中までエッチングするようにしてもよい。ここで、単結晶半導体層５２のエッチングを途中で止めることにより、溝３６内の単結晶半導体層３３の表面が露出されることを防止することができる。このため、単結晶半導体層５１、５２をエッチング除去する際に、溝３６内の単結晶半導体層３３がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝３６内の単結晶半導体層３３のオーバーエッチングを抑制することができる。
次に、図６に示すように、単結晶半導体層３３、３５、５１、５２の側壁に成膜され、単結晶半導体層３３、３５を半導体基板３１上で支持する支持体５６を溝３６、３７内に形成する。なお、支持体５６の材質としては、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いることができる。
あるいは、支持体５６の材質として、多結晶シリコンや単結晶シリコンなどの半導体を用いるようにしてもよい。ここで、支持体５６の材質として半導体を用いる場合、半導体の選択エピタキシャル成長を用いることができる。そして、半導体の選択エピタキシャル成長を用いることにより、単結晶半導体層３３、３５、５１、５２の側壁ならびに半導体基板３１の表面に支持体５６を選択的に形成することができる。特に、半導体基板３１および単結晶半導体層３３、３５がＳｉ、単結晶半導体層５１、５２がＳｉＧｅの場合、支持体５６の材質としてＳｉを用いることが好ましい。
これにより、支持体５６と単結晶半導体層５１、５２との間の格子整合をとることを可能としつつ、支持体５６と単結晶半導体層５１、５２との間の選択比を確保することができる。また、支持体５６の材質として、Ｓｉなどの半導体を用いることにより、単結晶半導体層５１、５２が除去された場合においても、半導体による３次元的な立体構造を維持することが可能となる。このため、化学的耐性や機械的ストレス耐性を向上させることが可能となり、再現性の良い安定した素子分離プロセスを実現することができる。
次に、図７に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜５４、犠牲酸化膜５３、単結晶半導体層３５、５２、３３、５１をパターニングすることにより、半導体基板３１を露出させる溝３８を溝３６と直交する方向に沿って形成する。なお、半導体基板３１を露出させる場合、半導体基板３１の表面でエッチングを止めるようにしてもよいし、半導体基板３１をオーバーエッチングして半導体基板３１に凹部を形成するようにしてもよい。また、溝３８の配置位置は、単結晶半導体層３３、３５の素子分離領域に対応させることができる。
次に、図８に示すように、溝３８を介してエッチングガスまたはエッチング液を単結晶半導体層５１、５２に接触させることにより、単結晶半導体層５１、５２をエッチング除去し、半導体基板３１と単結晶半導体層３３との間に空洞部５７ａを形成するとともに、単結晶半導体層３３、３５間に空洞部５７ｂを形成する。
ここで、溝３６、３７内に支持体５６を設けることにより、単結晶半導体層５１、５２が除去された場合においても、単結晶半導体層３３、３５を半導体基板３１上で支持することが可能となるとともに、溝３６、３７とは別に溝３８を設けることにより、単結晶半導体層３３、３５下にそれぞれ配置された単結晶半導体層５１、５２にエッチングガスまたはエッチング液を接触させることが可能となる。このため、単結晶半導体層３３、３５の結晶品質を損なうことなく、単結晶半導体層３３、３５と半導体基板３１との間の絶縁を図ることが可能となる。
なお、半導体基板３１、単結晶半導体層３３、３５および支持体５６がＳｉ、単結晶半導体層５１、５２がＳｉＧｅの場合、単結晶半導体層５１、５２のエッチング液としてフッ硝酸を用いることが好ましい。これにより、ＳｉとＳｉＧｅの選択比として１：１０〜１０００程度を得ることができ、半導体基板３１、単結晶半導体層３３、３５および支持体５６のオーバーエッチングを抑制しつつ、単結晶半導体層５１、５２を除去することが可能となる。また、単結晶半導体層５１、５２のエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
また、単結晶半導体層５１、５２をエッチング除去する前に、陽極酸化などの方法により単結晶半導体層５１、５２を多孔質化するようにしてもよいし、単結晶半導体層５１、５２にイオン注入を行うことにより、単結晶半導体層５１、５２をアモルファス化するようにしてもよい。これにより、単結晶半導体層５１、５２のエッチングレートを増大させることが可能となり、単結晶半導体層５１、５２のエッチング面積を拡大することができる。
次に、図９に示すように、半導体基板３１および単結晶半導体層３３、３５の熱酸化を行うことにより、半導体基板３１と単結晶半導体層３３との間の空洞部５７ａに埋め込み絶縁層３２を形成するとともに、単結晶半導体層３３、３５間の空洞部５７ｂに埋め込み絶縁層３４を形成する。ここで、半導体基板３１および単結晶半導体層３３、３５の熱酸化にて埋め込み絶縁層３２、３４を形成する場合、溝３８内の側壁にも酸化膜３９が形成される。
これにより、エピタキシャル成長時の単結晶半導体層３３、３５の膜厚および単結晶半導体層３３、３５の熱酸化時に形成された埋め込み絶縁層３２、３４の膜厚により、素子分離後の単結晶半導体層３３、３５の膜厚をそれぞれ規定することができる。このため、単結晶半導体層３３、３５の膜厚を精度よく制御することができ、単結晶半導体層３３、３５の膜厚のバラツキを低減させることを可能としつつ、単結晶半導体層３３、３５を薄膜化することができる。また、単結晶半導体層３５上に酸化防止膜５４を設けることで、単結晶半導体層３５の表面が熱酸化されることを防止しつつ、単結晶半導体層３５の裏面側に絶縁層３４を形成することが可能となる。
また、溝３６、３８の配置位置を単結晶半導体層３３の素子分離領域に対応させるとともに、溝３７、３８の配置位置を単結晶半導体層３５の素子分離領域に対応させることにより、単結晶半導体層３３、３５の横方向および縦方向の素子分離を一括して行うことが可能となるとともに、単結晶半導体層５１、５２を除去するための溝を素子形成領域に設ける必要がなくなる。このため、工程増を抑制しつつ、ＳＯＩトランジスタを形成することが可能となるとともに、チップサイズの増大を抑制することができ、ＳＯＩトランジスタのコストダウンを図ることが可能となる。
なお、空洞部５７ａ、５７ｂに埋め込み絶縁層３２、３４を形成した後、１０００℃以上の高温アニールを行うようにしてもよい。これにより、埋め込み絶縁層３２、３４をリフローさせることが可能となり、埋め込み絶縁層３２、３４のストレスを緩和させることが可能となるとともに、単結晶半導体層３３、３５との境界における界面準位を減らすことができる。また、埋め込み絶縁層３２、３４は空洞部５７ａ、５７ｂを全て埋めるように形成しても良いし、空洞部５７ａ、５７ｂが一部残るように形成しても良い。
また、図９の方法では、半導体基板３１および単結晶半導体層３３、３５の熱酸化を行うことにより、単結晶半導体層３３、３５下にそれぞれ配置された空洞部５７ａ、５７ｂに埋め込み絶縁層３２、３４を形成する方法について説明したが、ＣＶＤ法にて空洞部５７ａ、５７ｂ内に絶縁膜を成膜させることにより、空洞部５７ａ、５７ｂ内を埋め込み絶縁層３２、３４で埋め込むようにしてもよい。
これにより、単結晶半導体層３３、３５の膜減りを防止しつつ、結晶半導体層３３、３５下にそれぞれ配置された空洞部５７ａ、５７ｂを酸化膜以外の材料で埋め込むことが可能となる。このため、結晶半導体層３３、３５下にそれぞれ配置される埋め込み絶縁層３２、３４の厚膜化を図ることが可能となるとともに、誘電率を低下させることが可能となり、結晶半導体層３３、３５の裏面側の寄生容量を低減させることができる。
なお、埋め込み絶縁層３２、３４の材質としては、例えば、シリコン酸化膜の他、ＦＳＧ（フッ化シリケードグラス）膜やシリコン窒化膜などを用いるようにしてもよい。また、埋め込み絶縁層３２、３４として、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜の他、ＰＳＧ膜、ＢＰＳＧ膜、ＰＡＥ（ｐｏｌｙ ａｒｙｌｅｎｅｅｔｈｅｒ）系膜、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＰＣＢ系膜、ＣＦ系膜、ＳｉＯＣ系膜、ＳｉＯＦ系膜などの有機ｌｏｗｋ膜、あるいはこれらのポーラス膜を用いるようにしてもよい。
次に、図１０に示すように、ＣＶＤなどの方法により、溝３６、３７、３８内が埋め込まれるようにして、単結晶半導体層３５上に絶縁層を堆積する。そして、ＣＭＰ（化学的機械的研磨）などの方法を用いて絶縁層を平坦化することにより、単結晶半導体層３５の表面を露出させ、埋め込み絶縁層４０を溝３６〜３８内に形成する。なお、埋め込み絶縁層４０としては、例えば、ＳｉＯ2またはＳｉ3Ｎ4などを用いることができる。
次に、図１１に示すように、ＣＶＤなどの方法により、単結晶半導体層３５上に絶縁層４１を堆積する。なお、絶縁層４１としては、例えば、ＳｉＯ2などを用いることができる。
次に、図１２に示すように、フォトリソグラフィー技術およびエッチング技術を用いて絶縁層４１、埋め込み絶縁層４０、酸化膜３９および支持体５６をパターニングすることにより、単結晶半導体層３３、３５の側面を露出させる開口部４２ａを形成するとともに、単結晶半導体層３３の表面を露出させる開口部４２ｂを形成する。なお、開口部４２ａは、溝３８が形成された素子分離領域内に配置することができ、開口部４２ｂは、溝３６、３７が形成された素子分離領域内に配置することができる。
ここで、結晶半導体層３３、３５の側面を露出させる開口部４２ａを形成する場合、半導体基板３１の表面でエッチングを止めるようにしてもよいし、半導体基板３１をオーバーエッチングして半導体基板３１に凹部を形成するようにしてもよい。なお、結晶半導体層３３、３５の側面を露出させる開口部４２ａを形成する場合、半導体基板３１を必ずしも露出させる必要はなく、絶縁層３２の表面でエッチングを止めるようにしてもよいし、絶縁層３２をオーバーエッチングして絶縁層３２に凹部を形成するようにしてもよい。
また、単結晶半導体層３３の表面を露出させる開口部４２ｂを形成する場合、開口部４２ｂを単結晶半導体層３３の端部に配置することができる。これにより、単結晶半導体層３３の端部で単結晶半導体層３３とコンタクトをとることができ、単結晶半導体層３３のコンタクト領域が占めるチップ面上の面積を縮小することを可能として、チップサイズを小さくすることができる。
なお、溝３６よりも溝３７の幅を広くすることにより、下層の単結晶半導体層３３の両端部の近傍の表面を上層の単結晶半導体層３５から露出させることができる。このため、製造工程の煩雑化を抑制しつつ、下層の単結晶半導体層３３とコンタクトをとることが可能となる。
次に、図１３に示すように、半導体基板３１および単結晶半導体層３３、３５の熱酸化を行うことにより、単結晶半導体層３５、３３の側壁にゲート絶縁膜４３ａ、４３ｂをそれぞれ形成するとともに、開口部４２ａ、４２ｂ内の半導体基板３１の表面にゲート絶縁膜４３ｃを形成する。ここで、半導体基板３１および単結晶半導体層３３、３５の熱酸化を行った場合、開口部４２ｂ内の単結晶半導体層３３の表面にゲート絶縁膜４３ｄが形成される。
そして、ＣＶＤなどの方法により、開口部４２ａ、４２ｂ内のゲート絶縁膜４３ａ〜４３ｄが覆われるようにして、絶縁層４１上の全面に導電膜４４ａを成膜する。なお、導電膜４４ａの材質としては、多結晶シリコンの他、ＷやＴｉＮなどの金属膜を用いるようにしてもよい。また、熱酸化にて単結晶半導体層３５、３３の側壁に犠牲酸化膜を一旦形成し、その犠牲酸化膜を除去してから、単結晶半導体層３５、３３の側壁にゲート絶縁膜４３ａ、４３ｂを形成するようにしてもよい。
次に、図１４に示すように、フォトリソグラフィー技術および異方性エッチング技術を用いて導電膜４４ａを選択的にエッチバックすることにより、開口部４２ｂ内のゲート絶縁膜４３ｄ上の導電膜４４ａを除去する。そして、フォトリソグラフィー技術および異方性エッチング技術を用いて開口部４２ｂ内のゲート絶縁膜４３ｄをエッチングすることにより、開口部４２ｂ内のゲート絶縁膜４３ｄを除去し、単結晶半導体層３３の両端部の近傍の表面を露出させる。
次に、図１５に示すように、ＣＶＤなどの方法により、開口部４２ａ、４２ｂ内が埋め込まれるようにして、導電層を絶縁層４１上に堆積する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電層をパターニングすることにより、半導体層３５の表面上に跨るようにして、開口部４２ａ内に埋め込まれたゲート電極４４ｃを形成するとともに、単結晶半導体層３３とコンタクトをとるためのコンタクト層４４ｂを開口部４２ｂ内に形成する。
これにより、ゲート電極４４ｃを開口部４２ａ内に埋め込むことで、半導体基板３１上にゲート電極４４ｃを立てて配置することが可能となるとともに、単結晶半導体層３３、３５にそれぞれ形成される電界効果型トランジスタに対してゲート電極４４ｃを共用することが可能となる。このため、チップ面におけるゲート電極４４ｃの占有面積を削減することが可能となるとともに、ゲート電極４４ｃの配線長を短くすることができ、伝播遅延を抑制しつつ、電界効果型トランジスタの高密度集積化を図ることが可能となるとともに、チップサイズを縮小することが可能となり、電界効果型トランジスタの高速化、小型化および低価格化を図ることができる。
また、ゲート電極４４ｃとコンタクト層４４ｂとを一括して形成することにより、製造工程の簡略化を可能としつつ、電界効果型トランジスタの３次元集積化を図ることが可能となる。なお、コンタクト層４４ｂおよびゲート電極４４ｃの材質としては、多結晶シリコンの他、ＷやＴｉＮなどの金属膜を用いるようにしてもよい。
次に、図１６に示すように、単結晶半導体層３５の表面側から不純物のイオン注入Ｐ１を選択的に行うことにより、ゲート電極４４ｃの両側にそれぞれ配置されたソース／ドレイン層４５ａ、４５ｂを単結晶半導体層３３に形成する。なお、ソース／ドレイン層４５ａ、４５ｂを単結晶半導体層３３に形成する場合、不純物の飛程距離が単結晶半導体層３３の深さに対応するようにイオン注入Ｐ１のエネルギーを選択することができる。
ここで、最上層の単結晶半導体層３５の表面上に跨るようにゲート電極４４ｃを配置することにより、単結晶半導体層３５の表面側からイオン注入を行った場合においても、ゲート電極４４ｃをマスクとして単結晶半導体層３３にソース／ドレイン層４５ａ、４５ｂを形成することが可能となり、単結晶半導体層３３の側壁に配置されたゲート電極４４ｃに対して自己整合的にソース／ドレイン層４５ａ、４５ｂを形成することが可能となる。
次に、図１７に示すように、単結晶半導体層３５の表面側から不純物のイオン注入Ｐ２を選択的に行うことにより、ゲート電極４４ｃの両側にそれぞれ配置されたソース／ドレイン層４６ａ、４６ｂを単結晶半導体層３５に形成する。なお、ソース／ドレイン層４６ａ、４６ｂを単結晶半導体層３５に形成する場合、不純物の飛程距離が単結晶半導体層３５の深さに対応するようにイオン注入Ｐ２のエネルギーを選択することができる。
ここで、最上層の単結晶半導体層３５の表面上に跨るようにゲート電極４４ｃを配置することにより、単結晶半導体層３５の表面側からイオン注入を行った場合においても、ゲート電極４４ｃをマスクとして単結晶半導体層３５にソース／ドレイン層４６ａ、４６ｂを形成することが可能となり、単結晶半導体層３５の側壁に配置されたゲート電極４４ｃに対して自己整合的にソース／ドレイン層４６ａ、４６ｂを形成することが可能となる。
また、単結晶半導体層３３、３５の両側の側壁にゲート電極４４ｃを設けることで、単結晶半導体層３３、３５の両側の側壁にチャネル領域をそれぞれ形成することが可能となる。このため、製造工程の煩雑化を抑制しつつ、電界効果型トランジスタの駆動能力を増大させることが可能となるとともに、チップサイズの増大を抑制することが可能となり、電界効果型トランジスタの高速化、小型化および低価格化を図ることができる。
なお、ソース／ドレイン層４５ａ、４５ｂおよびソース／ドレイン層４６ａ、４６ｂの導電型は互いに異なるようにしてもよい。これにより、Ｐチャネル電界効果型トランジスタおよびＮチャネル電界効果型トランジスタとを同一基板上で互いに積層させることが可能となる。このため、電界効果型トランジスタを３次元的に配置することを可能としつつ、ＣＭＯＳインバータ、ＮＡＮＤ回路またはＮＯＲ回路などを構成することが可能となり、チップサイズの増大を抑制しつつ、メモリまたはロジックに混載されたフリップフロップやＳＲＡＭなどを構成することができる。
また、イオン注入Ｐ１にて単結晶半導体層３３にソース／ドレイン層４５ａ、４５ｂを形成する場合、単結晶半導体層３３にボロンをイオン注入することにより、単結晶半導体層３３にＰ型不純物拡散層を形成することが好ましい。また、イオン注入Ｐ２にて単結晶半導体層３５にソース／ドレイン層４６ａ、４６ｂを形成する場合、単結晶半導体層３５にリンまたは砒素をイオン注入することにより、単結晶半導体層３５にＮ型不純物拡散層を形成することが好ましい。
これにより、下層の単結晶半導体層３３に質量数の小さな不純物を注入することが可能となるとともに、上層の単結晶半導体層３５に質量数の大きな不純物を注入することが可能となり、上層の単結晶半導体層３５を通して下層の単結晶半導体層３３に不純物を注入した場合においても、上層の単結晶半導体層３５のダメージを抑制することができる。
また、レジストを第１マスクに、イオン注入Ｐ１にて単結晶半導体層３３にボロンを選択的に注入することにより、図２のＶDD電位を与えるＶDD配線、およびＰチャンネル電界効果型トランジスタＴ１、Ｔ３のソース／ドレイン層４５ａ、４５ｂを単結晶半導体層３３に形成し、レジストを第２マスクに、イオン注入Ｐ１にて単結晶半導体層３３にリンあるいは砒素を選択的に注入することにより、図２のトランスファーゲートＴ５のソース／ドレイン層４５ａ、４５ｂを単結晶半導体層３３に形成し、更に、イオン注入Ｐ２にてリンまたは砒素を単結晶半導体層３５に注入することにより、図２のＶSS電位を与えるＶSS配線、トランスファーゲートＴ６およびＮチャンネル電界効果型トランジスタＴ２、Ｔ４のソース／ドレイン層４６ａ、４６ｂを単結晶半導体層３５に形成することができる。
これにより、図２のＣＭＯＳインバータＩＶ１、ＩＶ２にてフリップフロップを構成することを可能としつつ、フリップフロップを構成するＰチャンネル電界効果型トランジスタＴ１、Ｔ３およびＮチャンネル電界効果型トランジスタＴ２、Ｔ４を積層することが可能となるとともに、フリップフロップが形成された単結晶半導体層３３、３５にトランスファーゲートＴ５、Ｔ６をそれぞれ形成することができる。このため、ＳＲＡＭを構成する６個のトランジスタセルを同一の２次元平面上にレイアウトすることなく、ＳＲＡＭを実現することができ、ＳＲＡＭの消費電力を削減しつつ、高速動作させることが可能となるとともに、ＳＲＡＭの高密度集積化を図ることができる。
次に、図１８に示すように、フォトリソグラフィー技術およびエッチング技術を用いて絶縁層４１をパターニングすることにより、ソース／ドレイン層４６ａ、４６ｂの表面を露出させる開口部６１を形成する。そして、ＣＶＤなどの方法により、開口部６１内が埋め込まれるようにして、絶縁層４１上に導電層を堆積する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電層をパターニングすることにより、ソース／ドレイン層４６ａ、４６ｂとコンタクトをとるためのコンタクト層４８を絶縁層４１上に形成する。
なお、上述した実施形態では、埋め込み絶縁層３２、３４を形成した後、溝３６〜３８内に埋め込み絶縁層４０を一括して埋め込む方法について説明したが、溝３８を形成する前に、支持体５６が形成された溝３６、３７内に絶縁体を埋め込むようにしてもよい。これにより、支持体５６を絶縁体で補強することが可能となり、溝３６、３７の幅が狭い場合においても、単結晶半導体層３３、３５を半導体基板３１上で安定して支持することができる。
また、上述した実施形態では、単結晶半導体層３３、３５を２層分だけ積層する方法について説明したが、絶縁膜をそれぞれ介して単結晶半導体層を３層以上積層するようにしてもよい。さらに、上述した実施形態では、絶縁層３２、３４を形成する際に、単結晶半導体層３５の表面の熱酸化を防止するために、単結晶半導体層３５上に酸化防止膜５４を形成する方法について説明したが、単結晶半導体層３５上に酸化防止膜５４を形成することなく、絶縁層３２、３４を形成するようにしてもよい。
また、上述した実施形態では、ゲート電極４４ｃとコンタクト層４４ｂとを一括して形成する方法について説明したが、ゲート電極４４ｃとコンタクト層４４ｂとは必ずしも一括して形成する必要はない。例えば、ゲート電極４４ｃを形成した後、ゲート電極４４ｃをマスクとして、ソース／ドレイン層４５ａ、４５ｂ、４６ａ、４６ｂを形成し、その後にコンタクト層４４ｂ、４８を形成するようにしてもよい。
また、上述した実施形態では、ゲート電極４４ｃをマスクとしてソース／ドレイン層４５ａ、４５ｂ、４６ａ、４６ｂを形成する方法について説明したが、ソース／ドレイン層４５ａ、４５ｂ、４６ａ、４６ｂを形成する際に、ゲート電極４４ｃを形成するためのレジストパターンをイオン注入用のマスクとして用いるようにしてもよい。
さらに、ソース／ドレイン層４５ａ、４５ｂ、４６ａ、４６ｂをゲート電極４４ｃに対して自己整合的に形成する場合、ゲート電極４４ｃを形成する前に、単結晶半導体層３５の表面および単結晶半導体層３３、３５の側面のチャネル領域となる部分を露出させる開口部を絶縁層４１に形成し、チャネル領域となる部分を露出させる開口部が形成された絶縁層４１をマスクとしてイオン注入を行うことにより、ソース／ドレイン層４５ａ、４５ｂ、４６ａ、４６ｂをそれぞれ形成するようにしてもよい。そして、ソース／ドレイン層４５ａ、４５ｂ、４６ａ、４６ｂがそれぞれ形成された後、絶縁層４１に形成された開口部にゲート電極４４ｃを埋め込むことにより、ソース／ドレイン層４５ａ、４５ｂ、４６ａ、４６ｂをゲート電極４４ｃに対して自己整合的に配置することができる。
本発明の第１実施形態に係る半導体装置の概略構成を示す斜視図。 図１の半導体装置の回路構成を示す図。 本発明の第２実施形態に係る半導体装置の概略構成を示す斜視図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。 本発明の第３実施形態に係る半導体装置の製造方法を示す図。
符号の説明
Ｒ０〜Ｒ４、Ｒ１２〜Ｒ１４ 不純物拡散層形成領域、Ｒ５〜Ｒ７、Ｒ１６、Ｒ１７ チャネル形成領域、１、１１、３１ 半導体基板、２、４、１２、１４、３２、３４、４１ 絶縁層、３、５、１３、１５、３３、３５、５１、５２ 単結晶半導体層、４５ａ、４５ｂ、４６ａ、４６ｂ ソース／ドレイン層、６ａ〜６ｃ、１６ａ〜１６ｃ、２１、２２ 配線層、２３、２４ 多結晶半導体層、２６ａ、２６ｂ、４３ａ〜４３ｄ ゲート絶縁膜、７ａ〜７ｃ、１７ａ〜１７ｃ、２７、４４ｂ ゲート電極、４４ｂ、４８ コンタクト層、３６、３７、３８ 溝、３９ 酸化膜、４０ 埋め込み絶縁層、４２ａ、４２ｂ、５０、５１、５２、６１ 開口部、４４ａ 導電膜、５３ 犠牲酸化膜、５４ 酸化防止膜、５６ 支持体、５７ａ、５７ｂ 空洞部、Ｃ１ａ〜Ｃ１ｄ、Ｃ２〜Ｃ８、Ｃ１１〜Ｃ１８ コンタクト領域、Ｔ１、Ｔ３ Ｐチャンネル電界効果型トランジスタ、Ｔ２、Ｔ４ Ｎチャンネル電界効果型トランジスタ、Ｔ５、Ｔ６ トランスファーゲート、ＷＬ ワード線、ＢＬ１、ＢＬ２ ビット線、ＩＶ１、ＩＶ２ ＣＭＯＳインバータ

Claims (7)

  1. 絶縁層を介して積層された第１および第２単結晶半導体層と、
    前記第１単結晶半導体層および前記第２単結晶半導体層にそれぞれ形成され、第１ゲート電極が共通に設けられた第１Ｐチャンネル電界効果型トランジスタおよび第１Ｎチャンネル電界効果型トランジスタと、
    前記第１単結晶半導体層および前記第２単結晶半導体層にそれぞれ形成され、第２ゲート電極が共通に設けられた第２Ｐチャンネル電界効果型トランジスタおよび第２Ｎチャンネル電界効果型トランジスタと、
    前記第１Ｐチャンネル電界効果型トランジスタおよび前記第１Ｎチャンネル電界効果型トランジスタのドレインを前記第２ゲート電極に共通に接続する第１配線と、
    前記第２Ｐチャンネル電界効果型トランジスタおよび前記第２Ｎチャンネル電界効果型トランジスタのドレインを前記第１ゲート電極に共通に接続する第２配線とを備えることを特徴とする半導体装置。
  2. 前記第１ゲート電極と前記第２ゲート電極との間に挟み込まれるようにして前記第１および第２半導体層にそれぞれ形成され、第１および第２電位にそれぞれ接続される第１および第２電源配線をさらに備えることを特徴とする請求項１記載の半導体装置。
  3. 前記第１単結晶半導体層および前記第２単結晶半導体層にそれぞれ形成され、第３ゲート電極が共通に設けられた第１および第２トランスファーゲートをさらに備えることを特徴とする請求項１または２記載の半導体装置。
  4. 前記第１単結晶半導体層または前記第２単結晶半導体層上に積層された多結晶半導体層もしくは単結晶半導体層に形成された第１および第２トランスファーゲートをさらに備えることを特徴とする請求項１または２記載の半導体装置。
  5. 第１半導体層よりもエッチングレートが小さな第２半導体層が前記第１半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、
    前記第１半導体層および第２半導体層を貫通して前記半導体基板を露出させる第１溝を形成する工程と、
    前記半導体基板上で前記第２半導体層を支持する支持体を前記第１溝内の前記第１半導体層および第２半導体層の側壁に形成する工程と、
    前記支持体が側壁に形成された前記第１半導体層の少なくとも一部を前記第２半導体層から露出させる第２溝を形成する工程と、
    前記第２溝を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
    前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、
    前記絶縁層を介して積層された第２半導体層の側面を露出させる工程と、
    前記露出された前記第２半導体層の側壁にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して配置された複数のゲート電極を前記第２半導体層の側壁に形成する工程と、
    前記第２半導体層の表面側から第１イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第１ソース／ドレイン層を下層の第２半導体層に形成する工程と、
    前記第２半導体層の表面側から第２イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第２ソース／ドレイン層を上層の第２半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
  6. 前記第１イオン注入にてボロンを前記下層の第２半導体層に注入することにより、第１電位を与える配線と、フリップフロップ回路を構成するＰチャンネル電界効果型トランジスタのソース／ドレイン層を前記下層の第２半導体層に形成し、
    前記第２イオン注入にてリンまたは砒素を前記上層の第２半導体層に注入することにより、第２電位を与える配線と、フリップフロップ回路を構成するＮチャンネル電界効果型トランジスタのソース／ドレイン層を形成することを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記第１イオン注入にてボロンを前記下層の第２半導体層に注入することにより、第１電位を与える配線と、フリップフロップ回路を構成するＰチャンネル電界効果型トランジスタのソース／ドレイン層を前記下層の第２半導体層に形成し、
    前記第２イオン注入にてリンまたは砒素を前記上層の第２半導体層に注入することにより、第２電位を与える配線と、フリップフロップ回路および第１トランスファーゲートをそれぞれ構成するＮチャンネル電界効果型トランジスタのソース／ドレイン層を形成し、
    第３イオン注入にてリンまたは砒素を前記下層の第２半導体層に注入することにより第２トランスファーゲートを構成するＮチャンネル電界効果型トランジスタのソース／ドレイン層を形成することを特徴とする請求項５記載の半導体装置の製造方法。
JP2006040478A 2005-03-09 2006-02-17 半導体装置および半導体装置の製造方法 Expired - Fee Related JP4293193B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006040478A JP4293193B2 (ja) 2005-03-09 2006-02-17 半導体装置および半導体装置の製造方法
US11/372,844 US7425484B2 (en) 2005-03-09 2006-03-09 Method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005064996 2005-03-09
JP2006040478A JP4293193B2 (ja) 2005-03-09 2006-02-17 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006287202A JP2006287202A (ja) 2006-10-19
JP4293193B2 true JP4293193B2 (ja) 2009-07-08

Family

ID=36969933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006040478A Expired - Fee Related JP4293193B2 (ja) 2005-03-09 2006-02-17 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7425484B2 (ja)
JP (1) JP4293193B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702011B1 (ko) * 2005-03-16 2007-03-30 삼성전자주식회사 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들
JP2008160073A (ja) * 2006-11-30 2008-07-10 Seiko Epson Corp 半導体装置の製造方法
US8216902B2 (en) * 2009-08-06 2012-07-10 International Business Machines Corporation Nanomesh SRAM cell
JP2013080897A (ja) * 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法
JP6174370B2 (ja) * 2013-05-15 2017-08-02 猛英 白土 半導体装置
WO2016163045A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Ｓｇｔを有する柱状半導体装置と、その製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236089B1 (en) * 1998-01-07 2001-05-22 Lg Semicon Co., Ltd. CMOSFET and method for fabricating the same
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2002299591A (ja) 2001-03-30 2002-10-11 Toshiba Corp 半導体装置
US7078723B2 (en) * 2004-04-06 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronic device with depth adjustable sill
JP2005354024A (ja) * 2004-05-11 2005-12-22 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
JP2005354023A (ja) * 2004-05-14 2005-12-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US7425484B2 (en) 2008-09-16
JP2006287202A (ja) 2006-10-19
US20060202271A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
KR100713682B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101175342B1 (ko) 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법
KR101496003B1 (ko) 수직 터널링 전계 효과 트랜지스터의 정적 랜덤 액세스 메모리 장치를 위한 구조물 및 방법
US20070257277A1 (en) Semiconductor Device and Method for Manufacturing the Same
US6337230B2 (en) Semiconductor device and manufacturing method thereof
US20080079077A1 (en) Semiconductor Device And Manufacturing Method Thereof
JP4293193B2 (ja) 半導体装置および半導体装置の製造方法
JP4029884B2 (ja) 半導体装置の製造方法
US7902595B2 (en) Power IC device and method of manufacturing same
US7355248B2 (en) Metal oxide semiconductor (MOS) device, metal oxide semiconductor (MOS) memory device, and method of manufacturing the same
US8941186B2 (en) Semiconductor device having vertical type transistor
KR101055138B1 (ko) 반도체 구조체 및 그 제조 방법 및 컴퓨터 판독가능한 기록 매체
JP2006210552A (ja) 半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2009164217A (ja) 半導体装置の製造方法及び半導体装置
JP4696640B2 (ja) 半導体装置の製造方法
JP4894245B2 (ja) 半導体装置の製造方法
JP2007035675A (ja) 半導体装置および半導体装置の製造方法
CN117116857A (zh) 半导体结构的制备方法、以及半导体结构
JP2007042877A (ja) 半導体装置および半導体装置の製造方法
JP2007123689A (ja) 半導体装置および半導体装置の製造方法
JP2007207825A (ja) 半導体装置および半導体装置の製造方法
JP2007042915A (ja) 半導体装置の製造方法
JP2005327796A (ja) 半導体装置および半導体装置の製造方法
JP2009218412A (ja) 半導体装置の製造方法及び半導体装置
JP2006066573A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees