JP2008160073A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008160073A
JP2008160073A JP2007290698A JP2007290698A JP2008160073A JP 2008160073 A JP2008160073 A JP 2008160073A JP 2007290698 A JP2007290698 A JP 2007290698A JP 2007290698 A JP2007290698 A JP 2007290698A JP 2008160073 A JP2008160073 A JP 2008160073A
Authority
JP
Japan
Prior art keywords
substrate
layer
etching
cavity
sige layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007290698A
Other languages
English (en)
Inventor
Juri Kato
樹理 加藤
Shunichiro Omi
俊一郎 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Tokyo Institute of Technology NUC
Original Assignee
Seiko Epson Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Tokyo Institute of Technology NUC filed Critical Seiko Epson Corp
Priority to JP2007290698A priority Critical patent/JP2008160073A/ja
Priority to KR1020070121333A priority patent/KR20080049635A/ko
Priority to CN2007101928883A priority patent/CN101192530B/zh
Priority to TW096145138A priority patent/TW200839865A/zh
Priority to US11/947,365 priority patent/US8017505B2/en
Publication of JP2008160073A publication Critical patent/JP2008160073A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

【課題】SiGe層をエッチングする際に、Si層の増速エッチングを防止できるように
した半導体装置の製造方法を提供する。
【解決手段】Si基板上にSiGe層を形成する工程と、SiGe層上にSi層を形成する工程と、Si層とSiGe層とを部分的にエッチングして、SiGe層の側面を露出させる溝を形成する工程と、溝を介してSiGe層をエッチングすることによって、Si基板とSi層との間に空洞部を形成する工程と、を含み、空洞部を形成する工程では、Si基板に対して例えばフッ硝酸溶液を用いたエッチング処理と、純水を用いた水洗処理とを交互に繰り返し行う。
【選択図】図9

Description

本発明は、半導体装置の製造方法に関し、例えば、SiとSiGeとのエッチング時の選択比を向上させる方法に適用して好適なものである。
従来、SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、非特許文献1には、バルク基板上にSOI層を形成することで、SOIトランジスタを低コストで形成できる方法(即ち、SBSI法)が開示されている。この非特許文献1に開示されたSBSI方法では、Si基板上にSi/SiGe層を成膜し、SiとSiGeとのエッチングレートの違いを利用してSiGe層のみを選択的に除去することにより、Si基板とSi層との間に空洞部を形成する。そして、空洞部内に露出されたSiの熱酸化を行うことにより、Si基板とSi層との間にSiO層を埋め込み、Si基板とSi層との 間にBOX層を形成する。
T.Sakai et al."Separation by BondingSi Islands(SBSI) for LSI Application",Second International SiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
しかしながら、従来のSBSI法では、Si/SiGe/Siからなる積層構造のうちのSiGeのみを選択的にエッチングする際に長時間エッチングを続けると、Si層に対するSiGe層のエッチング選択比が劣化してしまうという不具合があった。このため、SiGe除去時に、Si層のエッチングが意図せず進んでしまい、安定した形状と均一な膜厚からなる大面積のSOI層や、種々の形状からなるSOI層を歩留まり良く形成することができない、という問題があった。
本発明は、このような事情に鑑みてなされたものであって、SiGe層をエッチングする際に、Si層の増速エッチングを防止できるようにした半導体装置の製造方法を提供することを目的のひとつとする。
本発明者は、フッ硝酸によるSiGeの選択エッチングに関して様々な実験を行った。そして、その結果、上記選択エッチングではSiGeがアノード、Siがカソードの役割をし、下記(1)式の電気化学反応によってSiGeが除去される、という選択エッチングのメカニズムを見出した。
Si(Ge)+HNO3+6HF⇒H2Si(Ge)F6+HNO2+H2O+H2…(1)
本発明者は、この(1)式から、フッ硝酸溶液でSiGeを長時間エッチングすると亜硝酸が発生し、この亜硝酸濃度の高まりによって、Si領域がカソードのみならずアノードの役割をし、Siのエッチングが増速される(即ち、エッチング選択比の劣化が始まる)のではないかと考えている。また、本発明者は、SBSI法で形成される空洞部はその底面から天井までの高さが小さく、しかも奥行きがあるため、亜硝酸やエッチング生成物(Si(Ge)フッ化物)の空洞外への拡散が遅くなりがちであり、これが理由で、空洞部内ではHF濃度が下がり、亜硝酸濃度やエッチング生成物濃度が高くなり易いのではないかと考えている。なお、本発明者が行った実験では、フッ硝酸溶液の中でSiGe層を長時間連続してエッチングすると、エッチング開始から2〜3分を超えた辺りからSiGeとSiのエッチング選択比が急激に劣化した。本発明は、このような知見に基づくものである。
本発明の半導体装置の製造方法のひとつは、基板上にSiGe層を形成する工程と、前記SiGe層上にSi層を形成する工程と、前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、前記空洞部を形成する工程では、前記基板に新液からなるフッ硝酸溶液を供給し前記SiGe層をエッチングすることによって前記空洞部の一部を形成し、続いて、形成途中の前記空洞部内からフッ硝酸溶液を一旦除去し、その後、フッ硝酸溶液が取り除かれた前記空洞部内に新液からなるフッ硝酸溶液を再び供給して前記SiGe層をエッチングする、ことを特徴とするものである。
ここで、「新液からなるフッ硝酸溶液」とは、亜硝酸発生前の(または、亜硝酸濃度の極めて低い)フッ硝酸溶液のことであり、例えば、SiGe層のエッチング処理に一度も使用していない未使用液が該当する。また、SiGe層のエッチング処理に1回または複数回使用した液であっても、Si層に対するエッチングレートが上記未使用液と同程度に低い溶液(即ち、劣化の進んでいない溶液)であれば、これも「新液からなるフッ硝酸溶液」に該当する。
この半導体装置の製造方法によれば、形成途中の空洞部内で亜硝酸濃度が高まる前に、この空洞部内に新液からなるフッ硝酸溶液を供給することができるので、空洞部内で亜硝酸やエッチング生成物を常に一定濃度以下に抑えることができる。従って、空洞部に面したSi層の増速エッチングを防止することができる。
また、本発明の半導体装置の製造方法のひとつは、基板上にSiGe層を形成する工程と、前記SiGe層上にSi層を形成する工程と、前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、前記空洞部を形成する工程では、前記基板を回転させながら、ノズルから前記基板に向けて新液からなるフッ硝酸溶液を間欠的に供給することによって、前記SiGe層をエッチングすることを特徴とするものである。
この半導体装置の製造方法によれば、形成途中の空洞部内で亜硝酸濃度が高まる前に、空洞部内からフッ硝酸溶液を一旦除去することができ、その後、この空洞部内に新液からなるフッ硝酸溶液を再び供給してSiGe層をエッチングすることができる。従って、空洞部内で亜硝酸やエッチング生成物を常に一定濃度以下に抑えることができるので、空洞部に面したSi層の増速エッチングを防止することができる。
また、本発明の半導体装置の製造方法のひとつは、前記ノズルから前記基板に向けて新液からなるフッ硝酸溶液と純水とを交互に供給することによって、当該フッ硝酸溶液の間欠的供給を行うことを特徴とするものである。このような構成であれば、空洞部内に残留しているフッ硝酸溶液は純水の表面張力によって空洞部外へ引っ張られるので、空洞部内からのフッ硝酸溶液の除去が容易となる。
また、本発明の半導体装置の製造方法のひとつは、基板上にSiGe層を形成する工程と、前記SiGe層上にSi層を形成する工程と、前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、前記空洞部を形成する工程では、エッチング処理槽に貯えられた新液からなるフッ硝酸溶液に前記基板を繰り返し入れたり出したりすることによって前記SiGe層をエッチングすることを特徴とするものである。
この半導体装置の製造方法によれば、エッチング槽内に基板を入れることによって空洞部内に新液からなるフッ硝酸溶液が供給され、エッチング槽内から基板を出すことによって空洞部内からフッ硝酸溶液が取り除かれる。従って、形成途中の空洞部内で亜硝酸濃度が高まる前に、空洞部内に新液からなるフッ硝酸溶液を供給することができ、空洞部内で亜硝酸やエッチング生成物を常に一定濃度以下に抑えることができる。これにより、空洞部に面したSi層の増速エッチングを防止することができる。
また、本発明の半導体装置の製造方法のひとつは、純水を貯えた水洗処理槽が用意されており、前記空洞部を形成する工程では、前記エッチング処理層に貯えられた新液からなるフッ硝酸溶液に前記基板を入れるエッチング処理と、前記水洗処理槽に貯えられた純水に前記基板を入れる水洗処理と、を交互に繰り返すことを特徴とするものである。このような構成であれば、空洞部内に残留しているフッ硝酸溶液は純水の表面張力によって空洞部外へ引っ張られるので、空洞部内からのフッ硝酸溶液の除去が容易となる。
また、本発明の半導体装置の製造方法のひとつは、前記エッチング処理槽が複数用意されており、前記空洞部を形成する工程では、各々の前記エッチング処理槽にそれぞれ貯えられた新液からなるフッ硝酸溶液に前記基板を順次入れて出すことを特徴とするものである。
また、本発明の半導体装置の製造方法のひとつは、前記水洗処理槽が複数用意されており、前記空洞部を形成する工程では、各々の前記水洗処理槽にそれぞれ貯えられた純水に前記基板を順次入れて出すことを特徴とするものである。
また、本発明の半導体装置の製造方法のひとつは、前記新液からなるフッ硝酸溶液には、HFに対してHNO3およびH2Oが、各々、容量比で50倍以上含まれていることを特徴とするものである。
また、本発明の半導体装置の製造方法のひとつは、前記新液からなるフッ硝酸溶液には、酢酸が含まれていることを特徴とするものである。これにより、フッ硝酸溶液を用いたSiGe層のエッチング時に亜硝酸の発生を抑制することができ、Siに対してより良好なエッチング選択比を得ることができる。
なお、本発明に係る半導体装置の製造方法によれば、SiGe層を長時間エッチングした場合でもSi層に対するSiGe層のエッチング選択比が劣化しない、ということが実験により確かめられている。
また、本発明の半導体装置の製造方法のひとつは、前記空洞部内に酸化膜を形成する工程と、前記酸化膜の形成後に、前記溝を埋め込むように前記基板上に絶縁膜を形成する工程と、前記溝内における前記絶縁膜の上面が前記Si層の上面と同じ高さとなるように、前記絶縁膜を平坦化する工程と、を更に含むことを特徴とするものである。このような方法により、基板上にSOI構造を形成することができる。
以下、本発明の実施の形態を図面を参照して説明する。
(1)第1実施形態
図1〜図7は、本発明の実施の形態に係る半導体装置の製造方法を示す図であり、図1(A)〜図7(A)は平面図、図1(B)〜図7(B)は図1(A)〜図7(A)をA1−A´1〜A7−A´7線でそれぞれ切断したときの断面図である。また、図4(C)〜図6(C)は図4(A)〜図6(A)をB4−B´4〜B6−B´6線でそれぞれ切断したときの断面図である。
この実施の形態では、本発明をSBSI法に適用した場合を例に挙げて説明する。SBSI法にてSOI構造を形成する場合、Si基板1上にSi/SiGe層を成膜し、SiとSiGeとのエッチングレートの違いを利用してSiGe層のみを選択的に除去することにより、Si基板1とSi層との間に空洞部を形成する。そして、空洞部内に露出されたSiの熱酸化を行うことにより、Si基板1とSi層との間にSiO2層を埋め込み、Si基板1とSi層との間にBOX層を形成する。このようなSBSI法について、まず始めに説明しておく。
即ち、図1(A)及び(B)において、LOCOS法を用いて、バルクのシリコン(Si)基板1に図示しない素子分離層を形成する。次に、Si基板1上に図示しないシリコンバッファ(Si−buffer)層を形成し、その上にシリコンゲルマニウム(SiGe)層11を形成し、その上にシリコン(Si)層13を形成する。これらSi−buffer層、SiGe層11、Si層13は、例えばエピタキシャル成長法で連続して単結晶半導体層を形成する。SiGe層の膜厚は、5〜100nm程度である。
次に、図2(A)及び(B)に示すように、フォトリソグラフィー技術及びエッチング技術を用いて、Si層13、SiGe層11及びSi−buffer層(図示せず)を部分的にエッチングする。これにより、素子分離領域(即ち、SOI構造を形成しない領域)と平面視で重なる領域に、Si層13、SiGe層11及びSi−buffer層を貫いてSi基板1を底面とする支持体穴h1を形成する。なお、支持体穴h1を形成するエッチング工程では、Si基板1の表面でエッチングを止めるようにしてもよいし、Si基板1をオーバーエッチングして凹部を形成するようにしてもよい。
次に、図3(A)及び(B)に示すように、支持体穴h1を埋め込むようにしてSi基板1上の全面に支持体膜21を形成する。支持体膜21は例えばシリコン酸化(SiO2)膜であり、その形成は例えばCVDで行う。次に、図4(A)〜(C)に示すように、フォトリソグラフィー技術及びエッチング技術を用いて支持体膜21、Si層13、SiGe層11及びSi−buffer層(図示せず)を順次、部分的にエッチングして、支持体膜21から支持体22を形成すると共に、Si基板1の表面を露出させる溝h2を形成する。なお、溝h2を形成するエッチング工程では、Si基板1の表面でエッチングを止めるようにしてもよいし、Si基板1をオーバーエッチングして凹部を形成するようにしてもよい。
次に、図4(A)〜(C)において、溝h2を介してフッ硝酸溶液をSi層13及びSiGe層11のそれぞれの側面に接触させて、SiGe層11を選択的にエッチングして除去する。これにより、図5(A)〜(C)に示すように、Si層13とSi基板1との間に空洞部25を形成する。ここで、フッ硝酸溶液を用いたウェットエッチングでは、Siと比べてSiGeのエッチングレートが大きい(即ち、Siに対するエッチングの選択比が400〜1000倍と大きい)ので、Si層13を残しつつSiGe層11だけをエッチングして除去することが可能である。空洞部25の形成後、Si層13はその上面と側面とが支持体22によって支えられることとなる。
次に、図6(A)〜(C)に示すように、Si基板1を熱酸化して、空洞部内にSiO2膜31を形成する。そして、SiO2膜31を形成した後は、CVDなどの方法により、Si基板1全面に絶縁膜を成膜して支持体穴h1や、フッ硝酸導入用の溝h2を埋め込む。絶縁膜は、例えばSiO2膜やシリコン窒化(Si34)膜である。なお、空洞部がSiO2膜31で完全に埋め込まれていない場合には、この絶縁膜の形成によって空洞部の埋め込みが補完される。次に、Si基板1の全面を覆う絶縁膜を例えばCMPにより平坦化し、さらに、必要な場合は絶縁膜をウェットエッチングする。これにより、図7(A)及び(B)に示すように、Si層13上から絶縁膜33が完全に取り除かれると共に、溝内に形成された絶縁膜33の上面がSi層13の上面と同じ高さとなり、SOI構造が完成する。
以上はSBSI法についての説明であるが、本発明では、SiGe層11をウェットエッチングして空洞部25を形成する際のエッチング方法を工夫することによって、空洞部25内での亜硝酸濃度の増加を抑制することができ、Si層13の増速エッチングを防止することが可能である。ここで、薬液を用いたウェットエッチングは、回転している基板の表面に薬液を噴きつける方式(即ち、スピン式)と、槽内に貯められた薬液に基板を浸ける方式(即ち、ディップ式)とに大別されるが、本発明においてもスピン式とディップ式とでその具体的手順が異なる。そこで、この実施の形態では、スピン式でのウェットエッチング方法を第1実施形態で説明し、ディップ式でのウェットエッチング方法を第2実施形態で説明する。
図8(A)および(B)は、SiGe層11の選択エッチングの手順(スピン式)を示す図である。スピン式でのウェットエッチング方法としては、例えば図8(A)に示す方法や、図8(B)に示す方法が挙げられる。
即ち、図8(A)では、そのステップa1で、スピン式ウェットエッチング装置の処理室内にSi基板1を配置する。そして、Si基板1を回転させながら、ウェットエッチング装置のノズルからSi基板1へ新液からなるフッ硝酸溶液を噴きつける。ここで、Si基板1は回転しているので、Si基板1に噴きつけられたフッ硝酸溶液には遠心力がはたらいて基板表面に広がる。そして、溝h2に面したSiGe層11をエッチングして空洞部25の一部を形成する。このステップa1の所要時間は例えば数十秒である。
次に、ステップa2で、Si基板1を回転させたまま、ノズルからSi基板1へのフッ硝酸溶液の噴きつけを一旦止める。これにより、空洞部内25に入り込んでいるフッ硝酸溶液には空洞部25の外側へ向かう遠心力がはたらき、空洞部25内からフッ硝酸溶液が取り除かれる。
次に、ステップa3では、Si基板1を回転させながら、ノズルからSi基板1へ新液からなるフッ硝酸溶液を再び噴きつける。ステップa1と同様に、Si基板1に噴きつけられたフッ硝酸溶液は遠心力によって基板表面に広がり、空洞部25内に入りこんでSiGe層11をエッチングする。このステップa3の所要時間は例えば数十秒である。
次に、ステップa4では、Si基板1を回転させながら、ノズルからSi基板1へ純水を噴きつけてSi基板1の表裏面を水洗し、フッ硝酸溶液の残留成分を取り除く。その後、ステップa5では、ウェットエッチング装置の処理室内でSi基板1を高速回転させて、Si基板1から水分を脱離させ、乾燥させる。
このような方法であれば、形成途中の空洞部25内で亜硝酸濃度が高まる前に、空洞部25内からフッ硝酸溶液を一旦除去することができ、その後、この空洞部25内に新液からなるフッ硝酸溶液を再び供給してSiGe層11をエッチングすることができる。従って、空洞部25内のフッ硝酸溶液の組成を常に一定範囲に維持することができ、空洞部25内で亜硝酸やエッチング生成物を一定濃度以下に抑えることができる。これにより、空洞部25に面したSi層13の増速エッチングを防止することができる。
なお、図8(A)では、その破線矢印で示すように、ステップa4からステップa1へ戻って、ステップa1〜a4を任意の回数だけ繰り返すようにしても良い。これにより、Si層13の増速エッチングを抑えつつ、SiGe層11のエッチング時間を延ばすことができるので、大面積のSOI層を歩留まり良く形成することができる。
次に、図8(B)に示す方法について説明する。図8(B)のステップb1では、まず始めに、スピン式ウェットエッチング装置の処理室内にSi基板1を配置する。次に、Si基板1を回転させながら、ウェットエッチング装置のノズルからSi基板1へ新液からなるフッ硝酸溶液を噴きつける。Si基板1に噴きつけられたフッ硝酸溶液には遠心力がはたらいて基板表面に広がり、空洞部25内に入りこんでSiGe層11をエッチングする。このステップb1の所要時間は例えば数十秒が好ましい。
次に、ステップb2では、ノズルからSi基板1へのフッ硝酸溶液の噴きつけを一旦止める。そして、Si基板1を回転させたまま、ノズルからSi基板1に純水を噴きつける。これにより、空洞部内25に入り込んでいるフッ硝酸溶液には空洞部25の外側へ向かう遠心力がはたらく。また、Si基板1に噴きつけられた純水にも遠心力がはたらいて基板表面に広がり、空洞部25の入り口近傍に到達する。その結果、空洞部25内のフッ硝酸溶液は、当該溶液にはたらく遠心力と、純水の表面張力とによって空洞部25の外側へ引っ張り出されて取り除かれる。
次に、ステップb3では、Si基板1を回転させながら、ノズルからSi基板1へ新液からなるフッ硝酸溶液を再び噴きつける。ステップb1と同様に、Si基板1に噴きつけられたフッ硝酸溶液は遠心力によって基板表面に広がり、空洞部25内に入りこんでSiGe層11をエッチングする。このステップb3の所要時間は例えば数十秒である。次に、ステップb4では、ステップb2と同様の水洗処理を行い、Si基板1の表裏面および空洞部25内からフッ硝酸溶液を取り除く。その後、ステップb5では、ウェットエッチング装置の処理室内でSi基板1を高速回転させて、Si基板1から水分を脱離させ、乾燥させる。
このような方法であっても、図8(A)と同様に、形成途中の空洞部25内で亜硝酸濃度が高まる前に、空洞部25内からフッ硝酸溶液を一旦除去することができ、その後、この空洞部25内に新液からなるフッ硝酸溶液を再び供給してSiGe層11をエッチングすることができるので、空洞部25内で亜硝酸やエッチング生成物を一定濃度以下に抑えることができる。従って、空洞部25に面したSi層13の増速エッチングを防止することができる。また、図8(A)と異なり、フッ硝酸溶液によるSiGe層11のエッチング直後に必ず水洗処理を行っているので、空洞部25内に残留しているフッ硝酸溶液を純水の表面張力によって空洞部25外へ引っ張ることができる。それゆえ、空洞部25内に残留しているフッ硝酸溶液の除去が容易である。
なお、図8(B)においても、その破線矢印で示すように、ステップb4からステップb1へ戻って、ステップb1〜b4を任意の回数だけ繰り返すようにして良い。これにより、Si層13の増速エッチングを抑えつつ、SiGe層11のエッチング時間を延ばすことができるので、大面積のSOI層を歩留まり良く形成することができる。
(2)第2実施形態
図9(A)〜(C)は、SiGe層11の選択エッチングの手順(ディップ式)を示す図である。ここでは、ディップ式でのウェットエッチング方法の一例として、(A)〜(C)の3つの方法をそれぞれ説明する。
即ち、図9(A)に示すウェットエッチング装置は、エッチング槽51と、水洗槽52と、乾燥機53とを備えている。エッチング槽51にはフッ硝酸溶液が、水洗槽52には純水がそれぞれ貯められている。また、図示しないが、エッチング槽51には、フッ硝酸溶液を循環させる循環ラインが設けられており、この循環ラインには不純物や異物をろ過するためのフィルタが設けられている。
図9(A)では、エッチング槽51に貯えられたフッ硝酸溶液にSi基板1を浸けて、SiGe層11のウェットエッチングを行う。次に、例えば1分経過した後で、Si基板1をエッチング槽51から取り出す。そして、水洗槽52に貯えられた純水にSi基板1を浸けて水洗処理を行う。次に、Si基板1を水洗槽52から取り出す。続いて、エッチング槽51内のフッ硝酸溶液にSi基板1を再び浸けて、SiGe層11のウェットエッチングを再開する。そして、例えば1分経過した後で、Si基板1をエッチング槽51から取り出し、水洗槽52内の純水にSi基板1を再び浸けて水洗処理を行う。このようにエッチング処理と水洗処理とを複数回繰り返した後で、Si基板1を水洗槽52から乾燥機53に移して、Si基板1を乾燥させる。
一方、図9(B)に示すウェットエッチング装置は、第1、第2および第3のエッチング槽61、62、63と、水洗槽64と、乾燥機65とを備えている。エッチング槽61、62、63にはフッ硝酸溶液がそれぞれ貯められており、水洗槽64には純水が貯められている。また、図示しないが、エッチング槽61、62、63には、フッ硝酸溶液を循環させる循環ラインが設けられており、この循環ラインには不純物や異物をろ過するためのフィルタが設けられている。
図9(B)では、まず始めに、エッチング槽61に貯えられたフッ硝酸溶液にSi基板1を浸けて、SiGe層11のウェットエッチングを行う。次に、例えば1分経過した後で、Si基板1をエッチング槽61から取り出す。続いて、エッチング槽62に貯えられたフッ硝酸溶液にSi基板1を浸けて、SiGe層11のウェットエッチングを再開する。そして、例えば1分経過した後で、Si基板1をエッチング槽62から取り出す。さらに、エッチング槽63に貯えられたフッ硝酸溶液にSi基板1を浸けて、SiGe層11のウェットエッチングを再々開する。そして、例えば1分経過した後で、Si基板1をエッチング槽63から取り出す。その後、水洗槽64に貯えられた純水にSi基板1を浸けて水洗処理を行い、水洗処理後のSi基板1を乾燥機65に移して乾燥させる。
また、図9(C)に示すウェットエッチング装置は、第1、第2および第3のエッチング槽71、73、75と、第1、第2および第3の水洗槽72、74、76と、乾燥機77とを備えている。エッチング槽71、73、75にはフッ硝酸溶液がそれぞれ貯められており、水洗槽72、74、76には純水がそれぞれ貯められている。また、図示しないが、エッチング槽71、73、75には、フッ硝酸溶液を循環させる循環ラインが設けられており、この循環ラインには不純物や異物をろ過するためのフィルタが設けられている。
図9(C)では、まず始めに、エッチング槽71に貯えられたフッ硝酸溶液にSi基板1を浸けて、SiGe層11のウェットエッチングを行う。次に、例えば1分経過した後で、Si基板1をエッチング槽71から取り出し、取り出したSi基板1を水洗槽72に貯えられた純水に浸けて水洗処理を行う。続いて、エッチング槽73内のフッ硝酸溶液にSi基板1を浸けて、SiGe層11のウェットエッチングを行う。次に、例えば1分経過した後で、Si基板1をエッチング槽73から取り出し、水洗槽74内の純水にSi基板1を浸けて水洗処理を行う。また、これ以降もエッチング槽75でエッチング処理を、水洗槽76で水洗処理をそれぞれ行うが、エッチング槽75でのエッチング処理は上記エッチング槽71、73での処理と同じであり、水洗槽76での水洗処理は上記水洗槽72、74での処理と同じである。水洗槽76での水洗処理が終了した後は、Si基板1を乾燥機77に移して乾燥させる。
このように、図9(A)〜(C)に示すエッチング方法によれば、エッチング槽内にSi基板1を入れることによって空洞部25内にフッ硝酸溶液が供給され、エッチング槽内からSi基板1を出すことによって空洞部25内からフッ硝酸溶液が取り除かれる。従って、形成途中の空洞部25内で亜硝酸濃度が高まる前に、空洞部25内に新液からなるフッ硝酸溶液を供給することができ、空洞部25内で亜硝酸やエッチング生成物を常に一定濃度以下に抑えることができる。これにより、空洞部25に面したSi層13の増速エッチングを防止することができる。
また、図9(A)および(C)に示すエッチング方法では、エッチング槽内からSi基板1を取り出した直後に必ず水洗処理を行っているので、空洞部25内に残留しているフッ硝酸溶液を純水の表面張力によって空洞部25外へ引っ張ることができる。それゆえ、空洞部25内に残留しているフッ硝酸溶液の除去が容易である。
なお、図9(B)では、その破線矢印で示すように、エッチング槽63から取り出したSi基板1を、エッチング槽61に戻して再びSiGe層11のエッチング処理を行うようにしても良い。また、図9(C)でも、その破線矢印で示すように、エッチング槽76から取り出したSi基板1を、エッチング槽71に戻して再びSiGe層11のエッチング処理を行うようにしても良い。これにより、Si層13の増速エッチングを抑えつつ、SiGe層11のエッチング時間を延ばすことができるので、大面積のSOI層を歩留まり良く形成することができる。
また、上記の第1、第2実施形態で使用するフッ硝酸溶液は、HFに対してHNO3およびH2Oを、各々、容量比で50倍以上含むことが好ましい。さらに、このフッ硝酸溶液には酢酸が含まれていることが好ましい。このような構成であれば、フッ硝酸溶液を用いたSiGe層13のエッチング時に亜硝酸の発生を抑制することができるので、Siに対してより良好なエッチング選択比を得ることができる。
また、本発明の半導体装置の製造方法は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
実施の形態に係る半導体装置の製造方法を示す図(その1)。 実施の形態に係る半導体装置の製造方法を示す図(その2)。 実施の形態に係る半導体装置の製造方法を示す図(その3)。 実施の形態に係る半導体装置の製造方法を示す図(その4)。 実施の形態に係る半導体装置の製造方法を示す図(その5)。 実施の形態に係る半導体装置の製造方法を示す図(その6)。 実施の形態に係る半導体装置の製造方法を示す図(その7)。 SiGe層11の選択エッチングの手順(スピン式)を示す図。 SiGe層11の選択エッチングの手順(ディップ式)を示す図。
符号の説明
1 Si基板、11 SiGe層、13 Si層、21 支持体膜、22 支持体、25 空洞部、31 SiO2膜、33 絶縁膜、51、61、62、63、71、73、75 エッチング槽、52、64、72、74、76 水洗槽、53、65、77 乾燥機、h1 支持体穴、h2 溝

Claims (10)

  1. 基板上にSiGe層を形成する工程と、
    前記SiGe層上にSi層を形成する工程と、
    前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、
    前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、
    前記空洞部を形成する工程では、
    前記基板に新液からなるフッ硝酸溶液を供給し前記SiGe層をエッチングすることによって前記空洞部の一部を形成し、続いて、形成途中の前記空洞部内からフッ硝酸溶液を一旦除去し、その後、フッ硝酸溶液が取り除かれた前記空洞部内に新液からなるフッ硝酸溶液を再び供給して前記SiGe層をエッチングする、ことを特徴とする半導体装置の製造方法。
  2. 基板上にSiGe層を形成する工程と、
    前記SiGe層上にSi層を形成する工程と、
    前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、
    前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、
    前記空洞部を形成する工程では、
    前記基板を回転させながら、ノズルから前記基板に向けて新液からなるフッ硝酸溶液を間欠的に供給することによって、前記SiGe層をエッチングすることを特徴とする半導体装置の製造方法。
  3. 前記ノズルから前記基板に向けて新液からなるフッ硝酸溶液と純水とを交互に供給することによって、当該フッ硝酸溶液の間欠的供給を行うことを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 基板上にSiGe層を形成する工程と、
    前記SiGe層上にSi層を形成する工程と、
    前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、
    前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、
    前記空洞部を形成する工程では、
    エッチング処理槽に貯えられた新液からなるフッ硝酸溶液に前記基板を繰り返し入れたり出したりすることによって前記SiGe層をエッチングすることを特徴とする半導体装置の製造方法。
  5. 純水を貯えた水洗処理槽が用意されており、
    前記空洞部を形成する工程では、
    前記エッチング処理層に貯えられた新液からなるフッ硝酸溶液に前記基板を入れるエッチング処理と、前記水洗処理槽に貯えられた純水に前記基板を入れる水洗処理と、を交互に繰り返すことを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記エッチング処理槽が複数用意されており、
    前記空洞部を形成する工程では、
    各々の前記エッチング処理槽にそれぞれ貯えられた新液からなるフッ硝酸溶液に前記基板を順次入れて出すことを特徴とする請求項4または請求項5に記載の半導体装置の製造方法。
  7. 前記水洗処理槽が複数用意されており、
    前記空洞部を形成する工程では、
    各々の前記水洗処理槽にそれぞれ貯えられた純水に前記基板を順次入れて出すことを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記新液からなるフッ硝酸溶液には、HFに対してHNO3およびH2Oが、各々、容量比で50倍以上含まれていることを特徴とする請求項1から請求項7の何れか一項に記載の半導体装置の製造方法。
  9. 前記新液からなるフッ硝酸溶液には、酢酸が含まれていることを特徴とする請求項1から請求項8の何れか一項に記載の半導体装置の製造方法。
  10. 前記空洞部内に酸化膜を形成する工程と、
    前記酸化膜の形成後に、前記溝を埋め込むように前記基板上に絶縁膜を形成する工程と、
    前記溝内における前記絶縁膜の上面が前記Si層の上面と同じ高さとなるように、前記絶縁膜を平坦化する工程と、を更に含むことを特徴とする請求項1に記載の半導体装置の製造方法。
JP2007290698A 2006-11-30 2007-11-08 半導体装置の製造方法 Pending JP2008160073A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007290698A JP2008160073A (ja) 2006-11-30 2007-11-08 半導体装置の製造方法
KR1020070121333A KR20080049635A (ko) 2006-11-30 2007-11-27 반도체 장치의 제조 방법
CN2007101928883A CN101192530B (zh) 2006-11-30 2007-11-28 半导体装置的制造方法
TW096145138A TW200839865A (en) 2006-11-30 2007-11-28 Method for manufacturing a semiconductor device
US11/947,365 US8017505B2 (en) 2006-11-30 2007-11-29 Method for manufacturing a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006324334 2006-11-30
JP2007290698A JP2008160073A (ja) 2006-11-30 2007-11-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008160073A true JP2008160073A (ja) 2008-07-10

Family

ID=39487430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007290698A Pending JP2008160073A (ja) 2006-11-30 2007-11-08 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP2008160073A (ja)
KR (1) KR20080049635A (ja)
CN (1) CN101192530B (ja)
TW (1) TW200839865A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142065A (ja) * 2014-01-30 2015-08-03 京セラ株式会社 エッチング方法
KR20210082371A (ko) 2019-12-25 2021-07-05 도오꾜오까고오교 가부시끼가이샤 에칭액, 및 반도체 소자의 제조 방법
JP2021121002A (ja) * 2020-01-31 2021-08-19 三菱製紙株式会社 熱可塑性ポリイミド樹脂とポリイミド樹脂の積層体のエッチング方法
US11518937B2 (en) 2019-12-25 2022-12-06 Tokyo Ohka Kogyo Co., Ltd. Etching solution and method for manufacturing semiconductor element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308381A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000068241A (ja) * 1998-08-21 2000-03-03 Dainippon Screen Mfg Co Ltd 基板処理方法
JP2006253182A (ja) * 2005-03-08 2006-09-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006278853A (ja) * 2005-03-30 2006-10-12 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006287202A (ja) * 2005-03-09 2006-10-19 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007227600A (ja) * 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置の製造方法、フォトマスク及び半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909482A (en) * 1997-09-08 1999-06-01 Ultratec, Inc. Relay for personal interpreter
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308381A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000068241A (ja) * 1998-08-21 2000-03-03 Dainippon Screen Mfg Co Ltd 基板処理方法
JP2006253182A (ja) * 2005-03-08 2006-09-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006287202A (ja) * 2005-03-09 2006-10-19 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006278853A (ja) * 2005-03-30 2006-10-12 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007227600A (ja) * 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置の製造方法、フォトマスク及び半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142065A (ja) * 2014-01-30 2015-08-03 京セラ株式会社 エッチング方法
KR20210082371A (ko) 2019-12-25 2021-07-05 도오꾜오까고오교 가부시끼가이샤 에칭액, 및 반도체 소자의 제조 방법
US11518937B2 (en) 2019-12-25 2022-12-06 Tokyo Ohka Kogyo Co., Ltd. Etching solution and method for manufacturing semiconductor element
JP2021121002A (ja) * 2020-01-31 2021-08-19 三菱製紙株式会社 熱可塑性ポリイミド樹脂とポリイミド樹脂の積層体のエッチング方法
JP7377115B2 (ja) 2020-01-31 2023-11-09 三菱製紙株式会社 熱可塑性ポリイミド樹脂とポリイミド樹脂の積層体のエッチング方法

Also Published As

Publication number Publication date
KR20080049635A (ko) 2008-06-04
CN101192530B (zh) 2011-03-30
TW200839865A (en) 2008-10-01
CN101192530A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
US20060148197A1 (en) Method for forming shallow trench isolation with rounded corners by using a clean process
US7344999B2 (en) Method for cleaning substrate having exposed silicon and silicon germanium layers and related method for fabricating semiconductor device
JP5037241B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2004103946A (ja) 基板及びその製造方法
JP2008160073A (ja) 半導体装置の製造方法
US7622359B2 (en) Method for manufacturing semiconductor device
US6214699B1 (en) Method for forming an isolation structure in a substrate
US20090085169A1 (en) Method of achieving atomically smooth sidewalls in deep trenches, and high aspect ratio silicon structure containing atomically smooth sidewalls
US7666795B2 (en) Method for manufacturing semiconductor device
US8017505B2 (en) Method for manufacturing a semiconductor device
JP2006066726A (ja) 半導体装置の製造方法及び半導体基板
CN107611010A (zh) 一种晶圆清洗方法
KR20050100731A (ko) 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
JP2007035908A (ja) 半導体基板の製造方法及び、半導体装置の製造方法
JPH0945674A (ja) 蝕刻液及びこれを利用した半導体装置の蝕刻方法
TW453904B (en) Method for cleaning semiconductor wafer surface
KR100634400B1 (ko) 리세스 채널 영역을 갖는 반도체 기판의 세정 방법
CN102468130A (zh) 湿法化学清洗方法
KR100713345B1 (ko) 반도체 소자의 샐로우 트렌치 분리 구조 제조방법
US11309179B2 (en) Method for processing product layer
JP2009164216A (ja) 半導体装置の製造方法
JP2004103602A (ja) 基板及びその製造方法
JP3320379B2 (ja) 貼り合わせ基板の作製方法
JP2004200267A (ja) 半導体装置の製造方法
JP2023506630A (ja) 薄い表面層の厚さの均一性を改善するための、薄い表面層を備える基板をエッチングする方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806