JP2008160073A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008160073A JP2008160073A JP2007290698A JP2007290698A JP2008160073A JP 2008160073 A JP2008160073 A JP 2008160073A JP 2007290698 A JP2007290698 A JP 2007290698A JP 2007290698 A JP2007290698 A JP 2007290698A JP 2008160073 A JP2008160073 A JP 2008160073A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- etching
- cavity
- sige layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
- Element Separation (AREA)
Abstract
した半導体装置の製造方法を提供する。
【解決手段】Si基板上にSiGe層を形成する工程と、SiGe層上にSi層を形成する工程と、Si層とSiGe層とを部分的にエッチングして、SiGe層の側面を露出させる溝を形成する工程と、溝を介してSiGe層をエッチングすることによって、Si基板とSi層との間に空洞部を形成する工程と、を含み、空洞部を形成する工程では、Si基板に対して例えばフッ硝酸溶液を用いたエッチング処理と、純水を用いた水洗処理とを交互に繰り返し行う。
【選択図】図9
Description
T.Sakai et al."Separation by BondingSi Islands(SBSI) for LSI Application",Second International SiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
本発明は、このような事情に鑑みてなされたものであって、SiGe層をエッチングする際に、Si層の増速エッチングを防止できるようにした半導体装置の製造方法を提供することを目的のひとつとする。
この半導体装置の製造方法によれば、形成途中の空洞部内で亜硝酸濃度が高まる前に、この空洞部内に新液からなるフッ硝酸溶液を供給することができるので、空洞部内で亜硝酸やエッチング生成物を常に一定濃度以下に抑えることができる。従って、空洞部に面したSi層の増速エッチングを防止することができる。
また、本発明の半導体装置の製造方法のひとつは、前記水洗処理槽が複数用意されており、前記空洞部を形成する工程では、各々の前記水洗処理槽にそれぞれ貯えられた純水に前記基板を順次入れて出すことを特徴とするものである。
また、本発明の半導体装置の製造方法のひとつは、前記新液からなるフッ硝酸溶液には、HFに対してHNO3およびH2Oが、各々、容量比で50倍以上含まれていることを特徴とするものである。
なお、本発明に係る半導体装置の製造方法によれば、SiGe層を長時間エッチングした場合でもSi層に対するSiGe層のエッチング選択比が劣化しない、ということが実験により確かめられている。
また、本発明の半導体装置の製造方法のひとつは、前記空洞部内に酸化膜を形成する工程と、前記酸化膜の形成後に、前記溝を埋め込むように前記基板上に絶縁膜を形成する工程と、前記溝内における前記絶縁膜の上面が前記Si層の上面と同じ高さとなるように、前記絶縁膜を平坦化する工程と、を更に含むことを特徴とするものである。このような方法により、基板上にSOI構造を形成することができる。
(1)第1実施形態
図1〜図7は、本発明の実施の形態に係る半導体装置の製造方法を示す図であり、図1(A)〜図7(A)は平面図、図1(B)〜図7(B)は図1(A)〜図7(A)をA1−A´1〜A7−A´7線でそれぞれ切断したときの断面図である。また、図4(C)〜図6(C)は図4(A)〜図6(A)をB4−B´4〜B6−B´6線でそれぞれ切断したときの断面図である。
即ち、図8(A)では、そのステップa1で、スピン式ウェットエッチング装置の処理室内にSi基板1を配置する。そして、Si基板1を回転させながら、ウェットエッチング装置のノズルからSi基板1へ新液からなるフッ硝酸溶液を噴きつける。ここで、Si基板1は回転しているので、Si基板1に噴きつけられたフッ硝酸溶液には遠心力がはたらいて基板表面に広がる。そして、溝h2に面したSiGe層11をエッチングして空洞部25の一部を形成する。このステップa1の所要時間は例えば数十秒である。
次に、ステップa3では、Si基板1を回転させながら、ノズルからSi基板1へ新液からなるフッ硝酸溶液を再び噴きつける。ステップa1と同様に、Si基板1に噴きつけられたフッ硝酸溶液は遠心力によって基板表面に広がり、空洞部25内に入りこんでSiGe層11をエッチングする。このステップa3の所要時間は例えば数十秒である。
次に、ステップa4では、Si基板1を回転させながら、ノズルからSi基板1へ純水を噴きつけてSi基板1の表裏面を水洗し、フッ硝酸溶液の残留成分を取り除く。その後、ステップa5では、ウェットエッチング装置の処理室内でSi基板1を高速回転させて、Si基板1から水分を脱離させ、乾燥させる。
なお、図8(A)では、その破線矢印で示すように、ステップa4からステップa1へ戻って、ステップa1〜a4を任意の回数だけ繰り返すようにしても良い。これにより、Si層13の増速エッチングを抑えつつ、SiGe層11のエッチング時間を延ばすことができるので、大面積のSOI層を歩留まり良く形成することができる。
なお、図8(B)においても、その破線矢印で示すように、ステップb4からステップb1へ戻って、ステップb1〜b4を任意の回数だけ繰り返すようにして良い。これにより、Si層13の増速エッチングを抑えつつ、SiGe層11のエッチング時間を延ばすことができるので、大面積のSOI層を歩留まり良く形成することができる。
図9(A)〜(C)は、SiGe層11の選択エッチングの手順(ディップ式)を示す図である。ここでは、ディップ式でのウェットエッチング方法の一例として、(A)〜(C)の3つの方法をそれぞれ説明する。
即ち、図9(A)に示すウェットエッチング装置は、エッチング槽51と、水洗槽52と、乾燥機53とを備えている。エッチング槽51にはフッ硝酸溶液が、水洗槽52には純水がそれぞれ貯められている。また、図示しないが、エッチング槽51には、フッ硝酸溶液を循環させる循環ラインが設けられており、この循環ラインには不純物や異物をろ過するためのフィルタが設けられている。
なお、図9(B)では、その破線矢印で示すように、エッチング槽63から取り出したSi基板1を、エッチング槽61に戻して再びSiGe層11のエッチング処理を行うようにしても良い。また、図9(C)でも、その破線矢印で示すように、エッチング槽76から取り出したSi基板1を、エッチング槽71に戻して再びSiGe層11のエッチング処理を行うようにしても良い。これにより、Si層13の増速エッチングを抑えつつ、SiGe層11のエッチング時間を延ばすことができるので、大面積のSOI層を歩留まり良く形成することができる。
また、本発明の半導体装置の製造方法は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
Claims (10)
- 基板上にSiGe層を形成する工程と、
前記SiGe層上にSi層を形成する工程と、
前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、
前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、
前記空洞部を形成する工程では、
前記基板に新液からなるフッ硝酸溶液を供給し前記SiGe層をエッチングすることによって前記空洞部の一部を形成し、続いて、形成途中の前記空洞部内からフッ硝酸溶液を一旦除去し、その後、フッ硝酸溶液が取り除かれた前記空洞部内に新液からなるフッ硝酸溶液を再び供給して前記SiGe層をエッチングする、ことを特徴とする半導体装置の製造方法。 - 基板上にSiGe層を形成する工程と、
前記SiGe層上にSi層を形成する工程と、
前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、
前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、
前記空洞部を形成する工程では、
前記基板を回転させながら、ノズルから前記基板に向けて新液からなるフッ硝酸溶液を間欠的に供給することによって、前記SiGe層をエッチングすることを特徴とする半導体装置の製造方法。 - 前記ノズルから前記基板に向けて新液からなるフッ硝酸溶液と純水とを交互に供給することによって、当該フッ硝酸溶液の間欠的供給を行うことを特徴とする請求項2に記載の半導体装置の製造方法。
- 基板上にSiGe層を形成する工程と、
前記SiGe層上にSi層を形成する工程と、
前記Si層と前記SiGe層とを部分的にエッチングして、前記SiGe層の側面を露出させる溝を形成する工程と、
前記溝を介して前記SiGe層をエッチングすることによって、前記基板と前記Si層との間に空洞部を形成する工程と、を含み、
前記空洞部を形成する工程では、
エッチング処理槽に貯えられた新液からなるフッ硝酸溶液に前記基板を繰り返し入れたり出したりすることによって前記SiGe層をエッチングすることを特徴とする半導体装置の製造方法。 - 純水を貯えた水洗処理槽が用意されており、
前記空洞部を形成する工程では、
前記エッチング処理層に貯えられた新液からなるフッ硝酸溶液に前記基板を入れるエッチング処理と、前記水洗処理槽に貯えられた純水に前記基板を入れる水洗処理と、を交互に繰り返すことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記エッチング処理槽が複数用意されており、
前記空洞部を形成する工程では、
各々の前記エッチング処理槽にそれぞれ貯えられた新液からなるフッ硝酸溶液に前記基板を順次入れて出すことを特徴とする請求項4または請求項5に記載の半導体装置の製造方法。 - 前記水洗処理槽が複数用意されており、
前記空洞部を形成する工程では、
各々の前記水洗処理槽にそれぞれ貯えられた純水に前記基板を順次入れて出すことを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記新液からなるフッ硝酸溶液には、HFに対してHNO3およびH2Oが、各々、容量比で50倍以上含まれていることを特徴とする請求項1から請求項7の何れか一項に記載の半導体装置の製造方法。
- 前記新液からなるフッ硝酸溶液には、酢酸が含まれていることを特徴とする請求項1から請求項8の何れか一項に記載の半導体装置の製造方法。
- 前記空洞部内に酸化膜を形成する工程と、
前記酸化膜の形成後に、前記溝を埋め込むように前記基板上に絶縁膜を形成する工程と、
前記溝内における前記絶縁膜の上面が前記Si層の上面と同じ高さとなるように、前記絶縁膜を平坦化する工程と、を更に含むことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290698A JP2008160073A (ja) | 2006-11-30 | 2007-11-08 | 半導体装置の製造方法 |
KR1020070121333A KR20080049635A (ko) | 2006-11-30 | 2007-11-27 | 반도체 장치의 제조 방법 |
CN2007101928883A CN101192530B (zh) | 2006-11-30 | 2007-11-28 | 半导体装置的制造方法 |
TW096145138A TW200839865A (en) | 2006-11-30 | 2007-11-28 | Method for manufacturing a semiconductor device |
US11/947,365 US8017505B2 (en) | 2006-11-30 | 2007-11-29 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006324334 | 2006-11-30 | ||
JP2007290698A JP2008160073A (ja) | 2006-11-30 | 2007-11-08 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008160073A true JP2008160073A (ja) | 2008-07-10 |
Family
ID=39487430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007290698A Pending JP2008160073A (ja) | 2006-11-30 | 2007-11-08 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2008160073A (ja) |
KR (1) | KR20080049635A (ja) |
CN (1) | CN101192530B (ja) |
TW (1) | TW200839865A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015142065A (ja) * | 2014-01-30 | 2015-08-03 | 京セラ株式会社 | エッチング方法 |
KR20210082371A (ko) | 2019-12-25 | 2021-07-05 | 도오꾜오까고오교 가부시끼가이샤 | 에칭액, 및 반도체 소자의 제조 방법 |
JP2021121002A (ja) * | 2020-01-31 | 2021-08-19 | 三菱製紙株式会社 | 熱可塑性ポリイミド樹脂とポリイミド樹脂の積層体のエッチング方法 |
US11518937B2 (en) | 2019-12-25 | 2022-12-06 | Tokyo Ohka Kogyo Co., Ltd. | Etching solution and method for manufacturing semiconductor element |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308381A (ja) * | 1997-05-08 | 1998-11-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2000068241A (ja) * | 1998-08-21 | 2000-03-03 | Dainippon Screen Mfg Co Ltd | 基板処理方法 |
JP2006253182A (ja) * | 2005-03-08 | 2006-09-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2006278853A (ja) * | 2005-03-30 | 2006-10-12 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2006287202A (ja) * | 2005-03-09 | 2006-10-19 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2007227600A (ja) * | 2006-02-23 | 2007-09-06 | Seiko Epson Corp | 半導体装置の製造方法、フォトマスク及び半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5909482A (en) * | 1997-09-08 | 1999-06-01 | Ultratec, Inc. | Relay for personal interpreter |
JP2006278827A (ja) * | 2005-03-30 | 2006-10-12 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2007
- 2007-11-08 JP JP2007290698A patent/JP2008160073A/ja active Pending
- 2007-11-27 KR KR1020070121333A patent/KR20080049635A/ko not_active Application Discontinuation
- 2007-11-28 CN CN2007101928883A patent/CN101192530B/zh not_active Expired - Fee Related
- 2007-11-28 TW TW096145138A patent/TW200839865A/zh unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308381A (ja) * | 1997-05-08 | 1998-11-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2000068241A (ja) * | 1998-08-21 | 2000-03-03 | Dainippon Screen Mfg Co Ltd | 基板処理方法 |
JP2006253182A (ja) * | 2005-03-08 | 2006-09-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2006287202A (ja) * | 2005-03-09 | 2006-10-19 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2006278853A (ja) * | 2005-03-30 | 2006-10-12 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2007227600A (ja) * | 2006-02-23 | 2007-09-06 | Seiko Epson Corp | 半導体装置の製造方法、フォトマスク及び半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015142065A (ja) * | 2014-01-30 | 2015-08-03 | 京セラ株式会社 | エッチング方法 |
KR20210082371A (ko) | 2019-12-25 | 2021-07-05 | 도오꾜오까고오교 가부시끼가이샤 | 에칭액, 및 반도체 소자의 제조 방법 |
US11518937B2 (en) | 2019-12-25 | 2022-12-06 | Tokyo Ohka Kogyo Co., Ltd. | Etching solution and method for manufacturing semiconductor element |
JP2021121002A (ja) * | 2020-01-31 | 2021-08-19 | 三菱製紙株式会社 | 熱可塑性ポリイミド樹脂とポリイミド樹脂の積層体のエッチング方法 |
JP7377115B2 (ja) | 2020-01-31 | 2023-11-09 | 三菱製紙株式会社 | 熱可塑性ポリイミド樹脂とポリイミド樹脂の積層体のエッチング方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20080049635A (ko) | 2008-06-04 |
CN101192530B (zh) | 2011-03-30 |
TW200839865A (en) | 2008-10-01 |
CN101192530A (zh) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
US7344999B2 (en) | Method for cleaning substrate having exposed silicon and silicon germanium layers and related method for fabricating semiconductor device | |
JP5037241B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
JP2004103946A (ja) | 基板及びその製造方法 | |
JP2008160073A (ja) | 半導体装置の製造方法 | |
US7622359B2 (en) | Method for manufacturing semiconductor device | |
US6214699B1 (en) | Method for forming an isolation structure in a substrate | |
US20090085169A1 (en) | Method of achieving atomically smooth sidewalls in deep trenches, and high aspect ratio silicon structure containing atomically smooth sidewalls | |
US7666795B2 (en) | Method for manufacturing semiconductor device | |
US8017505B2 (en) | Method for manufacturing a semiconductor device | |
JP2006066726A (ja) | 半導体装置の製造方法及び半導体基板 | |
CN107611010A (zh) | 一种晶圆清洗方法 | |
KR20050100731A (ko) | 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법 | |
JP2007035908A (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 | |
JPH0945674A (ja) | 蝕刻液及びこれを利用した半導体装置の蝕刻方法 | |
TW453904B (en) | Method for cleaning semiconductor wafer surface | |
KR100634400B1 (ko) | 리세스 채널 영역을 갖는 반도체 기판의 세정 방법 | |
CN102468130A (zh) | 湿法化学清洗方法 | |
KR100713345B1 (ko) | 반도체 소자의 샐로우 트렌치 분리 구조 제조방법 | |
US11309179B2 (en) | Method for processing product layer | |
JP2009164216A (ja) | 半導体装置の製造方法 | |
JP2004103602A (ja) | 基板及びその製造方法 | |
JP3320379B2 (ja) | 貼り合わせ基板の作製方法 | |
JP2004200267A (ja) | 半導体装置の製造方法 | |
JP2023506630A (ja) | 薄い表面層の厚さの均一性を改善するための、薄い表面層を備える基板をエッチングする方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101014 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |