KR100713345B1 - 반도체 소자의 샐로우 트렌치 분리 구조 제조방법 - Google Patents
반도체 소자의 샐로우 트렌치 분리 구조 제조방법 Download PDFInfo
- Publication number
- KR100713345B1 KR100713345B1 KR1020050132746A KR20050132746A KR100713345B1 KR 100713345 B1 KR100713345 B1 KR 100713345B1 KR 1020050132746 A KR1020050132746 A KR 1020050132746A KR 20050132746 A KR20050132746 A KR 20050132746A KR 100713345 B1 KR100713345 B1 KR 100713345B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- polisher
- wafer
- semiconductor device
- wet etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000002955 isolation Methods 0.000 title abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000002002 slurry Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 15
- 239000007921 spray Substances 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 abstract description 19
- 235000012431 wafers Nutrition 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 description 11
- 238000004140 cleaning Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 STI(Shallow Trench Isolation) 제조방법에 관한 것으로, 웨이퍼 및 트렌치상에 산화막을 형성한 후에 상기 산화막을 폴리셔에서의 슬러리를 이용하는 폴리싱 작업을 통해 일부 제거하는 단계 및 상기 폴리싱 작업한 다음, 연속적으로 상기 폴리셔에서의 식각액을 이용하는 폴리싱 작업을 통해 상기 산화막의 나머지를 제거하는 단계를 포함하는 것을 특징으로 한다.
따라서, 폴리셔에서 산화막 폴리싱 작업 뿐만 아니라 산화막 습식식각 작업까지도 실시하게 되므로, 공정 단순화에 따른 생산성 향상을 기할 수 있고, 별도의 습식식각 장치도 불필요하게 되어 제조원가를 절감할 수 있게 되는 효과가 있다.
STI, 트렌치, 아이솔레이션, CMP, 습식식각, 웨이퍼, 반도체
Description
도 1은 종래의 STI 제조과정에서 산화막 CMP후(a)와 습식식각후(b)의 웨이퍼 일부를 각각 보여주는 단면도,
도 2는 종래의 STI 제조시 산화막 CMP 작업을 위해 이용하게 되는 폴리셔를 보여주는 개략도,
도 3은 본 발명에 따라 산화막 CMP 작업과 함께 습식식각 작업까지도 모두 실시하는데 이용하게 되는 폴리셔를 보여주는 개략도,
도 4는 본 발명에 따른 반도체 소자의 STI 제조과정의 일부에 대한 순서도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 폴리셔 12 : 연마패드
14 : 슬러리분사노즐 16 : 식각액분사노즐
N : 질화막 O : 산화막
T : 트렌치 W : 웨이퍼
본 발명은 반도체 소자의 STI(Shallow Trench Isolation) 제조방법에 관한 것으로서, 더욱 상세하게는 폴리셔(polisher)를 이용하여 산화막 폴리싱(polishing) 작업 뿐만 아니라 이어지는 산화막 습식식각(wet etching) 작업까지도 모두 실시하여 공정 단순화를 이루게 되는 반도체 소자의 STI 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 제조시 소자분리(isolation) 방법으로는 LOCOS(Local Oxidation of Silicon) 방법과 STI(Shallow Trench Isolation) 방법이 있다.
이 중, LOCOS 방법은 공정이 간소하기는 하나 그 소자분리 영역이 차지하는 면적이 상대적으로 커서 고집적화 및 미세화에 한계가 있을 뿐만 아니라 잘 알려진 새부리(bird's beak) 현상이 발생되는 것을 근본적으로 방지할 수 없다는 문제점이 있었다.
따라서, 새로운 소자분리 방법으로서 STI 방법이 도입되었으며, 이 STI 방법은 반도체 기판의 필드영역상에 소자간의 분리를 위한 얇은 트렌치(trench)를 형성하고, 이 트렌치 내부를 절연물로서 갭필링(gap filling)하는 방법으로서, 새부리현상과 관련된 문제가 거의 없고, 소자분리 영역이 차지하는 면적도 상대적으로 작아, 반도체 소자의 고집적화 및 미세화에 매우 유리하다는 장점을 갖고 있다.
이러한 STI 제조과정을 도 1을 참조로 개략 설명하면, (a) 반도체 기판인 웨이퍼(wafer)(W)상에 질화막(N)을 형성하는 단계, (b) 웨이퍼(W)상에 트렌치(T)를 형성하는 단계, (c) 웨이퍼(W) 및 트렌치(T)상에 산화막(O)을 형성하는 단계, (d) 형성된 산화막(O)을 CMP(Chemical-Mechanical Polishing ; 화학적 기계적 연마)를 통해 일부 제거하는 단계, (e) 나머지 산화막(O)을 습식식각(wet etching)으로 제거하는 단계, (f) 들어난 질화막(N)을 스트립(strip)하여 제거하는 단계 순으로 진행하게 된다.
즉, 보다 상세하게, 먼저 웨이퍼(W)상에 질화막(N)을 증착하여 형성한 후, 웨이퍼(W)의 질화막(N)과 해당 웨이퍼(W)를 식각하여 트렌치(T)를 형성한 다음, 해당 트렌치(T)를 채우기 위해 트렌치(T)와 질화막(N) 상부에 두꺼운 산화막(O)을 증착하여 형성한 후, CMP를 통해 형성된 산화막(O)의 일부를 깍아 평탄화시키고(도 1의 (a) 참조), 이후 습식식각을 통해 나머지 산화막(O)을 마저 제거한(도 1의 (b) 참조) 다음, 최종적으로 외부로 들어난 질화막(N)을 스트립하여 제거함으로써, 소자분리 구조를 형성하게 된다.
이러한 과정중에서, 산화막 CMP 작업은 산화막(O)의 일부를 평탄화하면서 제거하는 것으로, 도 2에 나타낸 바와 같은 통상적인 폴리셔(polisher)(10)를 이용하여 수행되게 되며, 즉 연마대상인 웨이퍼(W) 표면을 연마패드(polishing pad)(12)상에 밀착시킨 상태에서 슬러리(slurry)분사노즐(14)을 통해 슬러리를 분사하면서 웨이퍼(W)와 연마패드(12)를 상대 운동시켜 웨이퍼(W)의 표면을 폴리싱한 다음, 해당 폴리싱의 종료에 따라 웨이퍼(W)상에 잔존하게 되는 슬러리 잔유물 및 연마되는 물질로부터 기인하는 금속이온 잔유물과 같은 각종 오염물질을 제거하기 위해 후세정(post cleaning) 작업을 실시하며, 후세정 작업은 각종 케미컬(chemical)(초순수 포함) 분사 및 기타 여러 수단(브러쉬(brush) 등)을 이용하여 웨이퍼(W)를 세정하고, 최종적으로 해당 웨이퍼(W)를 수세(rinse)한 다음, 고속회전시켜 건조(SRD ; Spin Rinse Dry)하는 것까지 포함하게 된다.
한편, 산화막 습식식각 작업은 CMP 작업후 일부 남아 있는 산화막(O)을 제거하여 트랜치(T)내의 산화막(O)의 표면이 질화막(N)과 같아지도록 하는 것으로, 불산(HF, BHF), 인산(H3PO4)과 같은 식각액(wet etchant)이 수용되어 있는 베쓰(bath)내에 웨이퍼(W)를 침지시키는 것에 의해 수행되게 되며, 만약 이 습식식각 작업을 통해 잔류하는 산화막(O)을 완전하게 제거해 주지 못한다면 추후 질화막(N) 스트립시 질화막(N)을 완전하게 제거할 수 없게 되어, 결국 불량이 발생되게 된다.
그러나, 이상의 CMP 작업 및 습식식각 작업은 모두 동일하게 산화막(O)을 제거하는 것으로서, 산화막(O) 제거를 위해 두번의 공정을 거치게 됨에 따라, 생산성이 다소 저하되고 있는 실정이다.
본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 창안된 것으로서, 폴리셔에서 슬러리를 이용한 폴리싱 작업후에 연속적으로 습식식각 작업까지도 완료할 수 있도록 하여 생산성을 향상시키게 되는 반도체 소자의 STI 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 반도체 소자의 STI 제조방법은, 웨이퍼 및 트렌치상에 산화막을 형성한 후에 상기 산화막을 슬러리분사노즐과 식각액분사노즐이 제공된 폴리셔에서 상기 슬러리분사노즐로부터의 슬러리를 이용하는 폴리싱 작업을 통해 일부 제거하는 단계 및 상기 폴리싱 작업한 다음, 상기 폴리셔에서 상기 식각액분사노즐로부터의 식각액을 이용하는 폴리싱 작업을 통해 상기 산화막의 나머지를 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 상기 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명에 따르면, 반도체 소자의 STI 제조과정에서 질화막(N)상에 형성되어 있는 산화막(O)을 제거하기 위해 실시하는 산화막 폴리징 작업 뿐만 아니라 이어지는 습식식각 작업까지도 모두 폴리셔(10)에서 수행하게 된다.
본 발명에 따른 폴리셔(10)를 도 3에 나타내며, 이 폴리셔(10)는 별도로 식각액분사노즐(16)을 구비하게 된다.
이러한 폴리셔(10)를 이용한 습식식각 작업을 설명하면, 그 습식식각 작업은 폴리싱 작업시와 매우 유사하게 수행되게 되며, 즉 웨이퍼(W) 표면을 연마패드(12)상에 밀착시킨 상태에서 추가로 구비된 식각액분사노즐(16)을 통해 식각액을 분사하면서 웨이퍼(W)와 연마패드(12)를 상대 운동시켜 식각액에 의한 화학적 식각과 웨이퍼(W)와 연마패드(12)간의 상대 운동에 따른 기계적 식각을 통해 웨이퍼(W)상에 잔류하는 산화막(O)이 완전하게 제거되도록 하게 된다.
이때, 식각액분사노즐(16)을 통해 분사되는 식각액으로는 종래에 이용되던 불산(HF, BHF), 인산(H3PO4) 등의 화학약품이 그대로 이용될 수 있다.
도 4는 본 발명에 따른 STI 제조과정중 일부에 대한 순서도이다.
즉, STI 제조과정에서, 웨이퍼(W) 및 트렌치(T)상에 산화막(O)을 형성한 후에 형성된 해당 산화막(O)을 슬러리를 이용하는 폴리싱 작업을 통해 일부 제거한 다음(S202), 남아 있는 산화막(O)을 모두 제거하기 위해 식각액을 이용하는 폴리싱 작업(종래의 습식식각 작업에 해당)을 실시한(S204) 후, 웨이퍼(W)상에 잔존하게 되는 각종 오염물질을 제거하기 위해 후세정작업을 실시한(S206) 다음, 최종적으로 웨이퍼(W)를 수세하고 건조시키게 된다(S208).
이로써, 본 발명에 따르면, 산화막 폴리싱 작업후에 웨이퍼(W)를 별도로 이송시킬 필요없이 바로 식각액을 이용하여 종래의 산화막 습식식각 작업까지도 실시할 수 있게 되므로, 공정 소요시간 단축에 따른 생산성 향상을 기할 수 있게 되고, 별도의 습식식각 장치가 불필요하게 되어 제조원가도 절감할 수 있게 된다.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.
본 발명에 따르면, 폴리셔에서 산화막 폴리싱 작업 뿐만 아니라 산화막 습식식각 작업까지도 실시하게 되므로, 공정 단순화에 따른 생산성 향상을 기할 수 있 고, 별도의 습식식각 장치도 불필요하게 되어 제조원가를 절감할 수 있게 되는 효과가 달성될 수 있다.
Claims (3)
- 웨이퍼 및 트렌치상에 산화막을 형성한 후에 상기 산화막을 슬러리분사노즐과 식각액분사노즐이 제공된 폴리셔에서 상기 슬러리분사노즐로부터의 슬러리를 이용하는 폴리싱 작업을 통해 일부 제거하는 단계 및상기 폴리싱 작업한 다음, 상기 폴리셔에서 상기 식각액분사노즐로부터의 식각액을 이용하는 폴리싱 작업을 통해 상기 산화막의 나머지를 제거하는 단계를 포함하는 반도체 소자의 STI 제조방법.
- 제 1 항에 있어서,상기 식각액은,불산(HF, BHF) 또는 인산(H3PO4)중의 어느 하나인 것을 특징으로 하는 반도체 소자의 STI 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132746A KR100713345B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 샐로우 트렌치 분리 구조 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132746A KR100713345B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 샐로우 트렌치 분리 구조 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100713345B1 true KR100713345B1 (ko) | 2007-05-04 |
Family
ID=38269396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132746A KR100713345B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 샐로우 트렌치 분리 구조 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100713345B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074472A (zh) * | 2009-11-24 | 2011-05-25 | 上海华虹Nec电子有限公司 | 提高硅化学机械抛光效率的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980015255A (ko) * | 1996-08-20 | 1998-05-25 | 김광호 | 반도체 장치의 커패시터 제조 방법 |
| KR19980065678A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 얕은 트렌치 절연 공정시 화학기계적폴리싱 결함 제거 방법 |
-
2005
- 2005-12-28 KR KR1020050132746A patent/KR100713345B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980015255A (ko) * | 1996-08-20 | 1998-05-25 | 김광호 | 반도체 장치의 커패시터 제조 방법 |
| KR19980065678A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 얕은 트렌치 절연 공정시 화학기계적폴리싱 결함 제거 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1019980015255 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074472A (zh) * | 2009-11-24 | 2011-05-25 | 上海华虹Nec电子有限公司 | 提高硅化学机械抛光效率的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265781B1 (en) | Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods | |
| KR100970069B1 (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
| US6632743B1 (en) | Post-planarization, pre-oxide removal ozone treatment | |
| US6214699B1 (en) | Method for forming an isolation structure in a substrate | |
| CN101894735A (zh) | 化学机械研磨后残留物的去除方法 | |
| KR100713345B1 (ko) | 반도체 소자의 샐로우 트렌치 분리 구조 제조방법 | |
| KR20020029795A (ko) | 화학적, 기계적 연마 후 반도체 웨이퍼를 세정 및가공하기 위한 방법 | |
| US6057248A (en) | Method of removing residual contaminants in an alignment mark after a CMP process | |
| JP2009206141A (ja) | 半導体装置の製造方法 | |
| US20160020246A1 (en) | Method for fabricating cmos image sensors and surface treating process thereof | |
| CN102102207A (zh) | 一种多晶刻蚀前硅片的清洗方法 | |
| CN104465367A (zh) | 一种对场氧化层进行处理的方法及应用 | |
| CN102468130A (zh) | 湿法化学清洗方法 | |
| KR100702126B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR101024335B1 (ko) | 반도체 소자의 소자 분리막 형성방법 및 이를 이용한게이트 산화막 형성방법 | |
| KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 | |
| KR19990048785A (ko) | 반도체 소자의 세정방법 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| KR100800942B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100808051B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100595854B1 (ko) | 반도체 소자 제조 방법 | |
| KR100355871B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100443521B1 (ko) | 반도체디바이스의제조방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040004987A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |