KR19990048785A - 반도체 소자의 세정방법 - Google Patents

Abstract

본 발명은 반도체 소자의 세정방법에 관한 것으로, 특히 얕은 트랜치 소자분리(shallow trench isolation) 공정에 있어서, 트랜치 갭필(gap fill) 및 CMP 공정을 통한 평탄화공정 후 발생되는 질화막성 파티클과 금속 불순물을 무수HF가스, 무수 HCI가스, 초순수증기를 혼합한 케미컬을 사용하여 실리콘 산화막 전면을 식각하여 제거하고, 식각된 상기 실리콘 산화막을 회전시키면서 초순수를 분사하여 린스처리함으로서, 세정공정시간을 단축시키고, 불순물에 의한 재오염을 방지하여 반도체 소자의 신뢰성을 향상시키는 기술이다.

Description

반도체 소자의 세정방법

본 발명은 반도체 소자의 세정방법에 관한 것으로, 특히 얕은 트랜치 소자분리(shallow trench isolation) 공정에 있어서, 실리콘 트랜치를 형성하고, 실리콘 산화막을 증착하여 상기 트랜치를 메우고, 상기 실리콘 산화막을 씨.엠.피(chemical mechanical polishing; 이하 CMP 라 칭함) 공정으로 평탄화시킨 후에 발생되는 금속 불순물에 의한 오염과 상기 실리콘 산화막과 질화막 사이에서 발생되는 질화막성 파티클을 제거하는 세정방법에 관한 것이다.

통상적으로, 얕은 트랜치 소자분리 공정은 반도체 기판에 패드산화막과 질막을 순차적으로 형성하고, 패드산화막 질화막 패턴을 형성하고, 상기 질화막과 패드산화막을 차례로 식각하여 반도체 기판을 노출시킨 후, 노출된 반도체 기판을 식각하여 트랜치를 형성한 후, 상기 구조물 전면에 실리콘 산화막을 증착하여 트랜치를 메꾸고, 실리콘 산화막을 CMP 공정으로 평탄화시키는 단계로 구성된다.

이때, CMP 공정 후에는 주로 칼륨, 구리 등과 같은 금속 불순물 등이 다량으로 실리콘 산화막에 흡착되어 실리콘 산화막을 오염시키며, 또한 CMP 공정시에는 질화막의 경계 부분까지 연마를 정확하게 조절하기 어렵기 때문에, 상기 질화막이 일정량 연마되어 질화막성 파티클(particle)이 실리콘 산화막과 질화막 사이에 흡착하게 된다. 따라서, 상기한 금속 불순물과 질화막성 파티클을 제거하기 위해, 통상적으로 CMP 공정에 후속하여 세정공정을 행하게 된다.

종래에는 질화막성 파티클과 금속 불순물을 제거하기 위해, 불산수용액, 완충불산수용액을 사용한 습식세정공정을 행하여 왔다.

그러나, CMP 공정 후 발생하는 금속 불순물은 통상적으로 칼륨과 구리 등으로 그 오염량은 10¹³원자/㎠ 이기 때문에, 상기 금속 불순물을 습식세정공정으로 제거하는 경우에는 습식세정수조(wet station)의 누적오염이 발생하며, 습식세정 공정시간도 길어지는 문제점이 있다.

또한, CMP 공정시 실리콘 산화막과 질화막 사이의 경계층에 형성되는 질화막성 파티클은 상기 완충불산수용액을 사용한 습식세정공정에 의해 식각되거나 용해 되지 않는 경우가 발생한다. 이러한 제거되지 않은 질화막성 파티클은 습식세정 수조 내부의 필터를 막어버리고, 습식세정수조의 수명을 단축시키며, 습식세정수조에 잔류하면서 후속진행되는 반도체 소자를 재오염시켜, 반도체 소자의 신뢰성을 저하시키는 등의 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 트랜치 갭 필(gap fill)공정과 CMP 공정을 통한 평탄화공정 후 발생되는 질화막성 파티클과 금속 불순물을 무수 HF가스, 무수 HCI가스, 초순수증기를 혼합한 케미컬을 사용하여 실리콘 산화막 전면을 식각하여 제거하고, 식각된 상기 실리콘 산화막을 회전시키면서 초순수를 분사하여 린스처리함으로서, 세정공정시간을 단축시키고, 불순물에 의한 재오염을 방지하여 반도체 소자의 신뢰성을 향상시키는 반도체 소자의 세정방법을 제공하는 것을 그 목적으로 한다.

도 1 내지 도 6 은 본 발명의 실시예에 따른 반도체 소자의 세정방법을 설명하기 위한 공정흐름도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 반도체 기판 2 : 패드산화막

3 : 질화막 4 : 감광막

5 : 트랜치 6 : 실리콘 산화막

7 : 질화막성 파티클 8 : 금속 불순물

상기한 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 세정방법은,

반도체 기판에 패드산화막과 질화막을 순차적으로 형성하는 공정과

상기 패드산화막과 질화막 패턴을 형성하고, 상기 질화막과 패드산화막을 차례로 식각하여 상기 반도체 기판을 노출시키는 공정과,

상기 노출된 반도체 기판을 식각하여 트랜치를 형성하는 공정과,

상기 구조물 전면에 실리콘 산화막을 증착하여 상기 트랜치를 메우는 공정과,

상기 실리콘 산화막을 CMP 공정으로 평탄화시키는 공정과

상기 기판의 표면을 무수 HF가스와 무소 HCI가스, 초순수증기를 혼합한 케미컬을 사용하여 식각하는 공정과,

상기 식각된 실리콘 산화막을 회전시키면서 노즐을 통해 초순수를 분사하여 린스처리하는 공정을 포함하는 것을 특징으로 한다.

이하에 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.

도 1 내지 도 6 은 본 발명에 따른 반도체 소자의 세정방법의 공정도이다.

먼저, 반도체 기판(1)을 열산화시켜 패드 산화막(2)을 50∼100Å 정도 형성한다. 그 후, 상기 패드산화막 상부에 실리콘 질화막(3)을 1000∼2000Å 정도 증착한다. 그 후, 상기 실리콘 질화막(3) 상부에 감광막(4)을 도포하고, 마스킹 작업으로 패턴을 형성한다 (도 1).

그 후, 감광막(4) 패턴을 마스크로 상기 질화막(3)을 플라즈마 건식식각방법을 이용하여 식각한다 (도 2).

다음으로, 상기 질화막(3)이 모두 식각된 후, 동일한 방법으로 패드산화막(2)도 식각하여 반도체 기판(1)을 노출시키고, 상기 노출된 반도체 기판(1) 부위를 플라즈마 건식식각방법을 사용하여 4000∼5000Å 정도의 깊이로 식각하여 트랜치(5)를 형성한다.

다음으로, 상기 감광막(45) 패턴을 제거하고, 상기 구조의 전표면에 상기 트랜치(5)를 완전히 메울 두께의 실리콘 산화막(6)을 플라즈마 화학식각증착방법(plasma enhanced chemical vapor deposition, PECVD)을 이용하여 형성한다 (도 4).

그 후, CMP공정으로 상기 실리콘 질화막(6)을 연마하여 상기 질화막(30)의 경계부분까지 실리콘 산화막(6)을 평탄화한다.

상기에서 산화막을 평탄화하기 위한 CMP공정을 행하게 되면 질화막(3)의 경계부분까지 정확하게 평탄화되도록 조절하기 어렵기 때문에, 상기 질화막(3) 또한 일정량이 연마되어 질화막성 파티클(7)이 실리콘 산화막(6)의 표면에 다량 흡착하게 되고, 다량의 칼륨, 구리 등과 같은 금속석 불순물(8)에 의해 상기 실리콘 산화막(6)이 오염된다(도 5).

상기 실리콘 산화막(6) 표면에 형성된 질화막성 파티클(7)과 금속 불순물(8)을 제거하기 위해, 무수 HF가스, 무수 HCI가스 및 초순수증기를 혼합한 케미컬을 사용하여 실리콘 산화막(6)을 약 50∼100Å 정도 식각하여 칼륨, 구리 등과 같은 금속 불순물(8)을 제거한다.

이때, 상기 혼합 케미컬로는 바람직하게는 무수 HF가스 100∼150 sccm, 초순수증기 8∼10 1pm, 무수 HCI가스 900∼1000 sccm 의 혼합 케미컬을 사용한다.

다음으로, 연속공정으로서 상기 식각된 실리콘 산화막(6)을 회전시키면서 노즐을 통해 초순수를 20∼30 초 동안 분사하여 린스처리함으로서, 실리콘 산화막(6) 표면에 흡착되어 있는 질화막성 파티클(7)을 제거한다(도 6).

이때, 상기 린스처리방법은 실리콘 산화막(6)의 회전력과 노즐을 통해 분사된 초순수의 분사력을 이용함으로서 보다 효과적으로 질화막성 파티클(7)을 제거하는 원리이다.

한편, 상기 회전하는 실리콘 산화막(6)은 350∼450 rpm의 속도로 회전시키며, 바람직하게는 400 rpm의 속도로 회전시킨다.

상기 린스처리에 사용된 초순수는 린스처리가 행해지면서 바로 배출시킴으로서, 후속하는 반도체 기판이 재오염되는 것을 방지할 수 있다.

본 발명은 상술한 실시예로만 한정되는 것이 아니라, 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.

상기한 바와 같이, 본 발명에 따른 반도체 소자의 세정방법은 종래의 습식 세정방법에서와 같이 세정장비 내에 질화막성 파티클의 잔류로 인한 장비의 오염과 후속하는 반도체 소자의 재오염을 방지함으로서 반도체 소자의 신뢰성을 향상시키며, 노즐을 통한 초순수의 분사에 의해 산화막 상의 오염물질이 제거되기 때문에, 종래의 1시간 이상 소요되던 세정공정시간을 1분 이내로 단축하여 생산성을 향상시킬 수 있는 잇점이 있다.

Claims (3)

1. 반도체 기판에 패드산화막과 질화막을 순차적으로 형성하는 공정과,

   상기 반도체기판에서 트랜치 소자분리영역으로 예정되어있는 부분상의 질화막과 패드산화막을 제거하여 상기 반도체 기판을 노출시키는 공정과,

   상기 노출된 반도체 기판을 식각하여 트랜치를 형성하는 공정과,

   상기 구조물 전면에 실리콘 산화막을 증착하여 상기 트랜치를 메우는 공정과,

   상기 실리콘 산화막을 CMP 공정으로 평탄화시키는 공정과

   상기 실리콘 산화막의 표면을 무수 HF가스, 무수 HCI가스, 초순수증기를 혼합한 케미컬을 사용하여 식각하는 공정과,

   상기 식각된 실리콘 산화막을 회전시키면서 노즐을 통해 초순수를 분사하여 린스처리하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 세정방법.
2. 제 1 항에 있어서, 상기 혼합 케미컬을 무수 HF가스 100∼150 sccm, 무수 HCI가스 900∼1000sccm, 초순수증기 8∼10 1pm 을 포함하는 것을 특징으로 하는 반도체 소자의 세정방법.
3. 제 1 항에 있어서, 상기 린스처리는 350∼450 rpm의 속도로 회전시키면서 행하는 것을 특징으로 하는 반도체 소자의 세정방법.