KR20020009212A - 반도체 소자의 클리닝 방법 - Google Patents

반도체 소자의 클리닝 방법 Download PDF

Info

Publication number
KR20020009212A
KR20020009212A KR1020000042751A KR20000042751A KR20020009212A KR 20020009212 A KR20020009212 A KR 20020009212A KR 1020000042751 A KR1020000042751 A KR 1020000042751A KR 20000042751 A KR20000042751 A KR 20000042751A KR 20020009212 A KR20020009212 A KR 20020009212A
Authority
KR
South Korea
Prior art keywords
cleaning
slurry
pad
residue
cleaning process
Prior art date
Application number
KR1020000042751A
Other languages
English (en)
Inventor
박정훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000042751A priority Critical patent/KR20020009212A/ko
Publication of KR20020009212A publication Critical patent/KR20020009212A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 소자의 클리닝 방법에 관한 것이다. 여기서, 본 발명은 얕은 트렌치 소자분리를 위한 화학 기계적 연마 전의 사전 평탄화를 위한 사진 식각 공정과 정렬 마크에 단차를 형성하기 위한 사진 식각 공정을 동시에 진행하는 반도체 제조 방법에 있어서, 슬러리 잔류물 제거를 위해 알카리계 세정액을 사용하는 알카리계 세정 단계 및 폴리우레탄 성분의 패드 잔류물 제거를 위해 황산 세정 또는 산소 플라즈마로 애슁하는 단계를 포함하는 반도체 소자의 클리닝 방법을 제공한다. 본 발명에 의하면, 화학 기계적 연마에 의한 슬러리 잔류물과 폴리우레탄 성분의 패드 잔류물을 효과적으로 제거할 수가 있다.

Description

반도체 소자의 클리닝 방법{Cleaning method of semiconductor devices}
본 발명은 반도체 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 클리닝 방법에 관한 것이다.
화학 기계적 연마(Chemical Mechanical Polishing, 이하 'CMP'라 함)장치는 폴리싱 패드와 웨이퍼 막질의 마멸을 이용하는 기계적인 방법과 슬러리 용액내의 화학적 성분을 이용하는 화학적인 방법을 병합하여 웨이퍼의 표면을 기계-화학적으로 연마한다. 즉, 웨이퍼 막질과 패드 사이의 기계적인 마멸효과와 슬러리내에 포함된 식각용 화학물질에 의한 연마의 효과를 동시에 이용하여 막질을 평탄화하는 방법이다. 이러한 CMP 장치는 회전하고 있는 평판테이블 위에 패드를 부착하고, 연마제인 슬러리를 슬러리 공급노즐을 통하여 패드 표면에 흘려주면서, 회전하고 있는 캐리어에 부착된 웨이퍼가 캐리어의 회전에 의해 회전하면서 연마되는 것이다.
얕은 트렌치 소자분리(shallow trench isolation)를 위한 CMP를 진행한 후에는 칩내에 활성 영역과 필드 산화막의 밀도 및 크기의 차이에 따라 실리콘 질화막(Si3N4막)의 잔류 두께 변화가 발생하게 되어 저지막인 실리콘 산화막을 인산(H3PO4) 용액에 스트립하고 나면 활성 영역을 기준으로 하여 필드 산화막 두께가 칩내에서 크게 변화를 나타내게 된다. 이를 개선하기 위하여 CMP 전에 발생하는 단차영역을 제거시켜 주기 위하여 사진 식각 공정을 이용하여 단차가 높은 부분을 건식 식각 방식으로 제거하여 사전 평탄화를 실시한다. 또한 소자분리 기법으로 CMP를 진행함에 따라 기존의 국부산화(LOCOS) 공정과는 달리 표면이 완전 평탄화가 됨에 따라 후속의 사진 식각 공정에서 사용하는 정렬 마크(Alignment Mark)도 평탄화가 이루어지게 되므로 정렬 시그날(Alignment Signal)의 불량도 초래하게 되었다.
이를 개선하기 위한 공정으로 크게 얕은 트렌치 소자분리를 위한 CMP 및 실리콘 질화막의 제거 후 별도의 사진 식각 공정을 추가하여 정렬키(Alignment Key) 부위에 단차를 구현하는 방법과 얕은 트렌치 소자분리를 위한 CMP 전에 사전 평탄화를 위한 마스크와 정렬키 개구를 위한 마스크를 동일 마스크로 사용함으로써 한번에 사전 평탄화 및 정렬키 부위에 단차를 구현하는 방법이 있다. 후자의 방법은 한번의 사진 식각 공정만으로 전자와 동일한 효과를 얻을 수 있으므로 공정이 단순화된다. 그러나 얕은 트렌치 소자분리을 위한 CMP 전에 정렬키 단차부가 존재함으로써 CMP시 단차부에 종래의 클리닝 방법으로는 제거가 곤란한 CMP 슬러리 및 패드 잔류물(CMP 장치의 폴리우레탄 성분의 폴리싱 패드가 마멸에 의해 잔류된 패드 잔류물을 말함, 이하 동일함)이 남아 있게 되며, 이는 후속 클리닝 배스(Cleaning Bath)의 오염 및 정렬시의 시그날 불량 문제를 야기하고 있다.
본 발명이 이루고자 하는 기술적 과제는 CMP 공정 후의 슬러리 및 패드 잔류물을 제거하는 반도체 소자의 클리닝 방법을 제공함에 있다.
도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 얕은 트렌치 소자분리를 위한 CMP전에 사전 평탄화를 위한 사진 식각 공정과 정렬 마크 단차 형성을 위한 사진 식각 공정을 동시에 진행하는 방법을 공정순서에 따라 도시한 단면도들이다.
도 2는 종래의 CMP 후의 정렬키 단차 부위의 슬러리 및 패드 잔류물을 나타낸 VSEM(Vertical Scanning Electron Microscope) 사진이다.
도 3은 본 발명의 바람직한 실시예에 따른 클리닝 공정을 진행하는 경우의 슬러리 및 패드 잔류물이 제거되는 양상을 보이는 VSEM 사진이다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 얕은 트렌치 소자분리를 위한 화학 기계적 연마 전의 사전 평탄화를 위한 사진 식각 공정과 정렬 마크에 단차를 형성하기 위한 사진 식각 공정을 동시에 진행하는 반도체 제조 방법에 있어서, 슬러리 잔류물 제거를 위해 알카리계 세정액을 사용하는 알카리계 세정 단계 및 폴리우레탄 성분의 패드 잔류물 제거를 위해 황산 세정 또는 산소 플라즈마로 애슁하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 클리닝 방법을 제공한다.
상기 슬러리 잔류물 제거를 위한 알카리계 세정액은 수산화 암모늄, 과산화수소 및 탈이온수의 혼합액이고, 후속 세정 설비나 애슁 챔버를 슬러리 오염으로부터 보호하기 위하여 상기 패드 잔류물 제거를 위한 황산 세정 또는 산소 플라즈마로 애슁하는 단계 전에 알카리계 세정을 실시하는 것이 바람직하다.
상기 폴리우레탄 성분의 패드 잔류물 제거를 위한 산성 세정액은 황산 및 과산화수소의 혼합액이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야의 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 본 발명의 범위를 한정하는 것으로 해석되어져서는 아니된다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 얕은 트렌치 소자분리를 위한 CMP 전에 사전 평탄화를 위한 사진 식각 공정과 정렬 마크 단차 형성을 위한 사진 식각 공정을 동시에 진행하는 방법을 공정순서에 따라 도시한 단면도들이다. 여기서 (1)은 셀영역(cell area)을, (2)는 정렬 마크 영역(alignment mark area)을 나타낸다.
도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막 및 실리콘 질화막을 순차적으로 증착한다. 이어서 상기 실리콘 질화막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 반도체 기판(10)이 노출될 때까지 소자분리영역 상의 실리콘 질화막 및 패드 산화막을 식각한다. 상기 포토레지스트 패턴을 제거한 후, 상기 패터닝된 실리콘 질화막(12)을 마스크로 하여 소자분리영역인 반도체 기판(10)을 식각하여 트렌치를 형성한다. 상기 트렌치가 형성된 반도체 기판(10)의 전면에 상기 트렌치를 메우기 위해 절연막(16)을 도포한다.
도 1b를 참조하면, CMP 전에 발생하는 단차영역을 제거시키고 정렬키 부위에 단차를 형성시켜 주기 위하여 포토레지스트 패턴(18)을 형성한다.
도 1c를 참조하면, 상기 포토레지스트 패턴(18)을 마스크로 사용하여 단차가 높은 부분 및 정렬키 단차부를 형성할 영역을 건식 식각하여 CMP 전에 사전 평탄화 및 정렬키 단차부를 형성한다.
도 1d를 참조하면, 상기 포토레지스트 패턴(18)을 제거한다.
도 1e를 참조하면, 상기 실리콘 질화막(14)이 노출될 때까지 CMP 공정을 진행하여 상기 절연막(16a)을 제거한다.
이어서, 상기 CMP 공정 진행후, 본 발명의 바람직한 실시예에 따른 반도체 소자의 클리닝을 실시한다.
본 발명의 바람직한 실시예에 따른 반도체 소자의 클리닝을 실시한 후에는 상기 실리콘 질화막(14)을 제거하고, 후속 공정을 진행한다.
도 2는 종래의 CMP 후의 정렬키 단차 부위의 슬러리 및 패드 잔류물을 나타낸 VSEM(Vertical Scanning Electron Microscope) 사진이다. 여기서, A는 필드 산화막을, B는 슬러리 잔류물을, C는 패드 잔류물을 나타낸다.
도 2을 참조하면, CMP시의 전단력(Shere force)에 의해 정렬키 단차부에서 패드와 웨이퍼 패턴간의 마찰로 패드의 마멸이 집중적으로 발생하며, 또한 정렬키형태상 연마가 진행되면서 슬러리가 빠져나가지 못하고 축적되는 문제가 발생하게 된다. 따라서 이러한 패드 잔류물(C)과 슬러리의 고착(B)이 반복됨에 따라서 정렬키 단차부에는 패드(C) 및 슬러리(B)가 혼재되어 있는 유기 및 무기물성 복합 잔류물이 매우 단단하게 고착되게 된다.
본 발명은 실리카 성분(pH 12이상에서 용해됨)의 슬러리 잔류물(B) 제거를 위한 알카리계 세정 단계 및 폴리우레탄 성분의 패드 잔류물(C)을 산화시켜 제거할 수 있는 황산 세정 또는 산소 플라즈마로 애슁(ashing)하는 단계를 포함하는 클리닝 방법을 제공한다.
상기 알카리계 세정 단계는 1 배치 1 드레인(1 Batch 1 Drain) 방식으로서 배스내에 슬러리 성분의 잔존을 최소화시켜야 하며, 후속의 황산 세정 배스나 애슁 챔버의 오염 방지를 위해서는 슬러리 잔류물(B) 제거 단계가 후속의 황산 세정 또는 산소 플라즈마 애슁 단계보다 선행되는 것이 바람직하다. 실리카 성분의 슬러리 잔류물(B) 제거를 위한 알카리계 세정액은 수산화 암모늄(NH4OH), 과산화수소(H2O2) 및 탈이온수(Deionized Water)의 혼합액을 사용하는 것이 바람직하다. 상기 알카라계 세정 공정은 알카리계 세정액을 사용하여 60℃ 이상의 온도에서 30분 이상 처리하는 것이 바람직하다. 본 발명의 바람직한 실시예에서는 NH4OH:H2O2:DI-H2O의 부피비는 1:4:20으로 하였다. 상기 알카리계 세정액은 예를들면, H2O2가 H2O + O2로 분리되어 강한 산화 작용으로 표면 유기물질들이 산화되면서 용해되게 하며, NH4OH는 이온으로 분리된 후 금속 물질들이 물에 잘 용해되는 복합물질을 형성하게 한다. 이과정을 통하여 표면의 유기 물질로된 슬러리 잔류물(B)과 Au, Ag, Cu, Ni, Cd, Zn, Co, Cr 등과 같은 잔존하는 금속 불순물들도 동시에 제거된다.
상기 황산 세정 단계는 슬러리의 오염의 문제가 없으므로 동일 세정액으로 다수의 세정 공정을 진행할 수 있다. 폴리우레탄 성분의 패드 잔류물(C) 제거를 위한 황산 세정액은 황산(H2SO4) 및 과산화수소(H2O2)의 혼합액으로서, 황산 세정은 100℃ 이상의 온도에서 10분 내지 20분 정도 처리하는 것이 바람직하다. 본 발명의 바람직한 실시예에서는 H2SO4:H2O2의 부피비는 6:1로 하였다.
상기 애슁 단계는 산소 플라즈마를 사용한다. 즉, 폴리우레탄 성분의 패드 잔류물(C)은 탄소를 함유하고 있으므로, 산소 플라즈마에 의하여 CO 또는 CO2형태로 애슁되어 제거된다.
도 3은 본 발명의 바람직한 실시예에 따른 클리닝 공정을 진행하는 경우의 슬러리 및 패드 잔류물이 제거되는 양상을 보이는 VSEM 사진이다. 도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 클리닝 방법, 즉 알카리계 세정 단계 및 황산 세정 단계를 실시한 후에는 슬러리(B) 및 패드 잔류물(C)이 완전히 제거된 모습을 볼 수 있다. 여기서, (3)은 CMP 후 클리닝 전의 슬러리 및 패드 잔류물의 모습을 나타낸 VSEM 사진이다. (4)는 알카리계 세정 공정을 20분간 실시한 후의 슬러리 및 패드 잔류물의 모습을 나타낸 VSEM 사진이다. (5)은 알카리계 세정 공정을 10분간 더 추가 실시한 후의 슬러리 및 패드 잔류물의 모습을 나타낸 VSEM 사진이다. (6)는 상기 알카리계 세정 공정 실시 후, 황산 세정 공정을 실시한 후의 슬러리 및패드 잔류물이 제거된 모습을 나타낸 VSEM 사진이다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백하다.
본 발명에 의한 반도체 소자의 클리닝 방법에 의하면, CMP 공정후 정렬키 단차부에 생긴 슬러리 및 패드 잔류물을 효과적으로 제거할 수 있다.

Claims (3)

  1. 얕은 트렌치 소자분리를 위한 화학 기계적 연마 전의 사전 평탄화를 위한 사진 식각 공정과 정렬 마크에 단차를 형성하기 위한 사진 식각 공정을 동시에 진행하는 반도체 제조 방법에 있어서,
    슬러리 잔류물 제거를 위해 알카리계 세정액을 사용하는 알카리계 세정 단계; 및
    폴리우레탄 성분의 패드 잔류물 제거를 위해 황산 세정 또는 산소 플라즈마로 애슁하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 클리닝 방법.
  2. 제1항에 있어서, 상기 슬러리 잔류물 제거를 위한 알카리계 세정액은 수산화 암모늄, 과산화수소 및 탈이온수의 혼합액이고, 후속 세정 설비나 애슁 챔버를 슬러리 오염으로부터 보호하기 위하여 상기 패드 잔류물 제거를 위한 황산 세정 또는산소 플라즈마로 애슁하는 단계 전에 알카리계 세정을 실시하는 것을 특징으로 하는 반도체 소자의 클리닝 방법.
  3. 제1항에 있어서, 상기 폴리우레탄 성분의 패드 잔류물 제거를 위한 황산 세정액은 황산 및 과산화수소의 혼합액인 것을 특징으로 하는 반도체 소자의 클리닝 방법.
KR1020000042751A 2000-07-25 2000-07-25 반도체 소자의 클리닝 방법 KR20020009212A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000042751A KR20020009212A (ko) 2000-07-25 2000-07-25 반도체 소자의 클리닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000042751A KR20020009212A (ko) 2000-07-25 2000-07-25 반도체 소자의 클리닝 방법

Publications (1)

Publication Number Publication Date
KR20020009212A true KR20020009212A (ko) 2002-02-01

Family

ID=19679819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000042751A KR20020009212A (ko) 2000-07-25 2000-07-25 반도체 소자의 클리닝 방법

Country Status (1)

Country Link
KR (1) KR20020009212A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778192B (zh) * 2017-12-15 2022-09-21 日商東京威力科創股份有限公司 在蝕刻殘留物移除期間保護基板上特徵部的水性清潔溶液及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778192B (zh) * 2017-12-15 2022-09-21 日商東京威力科創股份有限公司 在蝕刻殘留物移除期間保護基板上特徵部的水性清潔溶液及方法

Similar Documents

Publication Publication Date Title
TWI604517B (zh) Substrate processing apparatus, substrate processing method and substrate processing liquid
US5478436A (en) Selective cleaning process for fabricating a semiconductor device
US7033978B2 (en) Post-planarization clean-up
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
KR20110120208A (ko) 반도체 기판의 표면 처리 방법
US6114215A (en) Generating non-planar topology on the surface of planar and near-planar substrates
KR20120035856A (ko) 반도체 장치의 제조 방법
KR20020009212A (ko) 반도체 소자의 클리닝 방법
KR100845966B1 (ko) 웨이퍼 세정 방법
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR19990048785A (ko) 반도체 소자의 세정방법
KR100190102B1 (ko) 세정 용액 및 이를 이용한 세정방법
KR100596768B1 (ko) 반도체장치의 화학기계적연마 방법
KR100814259B1 (ko) 반도체 소자의 제조 방법
KR100713345B1 (ko) 반도체 소자의 샐로우 트렌치 분리 구조 제조방법
KR960013781B1 (ko) 필드산화막 제조방법
KR20020048647A (ko) 반도체소자의 세정 방법
KR100561524B1 (ko) 소자 분리막 형성 방법
JP2003124310A (ja) 半導体装置の製造方法
KR930011114B1 (ko) 반도체기판의 표면세정방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR100277869B1 (ko) 반도체 소자의 격리영역 형성방법
KR20030059405A (ko) 이중 게이트 산화막 제조 방법
KR19990004568A (ko) 반도체 소자의 평탄화 방법
KR19980084291A (ko) 세정방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination