CN104272436A - 用于形成光电子装置的技术 - Google Patents

用于形成光电子装置的技术 Download PDF

Info

Publication number
CN104272436A
CN104272436A CN201380023625.3A CN201380023625A CN104272436A CN 104272436 A CN104272436 A CN 104272436A CN 201380023625 A CN201380023625 A CN 201380023625A CN 104272436 A CN104272436 A CN 104272436A
Authority
CN
China
Prior art keywords
substrate
layer
workpiece
additional materials
splitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380023625.3A
Other languages
English (en)
Inventor
弗兰乔斯·J·亨利
西恩·康
艾伯特·拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Genesis Corp
Original Assignee
Silicon Genesis Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Genesis Corp filed Critical Silicon Genesis Corp
Publication of CN104272436A publication Critical patent/CN104272436A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3027—IV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

描述了涉及使用粒子加速器光束来从大块基板形成材料的薄膜的实施方式。在具体实施方式中，具有顶表面的大块基板被暴露到加速粒子的光束中。在某些实施方式中，该大块基板可包括GaN；在其他实施方式中，该大块基板可包括(111)单晶硅。然后，通过沿着由从光束灌输的颗粒形成的劈裂区域进行受控劈裂过程将薄膜或薄片材料与所述大块基板分离。在某些实施方式中，该分离的材料被直接结合在光电子装置内，例如，与从GaN大块材料劈裂的GaN薄膜。在一些实施方式中，该分离的材料可被用作模板，用于对光电子装置有用的的半导体材料(例如，GaN)的进一步生长。

Description

用于形成光电子装置的技术
交叉引用相关申请
本专利申请要求于2012年5月4日提交的美国临时专利申请61/643,180号(代理人案号83020-027700US-840008)以及于2013年5月2日提交的美国非临时专利申请13/886,129号(代理人案号83020-027710US-874620)的优先权，通过引用实际上将这些申请案共有并且将其全部并入本文中。
技术领域
本发明的实施方式大致涉及包括用于使用层转移技术来形成基板的方法和结构的技术。某些实施方式使用加速器过程，用于在包括诸如发光二极管(LED)和半导体激光的光电子装置的各种应用中制造半导体膜。但是要认识到，本发明具有更广泛的适用性；其还可应用于其他类型的应用中，诸如，用于三维包装集成半导体装置、光子或光伏装置、压电装置、平板显示器、微机电系统(“MEMS”)、纳米技术结构、传感器、致动器、集成电路、生物和生物医学装置等。
背景技术
某些实施方式可包括用于从具有大块形式的材料(诸如单晶硅锭或GaN锭)劈裂独立的膜的方法和设备。这种独立的膜可用作用于形成诸如LED的光电子装置的模板。但是，要认识到，本发明的实施方式具有更广泛的适用性；还可应用于其他类型的应用中，诸如，用于集成半导体装置的三维包装、光子装置、压电装置、平板显示器、微机电系统(“MEMS”)、纳米技术结构、传感器、致动器、集成电路、生物和生物医学装置等。
半导体材料具有很多用途，例如，用于形成逻辑装置、太阳能电池，并且越来越多地用于照明。可用于照明的一种半导体装置是发光二极管(LED)。与传统的白炽灯或者甚至荧光灯照明技术相比，LED在更少的功耗和可靠性方面提供明显的优点。可用于照明的另一种半导体装置是激光。人们发现根据半导体原理进行操作的激光越来越适用于显示器和其他应用中。
这种光电子装置依赖于显示半导体特性的材料(诸如硅)以及III/V型材料(诸如氮化镓(GaN))。通常使用多晶硅(即，多晶的硅)和/或单晶硅材料制造硅。GaN还可用于各种程度的晶级中。然而，通常难以制造这些材料。
此外，在被称为“截口损失”的传统制造期间，硅和其他半导体材料经受材料损耗，其中，锯切过程从浇铸的或生长的晶锭中消除了大约40％并且甚至高达60％的原始材料，并且将材料分成薄片形状因数。这是为光电子应用制备昂贵的半导体材料的非常低效的方法。
具体地，用于将单晶硅或其他半导体材料制成电子装置的传统技术通常包括使薄单晶硅层或其他半导体材料层与原生长的锭或晶锭物理分离。这样一种传统的制造技术是内径(ID)锯切。
ID锯切技术采用圆锯，该圆锯具有位于其内径上的刀片。锭被推动通过锯的中心，直到期望的薄片厚度位于锯的另一侧。在锯旋转时，然后，提高或降低锯，以使刀片割穿锭。ID锯切方法有大量可能的缺点。
一个缺点在于，锯必须具有最小的厚度，该厚度足以强大，以承受锯切行为的压力。然而，通过该切割，丧失与该锯厚度(截口)对应的大量硅材料。使用能可靠地用于锯切锭的即使最薄的锯片，也可造成截口丧失昂贵的纯单晶硅。例如，典型的锯片截口具有300μm的宽度，其中，单独的切片薄片可具有仅仅800μm的宽度。使用传统的薄片锯切技术可造成昂贵的纯原始材料的截口损耗，该损耗量高达整个锭的60％。传统的ID锯切技术的另一个缺点在于，一次可仅仅分离一个切片，从而限制生产量并且提高成本。
部分响应于锯切的有限生产量，发展了线锯切的替换的传统技术。在线锯切时，提供了快速移动平行线的网络。然后，在包括油和研磨剂的环境中，锭的侧与移动的线接触，造成同时将该薄片切成多个薄片。该技术相对ID锯切的优点包括平行锯切晶锭，并且制造180-250μm的更薄薄片，具有更加适度的190-250μm的截口损耗。虽然有效，但是传统的线锯切也有缺点，具体是由线的厚度引起的大约50％的依然显著的截口损耗以及基板暴露到油和研磨剂中造成的污染。
综上所述，可以看出，非常需要用于形成具有高质量以及低成本的合适的基板材料的技术。同样期望用于制造基于半导体的光电子装置的划算且有效的技术。
发明内容
实施方式涉及使用粒子加速器光束从大块基板形成材料的薄膜。在具体实施方式中，具有顶表面的大块基板(例如，原料基板)被暴露到加速粒子的光束中。在某些实施方式中，该大块基板可包括GaN；在其他实施方式中，该大块基板可包括(111)单晶硅。然后，通过沿着由从光束灌输的颗粒形成的劈裂区域进行受控劈裂过程，薄膜或薄片材料与大块基板分离。在某些实施方式中，这种分离的材料直接结合在光电子装置内，例如，GaN膜与GaN大块材料劈裂。在一些实施方式中，这种分离的材料可用作模板，用于对光电子装置有用的半导体材料(例如，GaN)的进一步生长。
本发明的一些实施方式提供了一种方法，该方法包括：设置工件，所述工件支撑额外材料的层；引入多个粒子通过所述额外材料，以在所述工件内形成劈裂区域；以及施加能量，以从所述工件的剩余部分劈裂包括额外材料的所述层的工件材料的分离厚度。该方法还包括处理额外材料的所述层以及将额外材料的所述层结合至基板，所述基板的热膨胀系数大致等于额外材料的所述层的热膨胀系数。
在该方法的另一个实施方式中，额外材料的所述层在一温度下形成在工件的顶。
在另一个实施方式中，在额外材料的所述层与工件材料之间的失配形成了低于足以在额外材料的所述层内成核并且传播缺陷的阈值的应力水平。
在另一个实施方式中，处理额外材料层包括减轻在额外材料的所述层中的应力水平。
在另一个实施方式中，减轻应力水平包括去除工件材料。
在另一个实施方式中，去除工件材料包括蚀刻。
在另一个实施方式中，减轻应力水平包括将额外材料层结合至张力减轻基板(SRS)，然后，改变SRS的特性。
在另一个实施方式中，SRS包括压电材料，并且改变所述特性包括改变压电材料的尺寸。
在另一个实施方式中，SRS包括结合至额外材料的表面，并且改变所述特性包括将所述表面从固态变成液态。
在另一个实施方式中，设置工件包括设置支撑GaN作为额外材料的所述层的单晶硅工件。
在另一个实施方式中，设置单晶硅工件包括设置(111)单晶硅工件。
在另一个实施方式中，额外GaN层包括在大约700-900℃之间的温度下由低温外延生长过程形成的厚度在大约0.1-1μm之间的层。
在另一个实施方式中，额外GaN层包括厚度等于或低于临界厚度的层，在电子材料杂志的卷30，7号，821-824(2001)页中的作者为Jothilingam等人的“A Study of Cracking in GaN Grown on Silicon by Molecular BeamEpitaxy”的图1中指出了所述临界厚度。
在另一个实施方式中，其中，结合包括在额外材料层与基板之间能释放地结合。
在另一个实施方式中，能释放地结合基于额外材料层的表面粗糙度和/或基板的表面粗糙度。
在另一个实施方式中，工件材料的分离厚度在大约10-100μm之间。
在另一个实施方式中，设置工件包括设置支撑GaN作为额外材料的所述层的硅或蓝宝石工件。
本发明的一些实施方式提供了一种形成压电装置的工件，所述工件包括：晶体材料的层，其具有与半导体材料的覆盖膜的形成兼容的晶格常数；以及基板，结合至与材料的所述层的第二表面相反的晶体材料的所述层的第一表面，半导体材料的所述覆盖膜将形成在所述第二表面上，所述基板的热膨胀系数大致等于晶体材料的所述层的热膨胀系数。
在另一个实施方式中，晶体材料的所述层显示了低于足以在晶体材料内成核并且传播缺陷的阈值的应力水平。
在另一个实施方式中，在所述基板与晶体材料的所述层之间的失配形成了不足以生成超过大约1×104缺陷/cm2的所述应力水平。
在另一个实施方式中，在所述基板与晶体材料的所述层之间的失配形成了不足以生成超过1×106缺陷/cm2的应力水平。
在另一个实施方式中，晶体材料层包括非热应力减轻材料。
在另一个实施方式中，晶体材料层包括GaN并且基板包括金属。
在另一个实施方式中，金属基板的热膨胀系数在大约900-1200℃之间的温度范围内大约等于GaN的热膨胀系数。
在另一个实施方式中，根据基板的粗糙度和/或材料的所述层的粗糙度，所述基板被能释放地结合至晶体材料的所述层。
在另一个实施方式中，基于介入牺牲层，所述基板被能释放地结合至晶体材料的所述层。
在另一个实施方式中，所述介入牺牲层包括氧化物。
本发明的一些实施方式提供了一种方法，包括：设置工件，所述工件在界面上支撑额外材料的层；将多个加速粒子引向所述额外材料，以在所述界面或所述界面附近形成劈裂区域，以及施加能量，以从所述工件的剩余部分劈裂包括额外材料的所述层的工件材料的分离厚度。该方法还包括处理额外材料的所述层；以及将额外材料的所述层结合至基板，所述基板的热膨胀系数大致等于额外材料的所述层的热膨胀系数。
在另一个实施方式中，额外材料的所述层在一温度下形成在工件的顶。
在另一个实施方式中，在额外材料的所述层与工件材料之间的失配形成了低于足以在额外材料的所述层内成核并且传播缺陷的阈值的应力水平。
在另一个实施方式中，处理额外材料层包括减轻在额外材料的所述层中的应力水平。
在另一个实施方式中，减轻应力水平包括去除工件材料。
在另一个实施方式中，去除工件材料包括蚀刻。
在另一个实施方式中，其中，减轻应力水平包括将额外材料层结合至张力减轻基板(SRS)，然后，改变SRS的特性。
在另一个实施方式中，所述SRS包括压电材料，并且改变所述特性包括改变压电材料的尺寸。
在另一个实施方式中，所述SRS包括结合至额外材料的表面，并且改变所述特性包括将所述表面从固态变成液态。
在另一个实施方式中，设置工件包括设置支撑GaN作为额外材料的所述层的单晶硅工件。
在另一个实施方式中，设置单晶硅工件包括设置(111)单晶硅工件。
在另一个实施方式中，所述GaN额外层包括在大约700-900℃之间的温度下由低温外延生长过程形成的厚度在大约0.1-1μm之间的层。
在另一个实施方式中，所述GaN额外层包括厚度等于或低于临界厚度的层，在电子材料杂志的卷30，7号，821-824(2001)页的作者为Jothilingam等人的“A Study of Cracking in GaN Grown on Silicon byMolecular Beam Epitaxy”的图1中指出了所述临界厚度。
在另一个实施方式中，结合包括在额外材料层与基板之间能释放地结合。
在另一个实施方式中，所述能释放地结合基于额外材料层的表面粗糙度和/或基板的表面粗糙度。
在另一个实施方式中，所述工件材料的分离厚度在大约10-100μm之间。
在另一个实施方式中，设置工件包括设置支撑GaN作为额外材料的所述层的硅或蓝宝石工件。
可参照说明书的剩余部分和示图，实现进一步理解本发明的特性和优点。
附图说明
图1为示出根据本发明的一个实施方式使用层转移过程的方法的简化过程流程。
图1A-D显示了根据各种实施方式的控制劈裂的步骤。
图2为示出一个替换的实施方式的简化过程流程。
图2A绘制了根据GaN厚度和基板温度的位错的开始。
图3为示出另一个替换的实施方式的简化过程流程。
图3A为示出另一个替换的实施方式的简化过程流程。
图4为示出根据某些实施方式可用于形成光电子装置的各种步骤的示图。
图5-11示出了各种层转移过程的某些步骤。
图12-22为示出受控劈裂技术的简化图。
图23A为示出将体现为流体或气体的高压喷射的动态压力用于从原料薄片分离材料的薄膜的受控劈裂技术的简化图。
图23B为示出根据一个实施方式使用静态压力来从原料薄片分离材料的薄膜的受控劈裂技术的简化图。
图24为示出使用静态流体压力来从原料薄片分离材料的薄膜的简化图。以及
图25-29为示出用于形成绝缘硅片基板的方法的简化剖视图。
具体实施方式
根据本发明的实施方式，提供了包括用于形成基板的方法的技术。更具体而言，根据本发明的实施方式提供了一种从半导体材料中形成材料的层的方法。在具体实施方式中，使用多个高能量粒子来促使在半导体基板中形成劈裂平面提供材料的层。根据本发明的实施方式的方法可用于各种应用中，包括但不限于光电子装置、半导体装置封装、光伏电池、MEMS装置等。
根据本发明的某些实施方式，独立的膜可与大块材料分开。在一个实施方式中，利用高能量灌输，厚度为10μm或更大的半导体材料(例如，单晶硅)的独立层可与大块锭分开。通过这种方式劈裂锭，大幅减少了在传统的刀片切割过程中在截口中丧失的半导体材料的量。除了增强劈裂行为的效率，对于限制和控制对分离的材料的辐射损伤，管理参数(例如，离子剂量和温度轮廓)也很重要。所产生的劈裂的独立的膜可特别适用于照明，例如，LED或激光装置。
为了以下公开的目的，“独立的膜”或“独立层”被定义为为材料的膜，该材料可保持其结构整体性(即，不崩溃或分离)，而不与支撑部件(例如，处理或转移基板)进行接触。通常，不能无破裂地处理非常薄的膜(例如，比大约5-10μm更薄的硅膜)。通常，使用支撑结构，操纵这种薄膜，还需要该支撑结构来首先产生薄膜。使用支架，可有助于处理更厚的膜(即，厚度在10-50μm之间的硅膜)，但是这种支架并非强制性。因此，本发明的实施方式涉及制造厚度大于10μm的硅的独立的膜。而且，为了以下公开的目的，可交换地使用术语“基板”和“瓦片”。
根据本发明的实施方式不限于形成独立的膜。替换的实施方式可涉及形成由基板支撑的膜。而且，无论在各种应用中使用的膜是真正的独立式还是在处理期间通过处理或转移基板来支撑，经处理的电池都通常安装在机械表面(例如，玻璃或塑料)上，用于最终用作照明模块的完整部分。
而且，为了以下公开的目的，“大块材料”表示具有大块形式的材料。这种大块材料的实例包括生长的单晶硅的大致圆形锭或晶锭或者生长的单晶硅锭，该生长的单晶硅锭具有修剪成显示除了大致圆形横断面以外的形状的侧。大块材料的其他实例包括多晶硅板或基板，其显示了方形、矩形或梯形剖面。下面描述大块材料的另外一些实例。
在一个具体实施方式中，本发明可连续地用于使独立层的多个切片与单个锭(例如，硅晶锭)分开。即，根据一个具体实施方式，可重复该方法，以连续地劈裂切片(与从烤面包中切割面包块相似)。当然，可具有其他变化、修改以及替换。
图1显示了根据一个实施方式的过程流程100的一个实例。在该过程流程的第一步骤102中，提供了原料基板，该基板包括具有大块形式的GaN，作为锭。虽然在该具体实施方式中，原料基板包括GaN，但是这并非必需。根据各种实施方式的原料基板可为硅薄片、锗薄片、硅锗材料、碳化硅支撑材料、III/V族化合物、这些中的任意组合等。
在可选的步骤104中，例如，在从先前的层转移过程中重新使用锭时，GaN锭的表面可被抛光。在步骤106中，GaN锭使用加速粒子进行灌输，以形成劈裂区域。在某些实施方式中，该劈裂区域可位于在大块材料的表面之下的在大约10-20μm之间的深度。劈裂区域的形成取决于目标材料、目标材料的晶体定向、灌输粒子的特性、灌输的剂量、能量以及温度、以及灌输的方向等因素。下面进一步详细地讨论这种灌输，并且这种灌输可分享结合以下专利申请详细描述的一个或多个特性，所有这些专利申请的全文并入本文中，以作参考：美国专利申请12/789,361号；美国专利申请12/730,113号；美国专利申请11/935,197号；美国专利申请11/936,582号；美国专利申请12/019,886号；美国专利申请12/244,687号；美国专利申请11/685,686号；美国专利申请11/784,524号；美国专利申请11/852,088号。
在可选的下一个步骤108中，被灌输的大块材料的表面与基板结合，该基板可为处理基板。该结合实际上可为临时结合，或者可更永久。结合可使用技术，包括但不限于静电结合、等离子体结合、根据由表面粗糙度引起的原子间力进行的结合、结合剂等。
利用一个或多个相结合的各种技术，可实现可靠的结合。一个这种技术是使用薄介入层(例如，二氧化硅)，稍后，牺牲该介入层，以产生分离。根据某些粗糙度体制，还可实现可释放的结合，例如，如Cui等人在“The Effect of Surface Roughness on Direct Wafer Bonding”的应用物理杂志的卷85、10号、7448-7454(1999)页中所公开的，该申请的全文实际上并入本文中，以作参考。
处理基板可为玻璃、石英、聚合物、金属或金属合金或其他复合材料等。在其他实施方式中，处理基板可为任何均匀的、梯度或多层材料或这些材料的任意组合。即，处理基板可由几乎任何单晶、多晶或者甚至非晶型基板制成。基板可由SiC制成。此外，基板可由III/V材料制成，诸如，砷化镓、氮化镓(GaN)等。此外，处理基板可为金属或金属合金、碳化硅、锗、硅、玻璃或石英组合、塑料以及聚合物。
可提供支撑基板，以为处理基板结构增加硬度。优选地，支撑基板具有适合于提供多层结构的有效偏转特性的厚度以及材料，该多层结构至少由支撑基板和处理基板构成，以适合于硅支撑材料的厚度从原料基板被在转移处理基板的面上。仅仅作为一个实例，支撑基板可为用于石英处理基板的硅薄片。其他类型的材料和某些厚度(例如，塑料、金属、玻璃、石英、复合材料等)可用于为组合的支撑和处理基板结构提供硬度。当然，本领域的技术人员会认识到其他变化、修改以及替换。
在下一个步骤110中，使用劈裂区域，使大块材料的被灌输面的材料厚度与大块材料分开。在某些实施方式中，这产生了厚度在大约10-20μm之间的半导体材料的分离层。
利用应用各种形式的能量，可发生劈裂，并且劈裂可显示在上面通过引用包含的任何专利申请中公开的一个或多个特征。在一个具体实施方式中，利用在包含被灌输的大块材料的高压室内通过静态气体的形式施加的压缩力，可发生这种劈裂。于2011年9月2日提交13/225,172，代理人案号为83020-027500US-819632。在美国专利号6,013,563中也描述了用于根据具体实施方式实现劈裂的具有各种形式的能量应用，该专利实际上并入本文中，以作参考。
下面结合以下示图并且更详细地进行描述，劈裂过程本身可包括一个或多个步骤。图1A-D示出了根据某些实施方式的控制劈裂过程的简化图。
图1A显示了在劈裂之前被灌输的大块材料102，在一个具体实施方式中，该材料可为GaN。劈裂区域101位于在表面103之下的深度d。
图1B显示了第一劈裂步骤，其中，将能量应用于劈裂发起区域，造成开始劈裂。这种劈裂发起步骤的一个实例是应用具有光子束109的形式的能量，例如，来源于激光。该转移的能量造成开始劈裂，如图所示。
图1C显示了第二劈裂步骤，其中，应用额外能量111，造成在该劈裂区域中传播劈裂。劈裂继续传播，使材料厚度摆脱大块材料。
要注意的是，在某些应用中，大块材料可显示对光学能量的传输的大致透明性。因此，为了将能量从入射光束中输送给劈裂发起区域，如图1D中所示，可提供吸收入射光子的薄覆盖层113。由该层113进行吸收，会产生热量，反过来将该热量传输通过大块材料到达劈裂发起区域。这种光吸收材料可为任何材料，并且在某些实施方式中，可包括SiC。在一些实施方式中，一旦发生期望的劈裂启动，就可去除光吸收材料。在某些实施方式中，在下面描述的一个或多个额外的处理步骤中，可保持光吸收材料。
虽然上文描述了应用具有入射光束的形式的能量，以实现劈裂，但是这并非必需。替换的实施方式可应用其他形式的能量来劈裂，包括但不限于基板的总体或局部加热，完全或部分来自加热灯、电子束或者甚至与粒子的灌输相关联的热能。
返回图1，在过程的下一个步骤112中，将基板上的劈裂材料的露出的表面抛光，以减少由任何劈裂过程造成的粗糙度。然后，可转移抛光的劈裂材料与下面的基板的组合，作为附加价值材料，用于进一步进行处理并且结合在光电子装置内。
根据本发明的某些实施方式，以上一系列步骤提供了一种方法。还可提供其他替换物，其中，可增加步骤，可去除一个或多个步骤，或者可按照不同的顺序提供一个或多个步骤。例如，在一个替换的实施方式中，在劈裂之后可发生基板结合，劈裂造成反过来与基板结合的独立的膜。
并且，虽然图1的实施方式显示了均匀的大块材料(在此处是GaN)的劈裂，但是这并非必需，并且其他实施方式可涉及包括大块材料的多层基板的劈裂。例如，图2显示了根据另一个实施方式的过程流程200的一个实例。在该过程流程的第一步骤202中，提供了具有大块形式的单晶硅，作为Si锭。该锭可显示单晶硅的一个典型结晶定向，例如，(111)。
在下一个步骤204中，在大块材料的顶形成额外材料层。在具体实施方式中，该额外层可包括薄层GaN。如在电子材料杂志的卷30，7号，821-824(2001)页的作者为Jothilingam等人的“A Study of Cracking in GaNGrown on Silicon by Molecular Beam Epitaxy”(实际上包含在本文中，以作参考)中所述，可在具有(111)定向的单晶硅基板之上形成具有低缺陷的薄GaN膜。在该特定的引用文献中，使用射频(RF)等离子源来激活AlN缓冲层。GaN膜在720-835℃之间的温度下生长，生长速率在0.2-0.55μm/hr的范围内。观察厚度为1μm或更小的GaN膜，以在特定的基板温度条件下不显示裂缝。
图2A来自Jothlingam的论文，绘制了GaN厚度与基板温度的对比，显示了“临界厚度”的值，在该值之下，通过生成裂缝和位错，不会减轻具有特定的生长温度的膜。通常，通过限制张力减轻膜所需要的能量，并且保持总厚度小于特定的临界厚度，非位错薄膜可在更低的温度下生长，没有大量缺陷。张力减轻过程包括热激活裂缝和位错的成核和传播。虽然具有更高的质量以及有限的缺陷密度，但是由于不能无位错地维持任何进一步生长的内建应力，所以这种膜在光电子装置中可具有有限值。例如，这种应力可发挥在用于工业LED过程的更高温度下造成位错的作用。为了在某些实施方式中减少或消除生成缺陷，可使用下面描述的非热张力减轻(例如，在步骤210中)。
某些实施方式可形成额外材料的膜，以用作模板，用于形成光电子装置所需要的额外材料的实际厚度。例如，该额外材料层可包括与形成半导体材料的覆盖膜兼容的晶格结构。例如，如下面进一步所讨论的，根据某些实施方式，如果在步骤210中使用非热张力减轻的中间步骤，那么在Jothlingam论文中由MBE在更低的生长温度下形成的高质量的薄GaN层适合于形成利用更快速操作过程的额外GaN。
在步骤206中，支撑额外材料的工件的表面灌输加速粒子，以形成劈裂区域。在某些实施方式中，该劈裂区域可位于在额外材料之下的在大约10-20μm之间的深度。此外，灌输的特定特性至少由上述因素确定，并且进一步包括额外材料的身份、厚度以及结晶定向。灌输可与各种包含的专利申请中的一个或多个共享特性。
在下一个步骤208中，覆盖劈裂区域的大块材料(包括额外材料)的厚度与剩余的大块材料分开，以形成独立层。根据在本文中以及在包含的专利申请中描述的一个或多个特性，可发生这种劈裂。
在下一个步骤210中，根据非热应力减轻步骤，可修改独立层材料。具体而言，在具体实施方式中，可去除分离厚度的大块材料，以在额外材料内容纳应力/张力。
例如，由于在单晶硅的晶格间距与额外GaN材料之间的失配，所以由在(111)单晶硅之上的分子束外延生长的GaN可变成具有应力。具体地，虽然硅显示了5.431埃的晶格间距，但是额外的覆盖GaN材料具有5.19埃的无应力c平面晶格间距。结果，GaN层在应力状态下生长，直到其应力能量超过屈服点，然后，通过生成缺陷和位错，膜将进行应力减轻。而且，由于在材料的层与基础基板材料之间的CTE失配，所以可生成额外的应力。在该实例中，由于GaN层的CTE大约为硅的CTE的两倍，所以生长的GaN膜在硅上的冷却生成可有助于生成缺陷的额外应力。
额外层经受的应力的幅度可为层厚、生长调节和/或膜的减轻程度等因素的函数。通常，在更低温度下生长的更博薄膜具有更低的减轻程度，从而具有更高的质量。完全或部分去除分开(111)硅的劈裂层，可用于减轻该张力，使GaN材料的减轻薄膜负责进一步处理，如下面所述。
在某些实施方式中，可化学地去除大块材料，例如，通过湿法蚀刻，例如，通过暴露在四甲基氢氧化铵(TMAH)中，去除分离厚度的单晶硅。还能具有除了湿法蚀刻以外的去除技术，例如，干法蚀刻或抛光。
在某些实施方式中，使用张力减轻基板(SRS)，可实现非热张力减轻。这种SRS具有允许通过受控的方式减轻生长的GaN层的张力的特性，避免形成缺陷。
如下面详细地所述，根据这种实施方式，非热张力减轻可涉及一个或多个以下步骤。
1、在张力减轻基板(SRS)上暂时结合硅/GaN劈裂组件的GaN侧。
2、选择性蚀刻GaN层的劈裂硅厚度。
3、改变SRS的表面张力特性，以通过受控的方式减轻GaN层。
4、在生长支持基板上结合减轻的GaN层，优选地为具有与GaN的热膨胀系数匹配的热膨胀系数(CTE)的基板。
5、使SRS基板脱离，使GaN在生长支持基板上。
6、制备GaN表面，用于外延生长(即，抛光、清洗)。
7、在更高的温度(例如，在大约900-1200℃之间)下生长额外层，例如，使用金属有机化学气相沉积(MOCVD)和氢化物气相外延(HVPE)。
根据某些实施方式，例如，SRS基板可包括压电(PZT)板。在这种实施方式中，在与GaN接触之后，施加给PZT板的电压的变化可改变PZT板的一个或多个尺寸(L)。通过这种方式，由SRS变化的形状(ΔL/L)造成的在该SRS板与和其连接的GaN之间的表面张力的量可能控制地改变，以减少GaN缺陷。
根据其他实施方式，SRS基板可包括具有在固态与液态之间可控地改变的表面的材料，例如，根据温度。在这种实施方式中，具有固态表面的SRS基板可结合至硅/GaN劈裂组件的GaN侧。随着硅被去除，SRS表面可随着时间转换成液态(即，随着温度的增大)，从而控制在膜中的张力。
这种SRS的实施方式以铟或其合金为特征，作为表面层。具体而言，随着周围环境(～160℃)足够小的温度变化，铟从固态变成液态，不希望在GaN中出现显著的额外张力(下面参照GaN CTE的讨论)。因此，甚至在温度变化时，热减轻在本文中称为“非热”。
要注意的是，由于去除硅/GaN劈裂组件的硅，所以正在进行的张力可造成剩余(变薄的)硅/GaN组件弯曲。因此，根据某些实施方式，具有充足的板块硬度的SRS可用于约束任何不需要的平面外运动。
用于消除由晶格间距失配造成的张力/应力的其他技术可单独地或者与生长后蚀刻相结合地使用。例如，在某些实施方式中，在生长之前，可从硅基板的表面中选择性地去除材料，例如，作为沟槽网络。由这种去除的材料提供的额外空间可用于容纳在其上生长的材料的层内出现的张力。
可用于消除由晶格失配引起的张力/应力的另一种技术可用于控制在形成材料膜期间具有的下面基板的形状。例如，基板的表面可显示凸形，用于使其晶格间距与覆盖层的晶格间距匹配。通过在物理上弯曲基板和/或使基板成形，可实现这种凸面轮廓。
某些实施方式可利用半导体材料的分开的以及非热张力减轻的厚度，以用作模板，用于形成光电子装置所需要的额外材料。因此，材料的这种额外膜可显示与模板兼容的晶格结构。由于其减轻的张力以及基板CTE匹配的特性，所以可形成半导体材料的覆盖膜，具有低缺陷密度。例如，根据Jothilingam论文，(111)单晶硅的分离厚度的晶格结构可特别适合于随后通过MBE形成高质量的薄GaN。尤其如果根据一个实施方式经受非热张力减轻，那么这种工件反过来适合于允许在更高的温度下通过更快速的操作过程形成GaN装置。
在下一个步骤212中，修改的额外材料可临时或永久地结合至基板。在某些实施方式中，该基板可包括具有与用于产生更多额外材料的条件兼容的CTE的材料。具体地，GaN(aGaN)的线性热膨胀系数大约为5.5x10-6K-1。
具有与GaN兼容的CTE的这种材料的实例可包括但不限于金属合金。可能合适的金属合金可包括钼，例如，钼铜合金或钼钨合金。
例如，在最初的GaN材料在单晶硅之上生长的一个实施方式中，在蚀刻单晶硅和张力减轻之后，GaN材料可结合至具有CTE的金属基板，该CTE与能够通过远远高于较慢的分子束外延技术的速率增加进一步的GaN(层)的高温过程兼容。这种更快速的GaN生长过程的实例包括但不限于金属有机化学气相沉积(MOCVD)和氢化物气相外延(HVPE)。
在利用SRS基板与GaN的临时结合的实施方式中，在增加CTE匹配的材料之前或之后，可去除该SRS基板。在增加CTE匹配的材料之后，去除SRS时，该CTE匹配的材料可位于GaN的相反侧上。
在下一个步骤214中，然后，可抛光与基板结合的应力缓解的额外材料的表面，以去除任何粗糙度。在这种抛光过程期间，具有与分离厚度的材料结合的CTE匹配的基板，可提供稳定性。
然后，可输送与额外材料结合的CTE匹配的基板，作为附加价值材料，用于进一步进行处理，例如，加厚额外材料并且包含在照明装置内。
刚刚描述的图2的过程流程旨在仅仅具有示例性，而没有限制性。例如，在其他实施方式中，执行步骤的顺序可不同。因此，在替换的实施方式中，在应力缓解/减轻之前，CTE匹配的基板可结合至包括额外材料的基板。
图3显示了根据另一个实施方式的过程流程300的一个实例。在该过程流程的第一步骤302中，提供了具有大块形式的单晶硅，作为Si锭。该锭可显示一个典型的结晶定向，例如，(111)。
在下一个步骤304中，锭的表面被灌输加速粒子，以形成劈裂区域。在某些实施方式中，该劈裂区域可位于在额外材料之下的在大约10-20μm之间的深度。此外，灌输的特定特性至少由上述因素确定。灌输可与一个或多个包含的专利申请共享特性。
在下一个步骤306中，覆盖劈裂区域的大块材料的厚度与剩余的大块材料分开，以形成独立层。根据在包含的专利申请中描述的一个或多个特性，可发生这种劈裂。
在下一个步骤308中，分离厚度的大块材料临时结合至基板。在某些实施方式中，该基板可包括具有热膨胀系数(CTE)的材料，该CTE与用于在分离厚度的大块材料的顶上产生材料的条件兼容。
在生长温度范围之上的CTE失配可生成以下有效失配(通过Jothilingam论文的等式(3))：
F＝ΔT*(αGrowth Substratc-αGaN)＝ΔT*ΔCTE
根据生长温度范围和厚度，通过选择适当地CTE匹配的生长基板(低ΔCTE)，可控制有效失配。选择生长基板特性，来在更高的温度下为略微压缩的应力生成0，还可有助于抑制缺陷成核和生长。
此外，一个实例是包括金属的基板，该金属的CTE与用于在分离厚度的(111)单晶硅大块材料之上形成GaN的高温过程兼容。如上面在Jothilingam论文中所述并且如图2A中所示，形成GaN的高质量膜的温度大约为700-900℃。然而，这仅仅是一个实例，并且其他实施方式可使用在不同的温度范围上具有CTE兼容性的基板。
在下一个步骤312中，可抛光分离厚度的大块材料的表面，以去除由先前的劈裂造成的任何粗糙度。在这种抛光过程期间，具有与分离厚度的材料结合的CTE匹配的基板，可提供稳定性。
如在步骤314中所示，然后，可输送与分离厚度的大块材料结合的CTE匹配的基板，作为附加价值产品，用于进一步进行处理，例如，形成额外材料。因此，在一个实施方式中，例如，根据Jothilingam论文，包括结合至金属基板的分离厚度的(111)单晶硅的工件可用作模板，用于形成高质量的薄层GaN，这反过来可提供模板，用于使用更快速的操作过程，形成进一步的GaN。在某些实施方式中，由于这个下面的CTE基板可促使硅层膨胀/收缩，以减少缺陷，所以具有限制的CTE匹配的基板，可有助于减少缺陷位错。
如在步骤316中所示，在照明装置内结合半导体材料之前，可从与其结合的分离厚度的材料中释放CTE匹配的基板。使用多种技术，可发生这种释放，其中的一种技术是去除介入牺牲层。在涉及作为分离厚度的材料的硅的实施方式中，二氧化硅可用作这种牺牲层。或者，可去除分离厚度的材料的硅本身，以从额外材料中释放CTE匹配的基板。
虽然图3的方法显示了在其上生长材料之前，形成包括大块材料和CTE匹配的基板的多层基板，但是这并非必需。替换的实施方式可使用一系列不同的步骤并且在本发明的范围内。
例如，图3A显示了过程流程的一个替换的实施方式350的一系列步骤。在该过程流程的第一步骤352中，提供了具有大块形式的单晶硅，作为Si锭。该锭可显示一个典型的结晶定向，例如，(111)。
在下一个步骤354中，锭的表面灌输加速粒子，以形成劈裂区域。在某些实施方式中，该劈裂区域可位于在额外材料之下的在大约10-20μm之间的深度。此外，灌输的特定特性至少由上述因素确定。灌输可与一个或多个包含的专利申请共享特性。
在下一个步骤356中，覆盖劈裂区域的大块材料的厚度与剩余的大块材料分开，以形成独立层。根据在包含的专利申请中描述的一个或多个特性，可发生这种劈裂。
在下一个步骤357中，在独立层之上形成材料的膜。如上所述，在某些实施方式中，该材料的膜可为由MBE在临界厚度上或之下形成的GaN。然而，这仅仅是一个实例，并且并非必需，在不同的条件下，可形成GaN或其他材料。
在下一个步骤358中，支撑材料的膜的独立层可结合至基板(例如，与材料的膜匹配的基板CTE)。根据各种实施方式，支撑材料的膜的独立层可通过永久或可释放的方式结合至基板，可释放的方式允许分离。在任一种方法中，由于下面的CTE基板可促使硅层膨胀/收缩，以减少缺陷，所以具有基板，可有助于减少缺陷位错。
在抛光362之后，输送364包括如图所示的后续处理366的多层基板。
一个或多个额外层可包含在过程流程内，包括但不限于上面广泛地讨论的应力/张力减轻步骤。在一些方法中，在形成材料膜之前，可从独立式基板的表面中选择性地去除材料，以容纳张力。替代地或者与该方法相结合地，在与可释放的基板结合之前和/或之后，在形成材料之后，可去除一些或一部分独立式基板。替代地或相结合地，可为基板的表面提供凸形(例如，通过物理弯曲和/或成形)，以造成覆盖材料减少张力。
虽然图3和图3A的实施方式描述了通过在劈裂之前灌输来形成独立式厚度的材料，但是这并非必需。根据替换的实施方式，可由其他方法形成独立层，例如，具有标准厚度(例如，150-200μm)的半导体薄片或线锯的太阳能薄片。在各种实施方式中，薄片的表面可(i)抛光或至少充分地制备，以用作高质量的生长表面，和/或(ii)激光切割成合适的尺寸，和/或(iii)稍后蚀刻。通过涉及在初始化和传播劈裂前方之前灌输的努力，这种替代的实施方式可提供成本节约，这可与受控劈裂过程相关联。
图4为根据本发明的某些实施方式示出可用于形成光电子装置的各种步骤的图表400。
1、提供(402)具有表面区域和厚度的半导体基板；
2、可选地在表面区域上形成(404)额外材料的层；
3、使半导体基板(包括在其上形成的任何额外材料)的表面区域经受(406)使用线性加速器生成的多个第一高速粒子，以形成与表面区域分开厚度的劈裂区域；
4、分离(408)在表面区域与劈裂区域之间的半导体基板的厚度，包括任何额外材料；
5、可选地，修改(410)分离厚度的材料(例如，用于通过蚀刻来部分或完全去除，以消除在额外材料中的应力)，并且将其张力状态修改成更期望的状态，例如，如上面定义的，使用各种SRS修改步骤；
6、可选地，能释放地或永久地结合(412)分离厚度的材料或额外材料至基板(其可为CTE匹配的基板)；
7、抛光(414)分离厚度的材料的表面或剩余的额外材料；
8、可选地，加厚(416)现有额外材料，或者形成额外材料；
9、可选地，从分离厚度的材料或额外材料释放(418)基板；
10、按照要求执行其他步骤。
根据本发明的某些实施方式，以上一系列步骤提供了一种方法。在不背离在本文中的权利要求的范围的情况下，还可提供其他替换物，其中，可增加步骤，可去除一个或多个步骤，或者可按照不同的顺序提供一个或多个步骤。
例如，虽然上面描述了通过额外层灌输粒子，以在工件内的深度中形成劈裂区域，但是这并非必需。根据替换的实施方式，可通过所计算的方式(例如，能量)，将加速粒子引入额外层中，以在位于额外层与下面的工件之间的界面上或附近形成劈裂区域。在位于该界面中或附近的区域中存在灌输的粒子，最后可减少在邻近界面的劈裂区域中开始和/或传播劈裂所需要的施加能量。
而且，虽然以上描述专注于在包括单晶硅的工件上形成额外材料，但是这也并非必需。根据替换的实施方式，在另一种工件上，可具有额外材料。这种工件材料的一个实例是蓝宝石。
进一步要注意的是，为工件以及额外层选择材料，可发挥决定额外层经受的应力/张力的特性的作用。例如，选择工件/额外层，确定在其间的晶格间隔的相对失配，这反过来可有助于在额外层内产生应力/张力的极性(例如，压缩或拉力)和幅度。而且，选择工件/额外层，还可确定在其间的热膨胀系数的相对失配，这反过来可有助于在一定的温度范围内在额外层内产生应力/张力的极性和幅度。鉴于以上情况，可仔细地选择工件和/或额外层材料，以在各种处理步骤中，在额外层内实现应力/张力的期望层。
图5-11为示出根据本发明的一个实施方式使用层转移过程来形成基板或独立层的方法的简化图。这些示图仅仅是实例，这些实例不应过分地限制在本文中叙述的权利要求的范围。本领域的技术人员会认识到很多变化、修改以及替换。
如图所示，通过提供具有表面区域501、背部503以及厚度504的具有大块形式500的半导体基板或半导体材料，该方法开始。这种厚度可为锭的整体性，或者从更大的锭等中切出。具体而言，厚度504可表示具有其原始形式的大块材料的整体厚度(作为整个锭、晶锭、瓦片或板块)，或者可表示先前与其原始形式分开的大块材料的厚度(例如，通过锯切或切割原始锭、晶锭、瓦片或板块)。在一个具体实施方式中，半导体基板或大块材料可为单晶硅薄片或锭、多晶硅铸造的薄片、瓦片、或基板、硅锗薄片、锗薄片、III/V族材料的基板、II/VI族材料、氮化镓等。基板或大块材料可为光子材料。当然，可有其他变化、修改以及替换。
参照图6，该方法包括使半导体基板或大块材料的表面区域经受多个第一高能量粒子601。根据具体实施方式，可使用线性发生器，生成高能量粒子601。
如在图7的简化图中所示，在一个具体实施方式中，粒子促使在劈裂区域701内形成多个吸气地点或一个累积区域，该劈裂区域位于表面区域之下，以限定要分离的大块材料705的厚度(在一些实施方式中，作为独立层)。多个第一高能量粒子可提供峰值浓度以及在空间上设置在半导体基板的深度内的分布的灌输剖面。该分布可具有大约2μm以及更小的宽度，其中，灌输浓度剖面的这种深度变化称为纵向偏差。对于在硅中的3.5MeV氢灌输，灌输深度大约为120μm，并且偏差大约为3μm。
在某些实施方式中，在可直接或间接提供的第一温度下保持劈裂区域。即，根据一个具体实施方式，可通过对流、导电、辐射或这些技术的组合，提供温度。此外，高能量粒子束还可提供一部分热能，并且与外部温度源共同实现期望的灌输温度。在某些实施方式中，高能量粒子束可单独地提供灌输所需要的整个热能。即，可提供高能量粒子束，该粒子束直接促使能量转换成热能，以增大基板或大块材料的温度。当然，可具有其他变化、修改以及替换。
根据应用，根据具体实施方式，通常选择更小的质量粒子，以将灌输的能量要求降低到期望的材料深度，并且根据一个优选的实施方式，降低损害材料区域的可能性。即，更小的质量粒子更容易穿过基板材料，进入所选择的深度，而不大幅损害粒子穿过的材料区域。例如，更小的质量粒子(或能量粒子)几乎可为任何带电的(例如，正或负)和/或中性原子或分子或电子等。在一个具体实施方式中，根据该实施方式，粒子可为中性或带电粒子，包括离子(例如，氢气及其同位素的离子种类)、稀有气体离子(例如，氦及其同位素)以及氖等。粒子还可源自化合物，例如，气体(例如，氢气、水蒸气、甲烷以及氢气化合物)以及其他轻原子质量粒子。或者，粒子可为以上粒子和/或离子和/或分子种类和/或原子种类的任何组合。粒子通常具有充足的动能，来穿过表面，进入位于该表面之下的所选深度。
例如，将氢气用作灌输晶硅片(举例而言)内的种类，使用一组特定的条件，进行灌输过程。氢气的灌输剂量范围从大约1X 1015到大约5X1017原子/cm2，并且优选地灌输的氢气的剂量小于大约8X 1016原子/cm2，并且可小于大约5X 1016原子/cm2。灌输能量的范围从大约1MeV以及更大到大约2MeV或者甚至5MeV以及更大，用于形成可用于光伏应用的厚膜。在某些实施方式中，灌输能量可低于1MeV，例如，0.5MeV。灌输温度的范围从大约-50到大约+50摄氏度，可在大约100-250摄氏度之间，并且优选地小于大约400摄氏度，以防止氢离子可能从灌输的硅薄片中扩散出。可通过大约±0.03到±1.5微米的精度，选择性地将氢离子引入硅薄片内，进入所选的深度。当然，所使用的离子的类型以及过程条件取决于应用。
对于更高的灌输能量，尤其有利于具有大致纯质子灌输(例如，带正电或带负电)，以允许劈裂平面在可再用基板内具有最大范围。将硅用作一个实例，灌输的能量范围可相当大，从几个keV到许多MeV，几个keV用于光伏吸收器的模板形成，其中，需要后续外延生长，来尽可能增大光吸收效率，多个MeV产生测量几百微米的厚度的基板，以用作太阳能电池薄片起始材料。可使用例如SRTM 2003(物质的停止范围)或蒙特卡洛模拟程序(http://www.srim.org/)，计算根据灌输能量的灌输深度的一般范围。在一个具体实施方式中，使用从大约1MeV到大约5MeV的质子灌输能量范围，硅膜厚度(其可为独立式)的范围从大约20或50微米到大约200微米。在其他实施方式中，硅膜可为独立式硅层，该硅层具有从大约50微米到大约200微米的厚度。在某些实施方式中，硅膜可具有从大约10微米到大约200微米的厚度。当然，可具有其他变化、修改以及替换。
在一个具体实施方式中，使用能量范围为大约700KeV到大约5MeV的质子灌输，可形成从大约10μm到大约200μm的硅膜厚度范围。硅膜厚度的这种范围允许分离可用作独立式硅基板的单晶硅基板等同物的厚度。根据本发明的实施方式，厚度范围从50μm到200μm的单晶硅基板或独立层可用于代替使用薄片锯切、蚀刻和/或抛光过程的传统方法。与在传统技术(截口损失限定为在切割和切片操作期间丢失的材料的比率)中的大约50％截口损失相反，根据本发明的实施方式的灌输劈裂技术实际上没有截口损失，造成大量节省成本并且提高材料利用效率。
根据某些实施方式，可使用高于5MeV的灌输能量。在制造半导体装置时，这种高能量的灌输可用于由替换的材料制造作为基板的更厚的独立层或者具有特定厚度的基板。举例而言，由Reutov等人(V.F.Reutov和Sh.Ibragimov，USSR的发明人证书号1282757，1983年12月30日，“Method for Fabricating Thin Silicon Wafers”)公开了MeV范围的灌输条件，该文并入本文中，以作参考。在V.G.Reutov和Sh.Sh.Ibragimov中，公开了在灌输和灌输后可再用基板加热期间通过可选地加热使用高达7MeV的质子灌输，以产生高达350μm的分离的硅薄片厚度。M.K.Weldon&al在“On the Mechanism of Hydrogen-Induced Exfoliation of Silicon”、J.Vac.Sci.Technol.、B 15(4)、7月/8月1997中，还公开了使用1MeV氢灌输的16微米硅膜的热劈裂，该文并入本文中，以作参考。在这个背景下的术语“分离的”或“转移的硅厚度”表示由灌输的离子范围形成的硅膜厚度可释放到独立状态中或者释放到永久基板或临时基板中，以最终用作独立式基板，或者最终安装在永久基板上。在一些实施方式中，硅材料足够厚，并且没有用作支撑部件的处理或转移基板。当然，用于操作和处理膜的特定过程取决于具体过程和应用。
现在参照图8，根据本发明的一个实施方式可可选地在半导体基板或大块材料上执行热处理过程803，以进一步在劈裂区域内形成多个吸气地点。即，热处理过程使劈裂区域退火和/或熄灭，以将多个第一粒子固定801在原位。热处理提供可用作有效地点的缺陷的固定网络，用于在后续灌输或粒子累积/扩散过程中吸气以及累积粒子。
无需依赖特定的理论或机构，在一个具体实施方式中，人们认为更大的温度沉淀永久缺陷网络，并且还可使大部分氢气与多个第一粒子分离。大致永久的缺陷层提供了一个地点，用于有效地收集粒子并且分离粒子和后续灌输和/或扩散过程，在本说明书中并且更尤其在下面更详细地进行描述。
根据一个实施方式，使用导电、对流、辐射或者这些技术的任何组合，可进行可选的热处理。高能量粒子束还可提供一部分热能，并且与外部温度源共同实现期望的灌输温度。在某些实施方式中，高能量粒子束可单独地提供灌输所需要的整个热能。当然，可具有其他变化、修改以及替换。
一个具体实施方式可包括使半导体基板或大块材料的表面区域经受多个第二高能量粒子，可使用线性减速器生成这些粒子，如在图9的简化图中所示。如图所示，该方法包括多个第二高能量粒子905，在半导体基板或大块材料中提供了这些粒子。将第二粒子引入劈裂区域907内，这将劈裂区域的应力水平从多个第二高速粒子的第一应力水平增大为第二应力水平。在一个具体实施方式中，第二应力水平适合于后续劈裂过程。在一个具体实施方式中，在高于第一温度的第二温度901下，保持半导体基板或大块材料。
举例而言，在第二灌输步骤中，将氢气用作灌输大块单晶硅薄片材料内的种类，使用特定的一组条件来执行灌输过程。灌输剂量的范围从大约5X 1015到大约5X 1017原子/cm2，并且优选地，该剂量小于大约1X 1017原子/cm2。灌输能量的范围从大约0.5MeV以及更大到大约2或5MeV以及更大，用于形成厚膜。可提供具有大约500微安培到大约100微安培的灌输剂量率，并且通过在扩展的光束区域之上整合灌输速率，可计算总剂量率。灌输温度的范围从大约-50到大约550摄氏度，并且优选地小于大约400摄氏度。可通过大约±0.03到±1.5微米的精度，选择性地将氢离子引入硅薄片内，进入所选的深度。在一个具体实施方式中，选择温度和剂量，以允许有效地捕捉分子氢，同时单原子氢可具有某种扩散。当然，所使用的离子的类型以及过程条件取决于应用。
对于上述更高的灌输能量，可有利于具有大致纯质子灌输(例如，带正电或带负电)，以允许劈裂平面在可再用基板内具有最大范围。将硅用作一个实例，灌输的能量范围可相当大，从几个keV到许多MeV，几个keV用于光伏吸收器的模板形成，其中，需要后续外延生长，来尽可能增大光吸收效率，许多MeV产生测量几百微米的厚度的基板，以用作太阳能电池薄片起始材料。可使用例如SRTM 2003(物质的停止范围)或蒙特卡洛模拟程序(http://www.srim.org/)，计算根据灌输深度的一般范围。在一个具体实施方式中，使用从大约2MeV到大约3.25或5MeV的质子灌输能量范围，硅膜厚度的范围从大约50微米到大约100微米。当然，可具有其他变化、修改以及替换。
有效地，灌输的粒子在所选择的深度中沿着与基板或大块材料的顶面平行的表面，增加应力或减少断裂能量。能量部分取决于灌输种类和条件。这些粒子在所选的深度中降低了基板或大块材料的断裂能量水平。这允许在所选的深度中沿着灌输的平面具有受控劈裂。在以下条件下，可进行灌输，以在所有内部位置中的基板或大块材料的能量状态不足以在基板或大块材料内开始不可逆的断裂(即，分离或劈裂)。然而，应注意的是，在通常可至少部分由后续热处理(例如，热退火或快速热退火)修复的基板或大块材料中，灌输确实通常造成一定的缺陷量(例如，微型检测)。
一种质量选择的高能量灌输方法具有合适的光束密度。为了具有成本效益，灌输光束电流应大约为几十毫安H+或H-离子束电流。如果系统可灌输这种足够高的能量，那么H2 +粒子还可有利地用于实现更高的剂量率。近来，通过使用DC静电粒子加速器(例如，从比利时Ion Beam ApplicationsSA公司可购买的DYNAMITRON质子加速器)，可使用可用于本发明的实施方式的离子灌输设备。可使用的其他形式的DC静电加速器包括Vande Graaff或Tandem Van de Graaff加速器类型。
适合于根据本发明的实施方式的另外一些形式的粒子加速器可包括射频(RF)粒子加速器，例如，回旋加速器或射频线性加速器(RF Linac)。可能的粒子加速器类型的实例包括射频四极线性加速器(RFQ-Linac)或漂移管式线性加速器(DTL)或射频(无线)-聚焦叉指(RFI)技术。可从Accsys Technology Inc.of Pleasanton,California,Linac Systems,LLC ofAlbuquerque,NM 87109等公司中获得这些。
在一个具体实施方式中，这种方法使用提取的光子束的射频加速，来将质子束的总能量从大约20-100keV的范围增大为0.5到7MeV或以上。输出光束通常大约具有几毫米的直径，并且为了在该应用中使用，需要使用一侧大约为几百毫米到一米或以上的光束膨胀，以防止在目标表面上碰撞的功率通量变得太大并且可能过度加热或损坏目标表面。使用这些技术可使用的质子电流可高达100mA或以上。作为一个特定实例，假设具有100kW的光束功率，3.25MeV RFQ/RFI-Linac会产生大约31mA的质子束电流。使用大约1x1016H/cm2的剂量以及大约500mm x 500mm的扩展光束，通过目标灌输剂量每个小时处理的硅区域大约为7平方米，而功率通量保持大约13瓦特/cm2。对于划算的太阳能电池生产，参数的这种组合使该方法特别实用。当然，可具有其他变化、修改以及替换。
可选地，具体实施方式可包括在灌输过程之后的热处理过程。根据一个具体实施方式，本方法将范围在从大约450到大约600摄氏度的热过程用于硅材料中。在一个优选的实施方式中，使用导电、对流、辐射或这些技术的任何组合，可进行热处理。高能量粒子束还可提供一部分热能并且与外部温度源一起实现期望的灌输温度。在某些实施方式中，高能量粒子束可单独地提供灌输所需要的整个热能。在一个优选的实施方式中，发生热处理，以使劈裂区域适应于后续劈裂过程。当然，可具有其他变化、修改以及替换。
具体实施方式可包括劈裂发起步骤，其中，将一些能量1005应用于劈裂部分中，以开始劈裂，如图10中所示，如下面详细所述，该劈裂启动可涉及应用具有不同特性的不同类型的能量。
具体实施方式包括使用劈裂过程释放可拆卸材料(可为或者不可为独立式)的步骤，如图11中所示。如图所示，从剩余的基板部分或大块材料1105中去除可拆卸材料1001。在一个具体实施方式中，使用受控劈裂过程，可执行释放步骤。受控劈裂过程在原料基板的一部分劈裂区域内提供所选择的能量。仅仅作为一个实例，在题为“受控劈裂过程”的美国专利号No.6,013,563中，描述了受控劈裂过程，该专利共同受让给加利福尼亚圣何塞Silicon Genesis Corporation，并且实际上并入本文中，以作参考。如图所示，根据本发明的一个实施方式的方法使材料(可为独立式)的厚度脱离基板或大块材料，以完全去除材料的厚度。当然，可具有其他变化、修改以及替换。
一种方法可使用一个或多个模式化区域，来促进开始劈裂行为。在一个具体实施方式中，本方法提供了具有表面区域和厚度的半导体基板。该方法包括使半导体基板的表面区域经受使用线性加速器生成的多个第一高能量粒子，以在劈裂区域内形成多个吸气地点的模式化区域。在一个优选的实施方式中，在表面区域之下提供劈裂区域，以限定要分离的材料的厚度。在第一温度下保持半导体基板。该方法还包括使半导体基板经受处理过程，例如，热处理。该方法包括使半导体基板的表面区域经受多个第二高能量粒子，提供这些粒子，以将劈裂区域的应力水平从第一应力水平增大为第二应力水平。该方法包括在模式化区域的所选区域中开始劈裂行为，以使用劈裂过程分离可拆卸材料的一部分厚度，并且包括使用劈裂过程释放可拆卸材料的厚度。
在一个实施方式中，模式化灌输序列使表面经受剂量变化，其中，通常使用更高剂量和/或热预算序列，形成开始区域。使用额外的剂量区域来引导传播的劈裂前方，可发生劈裂行为的传播，以完成劈裂行为。或者，通过遵循使用应力控制引导的深度，可实现劈裂传播。通过遵循自然晶体劈裂平面，可实现劈裂传播。这些技术中的一个或多个可彼此相结合地应用。根据所使用的特定劈裂技术，可通过较少的剂量灌输或者完全不灌输一些或大部分区域。通过减少使每个膜与基板分离所需要的总剂量，这种更低剂量的区域可帮助提高灌输系统的整体生产力。
在一个具体实施方式中，方法可执行其他过程。例如，该方可将分离的材料的厚度放在稍后处理的支撑部件上。此外或可选地，在使表面区域经受多个第一高能量粒子之前，或者在灌输步骤与劈裂步骤之间，根据本发明的一个实施方式的方法在半导体基板或大块材料上执行一个或多个过程。根据这个具体实施方式，这些过程可用于形成照明装置、或在电池过程内使用的层、集成电路、光学装置、这些装置的任何组合等。当然，可具有其他变化、修改以及替换。
如上所述，提供了改进的技术，用于使用受控劈裂行为从基板中去除材料的薄膜。该技术允许通过使用控制的能量(例如，空间分布)以及所选择的条件，使用单个或多个劈裂区域来在基板上开始劈裂过程，以允许开始劈裂前方并且允许通过基板传播，以从基板中去除材料的薄膜。
在一个具体实施方式中，提供了一种过程，用于使用受控劈裂过程从原料基板中形成材料的膜。该过程包括通过原料基板的表面将能量粒子(例如，具有充足的动能的带电的或中性分子、原子或电子)引入位于表面之下的所选深度，其中，粒子具有较高的浓度，以在所选择的深度之上限定原料基板材料(例如，可拆卸材料的薄膜)的厚度。为了劈裂原料基板材料，该方法将能量提供给原料基板的所选区域，以在原料基板中开始受控劈裂行为，因此，使用传播的劈裂前方来使原料材料脱离原料基板的剩余部分，进行劈裂行为。
通过使材料具有充足的能量，可开始劈裂，以使在一个区域中的材料断裂，造成劈裂前方，不会不受控制地破碎或破裂。通常必须在每个区域中，使劈裂前方形成能量(E)低于大块材料的断裂能量(Etna)，以免材料破碎或破裂。例如，在钻石切割中的方向能量脉冲矢量或在玻璃切割中的划线是减少劈裂能量的方式，以允许受控制地产生和传播劈裂前方。劈裂前方本质上是更高应力的区域，并且一旦产生，其传播就需要更低的能量，来进一步使材料与这种断裂的初始区域分开。传播劈裂前方所需要的能量称为劈裂前方传播能量(4)。该关系可表示为：
Ec＝Ep+【劈裂前方应力能量】
通过首先沿着有利方向减少Ep，并且将可用能量限制为低于其他无用方向的Ep，实现受控劈裂过程。在任何劈裂过程中，虽然多个劈裂前方确实有作用，但是在通过仅仅一个扩展的劈裂前方发生劈裂过程时，具有更好的劈裂表面光洁度。
使用本发明，在预先存在的技术上实现多个优点。具体地，本发明使用控制的能量和所选的条件来优先地使材料的薄膜与包括多材料夹层膜的原料基板分开。该劈裂过程从基板中选择性地去除材料的薄膜，同时防止可能损坏膜或基板的剩余部分。因此，剩余的基板部分可反复地重新用于其他应用中。
此外，在薄膜的受控劈裂过程期间，本发明使用较低的温度，以根据其他实施方式减少分离膜、原料基板或多材料膜的温度剧增。这种更低的温度方法允许具有更多的材料和过程纬度，例如，使具有大致不同的热膨胀系数的材料劈裂和结合。在其他实施方式中，本发明将在基板中的能量或应力限于低于劈裂发起能量的值，这通常去除了产生随机劈裂发起地点或前方的可能性。这减少了通常在预先存在的技术中造成的劈裂损坏(例如，凹点、晶体缺陷、破损、破裂、台阶、空隙、过度粗糙)。而且，与预先存在的技术相比，本发明减少了由高于必要的应力或压力效应造成的损坏以及由能量粒子造成的成核点。
1、受控劈裂技术
图12为根据本发明的基板10的简化剖视图。该视图仅仅是一个例证，不应限制在本文中的权利要求的范围。仅仅作为一个实例，基板10是包括要去除的材料区域12的硅薄片，该硅薄片是源自基板材料的较均匀的薄膜。硅薄片10包括顶面14、底面16以及厚度18。基板10还具有第一侧(侧1)和第二侧(侧2)(下面也在示图中引用这两个侧)。材料区域12在硅薄片的厚度18内还包括厚度20。一种新型技术使用以下一些步骤去除材料区域12。
在所选择的深度24中通过硅薄片的顶面14的所选择的能量粒子灌输22称为材料的“薄膜”，该深度限定了材料区域12的厚度20。各种技术可用于将能量粒子灌输硅薄片内。这些技术包括离子灌输，例如，该灌输使用由Applied Materials、Eaton Corporation、Varian等公司制造的光束线离子灌输设备。或者，使用等离子体浸没离子注入(“PIII”)技术，进行灌输。在“Recent Applications of Plasma Immersion Ion Implantation,”PaulK.Chu,Chung Chan,and Nathan W.Cheung,SEMICONDUCTORINTERNATIONAL,pp.165-172,June 1996以及“Plasma Immersion IonImplantation-A Fledgling Technique for Semiconductor Processing,”P.K.Chu,S.Qin,C.Chan,N.W.Cheung,and L.A.Larson,MATERIALS SCIENCEAND ENGINEERING REPORTS:A REVIEW JOURNAL,pp.207-280,Vol.R17,Nos.6-7,(Nov.30,1996)中，描述等离子体浸没离子注入技术的实例，这两篇论文实际上均并入本文中，以作参考。当然，所使用的技术取决于应用。
根据应用，通常选择更小的质量粒子，以减少损坏材料区域12的可能性。即，更小的质量粒子容易穿过基板材料，进入所选的深度，而不大幅损坏粒子穿过的材料区域。例如，更小的质量粒子(或能量粒子)几乎可为任何带电的(例如，正或负)和/或中性原子或分子或电子等。在一个具体实施方式中，粒子可为中性或带电粒子，包括离子(例如，氢气及其同位素的离子)、稀有气体离子(例如，氦及其同位素)以及氖等。粒子还可源自化合物，例如，气体(例如，氢气、水蒸气、甲烷以及氢气化合物)以及其他轻原子质量粒子。或者，粒子可为以上粒子和/或离子和/或分子种类和/或原子种类的任何组合。粒子通常具有充足的动能，来穿过表面，进入位于该表面之下的所选深度。
例如，将氢气用作灌输晶硅片(举例而言)内的种类，使用一组特定的条件，进行灌输过程。灌输剂量范围从大约1015到大约1018原子/cm2，并且优选地，剂量大于大约1016原子/cm2。灌输能量的范围从大约100keV到大约5MeV，并且通常大约为50keV。灌输温度的范围从大约-200到大约600摄氏度，并且优选地小于大约400摄氏度，以防止大量氢离子可能从灌输的硅薄片中扩散出并且防止使灌输的损害和应力退火。可通过大约+/-0.03到+/-0.05微米的精度，选择性地将氢离子引入硅薄片内，进入所选的深度。当然，所使用的离子的类型以及过程条件取决于应用。
有效地，灌输的粒子在所选择的深度中沿着与基板的顶面平行的表面，增加应力或减少断裂能量。能量部分取决于灌输种类和条件。这些粒子在所选的深度中降低了基板的断裂能量水平。这允许在所选的深度中沿着灌输的平面具有受控劈裂。在以下条件下，可进行灌输，以在所有内部位置中的基板的能量状态不足以在基板材料内开始不可逆的断裂(即，分离或劈裂)。然而，应注意的是，在通常可至少部分由后续热处理(例如，热退火或快速热退火)修复的基板中，灌输确实通常造成一定的缺陷量(例如，微型缺陷)。
图13为根据本发明的沿着灌输基板10的横截面的简化能量图1300。该图仅仅是一个例证，并且不应限制在本文中的权利要求的范围。简化图包括垂直轴1301，其表示用于在基板中造成劈裂的能量水平(E)(或额外能量)。水平轴1303表示从薄片的底到薄片的顶的深度或距离。在将粒子灌输薄片内之后，基板具有表示为E 1305的平均劈裂能量，这是沿着薄片深度使薄片沿着不同的横截面区域劈裂所需要的能量。劈裂能量(Ec)等于在非灌输区域内的大块材料断裂能量(Emat)。由于灌输的粒子基本上破裂或者减弱在晶体结构中的结合力(或者增大由于具有粒子造成的应力，这些粒子还有助于基板具有更低能量(Ecz)1307)，以降低在所选深度中劈裂基板所需要的能量，所以在所选择的深度20中，能量(Ecz)1307更低。本发明利用在所选深度中的更低能量(或更大应力)，来通过受控的方式劈裂薄膜。
然而，在灌输过程之后，基板在可能的劈裂前方或所选深度zO之上通常没有缺陷或“虚弱”区域。在这些情况下，由于进行随机变化，例如，大块材料非均匀性、内部应力、缺陷等，所以通常不能控制劈裂。图14为用于具有这些缺陷的灌输基板10的在劈裂前方之上的简化能量图1400。该图1400仅仅是一个例证，并且不应限制在本文中的权利要求的范围。该图表示具有额外能量(E)的垂直轴1401以及表示从基板的侧1到侧2的距离的水平轴1403，即，水平轴表示沿着基板的劈裂前方的区域。如图所示，裂面前方具有分别表示为区域1和区域2的两个区域1405和1407，这两个区域具有比平均劈裂能量(Ecz)1307更少的劈裂能量(可能是因为缺陷的浓度更高等)。因此，由于每个区域具有比周围区域更低的劈裂能量，所以劈裂过程非常可能在以上一个或两个区域中开始。
参照图15，如下描述由以上图14显示的基板的劈裂过程的一个实例。图15为通过灌输基板传播的多个劈裂前方1501、1503的简化顶视图1500。劈裂前方起源于在劈裂平面中的“更弱”区域，尤其包括区域1和2。劈裂前方开始并且随机传播，如箭头所示。在多个劈裂前方之中使用随机传播的限制是使不同的劈裂前方沿着略微不同的平面连接的可能性或者形成裂缝的可能性，下面更详细地进行描述。
图16为例如在区域1 1405和2 1407中从具有多个劈裂前方的薄片中劈裂的膜的简化剖视图1600。该图仅仅是一个例证，并且不应限制在本文中的权利要求的范围。如图所示，沿着略微不同的平面限定区域1的劈裂在区域3 1409中与区域2的劈裂相连接，这可沿着膜开始二次劈裂或破裂1411。根据差值1413的幅度，膜的质量不足以用于制造用于集成电路或其他应用的基板。具有破裂1411的基板通常不能用于进行处理。因此，通常不可取地通过随机的方式使用多个前方来劈裂薄片。在美国专利号5,374,564,中，描述了可通过随机的方式形成多个劈裂前方的技术的一个实例，该专利的作者为Michel Bruel(“Bruel”)，并且该专利的受让人为法国原子能委员会。Bruel大致描述了一种技术，用于使用热激活扩散来通过总体热处理(即，热处理灌输的整个平面)劈裂灌输的薄片。基板的总体热处理通常促使开始单独传播的多个劈裂前方。大体上，Bruel公开了一种技术，用于通过由总体热源来开始和保持劈裂行为，执行“不可控的”劈裂行为，这可产生不可取的结果。这些不可取的结果包括潜在的问题，例如，劈裂前方不完美的连接、用于保持劈裂的能量水平超过所需要的量造成在劈裂材料的表面上具有过渡粗糙的表面光洁度以及很多其他问题。由于能量在灌输基板上具有控制的分布或选择性的定位，所以本发明克服了随机劈裂前方的形成。
图17为根据本发明使用劈裂能量的选择性定位的灌输基板10的简化剖视图。该图仅仅是一个例证，并且不应限制在本文中的权利要求的范围。灌输的薄片进行选择特性量放置或定位或瞄准步骤，该步骤在所选择的深度中提供了材料区域12的受控劈裂行为。使用能源提供一个或多个脉冲。其中，来源的实例包括化学源、机械源、电源以及散热片或热源。化学源可包括粒子、流体、气体或液体。这种来源还可包括化学反应，用于增大在材料区域中的应力。引入化学源，作为泛光、时变、空间变化或连续源。在其他实施方式中，机械源源自旋转、平移、压缩、膨胀或超声能。可引入机械源，作为泛光、时变、空间变化或连续源。在进一步的实施方式中，从施加的电压或施加的电磁场中选择电源，引入电源，作为泛光、时变、空间变化或连续源。在更进一步的实施方式中，从辐射、对流或导电中选择热源或散热片。其中，可从光子束、流体喷射、液体喷射、气体喷射、电/磁场、电子束、热电加热、火炉等中选择该热源。可从流体喷射、液体喷射、气体喷射、低温流体、过冷液体、热电冷却装置、电/磁场等中选择散热片。与上述实施方式一样，应用热源，作为泛光、时变、空间变化或连续源。更进一步地，根据应用，任何以上实施方式可相结合或者甚至分离。当然，所使用的来源的类型取决于应用。
在一个具体实施方式中，提供控制传播的劈裂。控制传播的劈裂使用多个连续脉冲来开始并且可能传播劈裂过程1800，如图18所示。该视图仅仅是一个例证，不应限制在本文中的权利要求的范围。如图所示，脉冲指向基板的边缘，朝着基板的中心传播劈裂前方，以从基板中去除材料层。在该实施方式中，来源将多个脉冲(即，脉冲1、2以及3)连续地应用于基板中。脉冲1 1801指向基板的边缘1803，以开始劈裂行为。脉冲2 1805还在脉冲1的一个侧上指向边缘1807，以扩展劈裂前方。脉冲3 1809沿着扩展的劈裂前方指向脉冲1的相反边缘1811，以进一步从基板中去除材料层。这些脉冲或脉动的组合从基板中提供了材料层的受控劈裂行为1813。
图19为在控制的传播劈裂的先前实施方式中从脉冲中选择的能量1900的简化图。该视图仅仅是一个例证，不应限制在本文中的权利要求的范围。如图所示，脉冲1具有超过平均劈裂能量(E)的能量水平，该平均劈裂能量是用于开始劈裂行为的必要能量。沿着劈裂前方，使用更低的能量水平进行脉冲2和3，以保持或维持劈裂行为。在一个具体实施方式中，脉冲是激光脉冲，其中，碰撞光束通过脉冲为基板的所选区域加热，并且热脉冲梯度造成共同超过劈裂形成或传播能量的补充应力，补充应力产生单个劈裂前方。在优选的实施方式中，碰撞光束同时加热并且造成热脉冲梯度，该梯度超过劈裂能量形成或传播能量。更优选地，碰撞光束同时冷却并且造成热脉冲梯度，该梯度超过劈裂能量形成或传播能量。
可选地，根据本发明，基板或应力的内部能量状态可总体上朝着开始劈裂行为所需要的能量水平提高，但是在将多个连续的脉冲指向基板之前，该能量水平不足以开始劈裂行为。单独或相结合地使用各种来源，例如，化学源、机械源、热源(散热片或热源)或电源，可提高或降低基板的总体能量状态。化学源可包括各种化学源，例如，粒子、流体、气体或液体。这些来源还可包括化学反应，用于增大在材料区域中的应力。引入化学源，作为泛光、时变、空间变化或连续源。在其他实施方式中，机械源源自旋转、平移、压缩、膨胀或超声能。可引入机械源，作为泛光、时变、空间变化或连续源。在进一步的实施方式中，从施加的电压或施加的电磁场中选择电源，引入电源，作为泛光、时变、空间变化或连续源。在更进一步的实施方式中，从辐射、对流或导电中选择热源或散热片。其中，可从光子束、流体喷射、液体喷射、气体喷射、电/磁场、电子束、热电加热以及火炉中选择该热源。可从流体喷射、液体喷射、气体喷射、低温流体、过冷液体、热电冷却装置、电/磁场等中选择散热片。与上述实施方式一样，应用热源，作为泛光、时变、空间变化或连续源。更进一步地，根据应用，任何以上实施方式可相结合或者甚至分离。当然，所使用的来源的类型也取决于应用。如上所述，在提供能量以开始受控劈裂行为之前，总体来源增大了在材料区域中的能量或应力水平，而不在材料区域中开始劈裂行为。
在一个具体实施方式中，能源将基板劈裂平面的能量水平提高为高于其劈裂前方传播能，但是不足以促使自动启动劈裂前方。具体地，具有热形式或者缺乏热(例如，冷却源)的热能源或散热片可总体上应用于基板中，以提高基板的能量状态或应力水平，而不开始劈裂前方。或者，能源可为电能、化学能或者机械能。定向能源将能量应用提供给基板材料的所选区域，以开始劈裂前方，该劈裂前方通过基板的灌输区域自动传播，直到去除材料的薄膜。各种技术可用于开始劈裂行为。下面通过示图描述这些技术。
图20为根据本发明的一个方面使用单个控制源的用于受控劈裂行为的能量状态2000的简化图。该视图仅仅是一个例证，不应限制在本文中的权利要求的范围。在该实施方式中，使用总体能源，将基板的能量水平或状态提高为高于劈裂前方传播能量状态，但是该能量水平或状态低于开始劈裂前方所需要的能量状态。为了开始劈裂前方，能量源(例如，激光)将具有脉冲形式的光束引向基板的边缘，以开始劈裂行为。或者，能量源可为冷却流体(例如，液体、气体)，该冷却流体将具有脉冲形式的冷却介质引向基板的边缘，以开始劈裂行为。总体能源保持了通常需要比开始能量更低的能量水平的劈裂行为。
图21和22显示了本发明的替换的方面。图21为经受旋转力2101、2103的灌输基板2100的简化图。该视图仅仅是一个例证，不应限制在本文中的权利要求的范围。如图所示，基板包括顶面2105、底面2107以及在所选深度中的灌输区域2109。能源使用光束或热源，将基板的总体能量水平提高为高于劈裂前方传播能量状态的水平，但是该水平低于开始劈裂前方所需要的能量状态。基板在顶面上经受顺时针旋转力转动2101并且在底面上经受逆时针旋转力转动2103，这在灌输区域2109中产生了应力，以开始劈裂前方。或者，顶面经受逆时针旋转力，并且底面经受顺时针旋转力。当然，在该实施方式中，力量的方向通常并不重要。
图22为根据本发明使用旋转力的用于受控劈裂行为的能量状态的简化图。该视图仅仅是一个例证，不应限制在本文中的权利要求的范围。如上所述，使用总体能源(例如，热能、光束)，将基板的能量水平或状态提高为高于劈裂前方传播能量状态，但是该能量水平或状态低于开始劈裂前方所需要的能量状态。为了开始劈裂前方，机械能装置(例如，施加给灌输区域的旋转力)开始劈裂前方。具体地，施加给基板的灌输区域的旋转力在基板的中心产生0应力，并且在周围产生最大的应力，基本上与半径成比例。在该实例中，中心启动脉冲促使径向扩展的劈裂前方劈裂基板。
所去除的材料区域提供了硅材料薄膜，用于进行处理。硅材料具有有限的表面粗糙度以及期望的平面度特性，用于绝缘硅片基板中。在某些实施方式中，分开的膜的表面粗糙度具有小于大约60nm、或者小于大约40nm、或者小于大约20nm的特征。因此，本发明提供了硅膜，这些硅膜可比预先存在的技术更平滑并且更均匀。
在具体实施方式中，能源可为根据本发明的一个实施方式加压(例如，压缩)的流体喷射。图23A显示了根据本发明的一个实施方式用于执行受控劈裂过程的流体喷嘴2308的流体喷射的简化剖视图。流体喷射2307(或液体喷射或气体喷射)撞击在基板10的边缘区域上，以启动受控劈裂过程。压缩或加压的流体源的流体喷射指向在所选深度2303中的区域，以使用机械力、化学力、热力等力量使材料区域12的厚度与基板10分开。如图所示，流体喷射将基板10分成两个区域，包括在所选深度2303中彼此分开的区域2309和区域2311。还可调整流体喷射，以启动和维持受控劈裂过程，从而使材料12和基板10分开。根据应用，可调整流体喷射的方向、位置以及幅度，以实现期望的控制劈裂过程。流体喷射可为液体喷射或气体喷射或液体和气体的组合。流体喷射可在环境温度(即，室温)下使薄膜与基板分开，但是还可加热或冷却基板和/或喷嘴，以促进分离过程。
在实施方式中，能源可为压缩源，例如，静态压缩流体。图23B显示了根据本发明的实施方式的压缩流体源2307的简化剖视图。压缩流体源2307(例如，加压液体、加压气体)应用于包围基板10的外围或边缘的密封室2321中。如图所示，该腔室由装置2323封闭，例如，该装置由O型环2325等密封并且包围基板的外边缘。腔室具有保持在PC的压力，将该压力应用于基板10的边缘区域，以在灌输材料的所选深度中启动受控劈裂过程。基板的外表面或外面保持在压力PA，该压力可为环境压力，例如，1大气压或更小。在腔室内的更高压力与环境压力之间具有压差。压差为在所选深度2303中的灌输区域施加力量。在所选深度中的灌输区域在结构上比包括任何结合区域的周围区域更弱。通过差压，施加力量，直到启动受控劈裂过程。受控劈裂过程使该厚度的材料2309与基板材料2311分开，从而使该厚度的材料与在所选深度的基板材料分离。此外，压力PC促使材料区域12通过“撬力”与基板材料2311分开。在劈裂过程期间，还可调整在腔室内的压力，以开始和保持受控劈裂过程，从而使材料12与基板10分开。根据应用，调整压力的大小，以实现期望的受控劈裂过程。流体压力可源自液体或气体或液体和气体的组合。可选地，可将机械力(源自销或刀片)应用于灌输区域的边缘，以启动劈裂过程，该劈裂过程通常减少在腔室与周围环境之间需要的最大压差。
可通过比预先存在的技术所使用的温度更低的温度，实践实施方式。具体地，作为预先存在的技术，实施方式不需要增大整个基板温度，来启动和保持劈裂行为。在用于硅薄片和氢气灌输的一些实施方式中，在劈裂过程期间，基板温度不超过大约400摄氏度。或者，在劈裂过程期间，基板温度不超过大约350摄氏度。或者，通过散热片，例如，冷却流体、低温流体，基板温度保持基本上低于灌输温度。因此，本发明降低了从随机的劈裂前方中过多地释放能量造成不必要的损坏的可能性，这通常提高了分离膜和/或基板的表面质量。因此，本发明在基板上提供了具有更高的总产率和质量的所产生的膜。
根据使材料的薄膜与基板分离，描述了以上实施方式。然而，在受控劈裂过程之前，基板可设置在工件(例如，加强件等)上。在受控劈裂过程期间，工件与基板的顶面或被灌输面连接，以为材料的薄膜提供结构支撑。工件可使用各种结合或连接技术(例如，静电、结合剂、原子间)连接至基板。在本文中描述了这些结合技术中的一些技术。工件可由介电材料(例如，石英、玻璃、蓝宝石、氮化硅、二氧化硅)、导电材料(硅、碳化硅、多晶硅、III/V族材料、金属)以及塑料(例如，基于聚酰亚胺的材料)制成。当然，工件的类型取决于应用。
或者，在受控劈裂过程之前，分开膜的基板可临时设置在转移基板(例如，加固件等)上。在受控劈裂过程期间，转移基板与具有膜的基板的顶面或被灌输面连接，以为材料的薄膜提供结构支撑。转移基板可使用各种结合或连接技术(例如，静电、结合剂、原子间)连接至具有膜的基板。在本文中描述了这些结合技术中的一些技术。转移基板可由介电材料(例如，石英、玻璃、蓝宝石、氮化硅、二氧化硅)、导电材料(硅、碳化硅、多晶硅、III/V族材料、金属)以及塑料(例如，基于聚酰亚胺的材料)制成。当然，转移基板的类型取决于应用。此外，在受控劈裂过程之后，转移基板可用于从劈裂基板中去除材料的薄膜。
2、绝缘硅片过程
可如下简要概述根据本发明用于制造绝缘硅片基板的过程：
(1)提供原料硅薄片(可涂有介电材料)；
(2)将粒子引入硅薄片内，进入所选深度，以限定硅膜的厚度；
(3)提供目标基板材料(可涂有介电材料)；
(4)通过将被灌输面连接至目标基板材料，结合原料硅薄片和目标基板材料；
(5)提高在所选深度中的灌输区域的总体应力(或能量)，而不启动劈裂行为(非必须)；
(6)将应力(或能量)提供给结合基板的所选区域，以在所选深度中开始受控劈裂行为；
(7)将额外能量提供给结合基板，以保持受控劈裂行为，从而使硅膜的厚度脱离硅薄片(可选)；
(8)完成原料硅薄片和目标基板的结合；以及
(9)将硅膜的厚度的表面抛光。
根据本发明，以上一系列步骤提供了使用能量开始受控劈裂行为的步骤，将该能量应用于多层基板结构的所选区域中，以形成劈裂前方。通过限制应用于基板中的能量，该启动步骤通过受控的方式开始劈裂过程。通过将额外能量提供给基板的所选区域，以保持劈裂行为，或者通过使用启动步骤的能量来提供劈裂行为的进一步传播，劈裂行为可发生进一步传播。这系列步骤仅仅是例证，不应限制在本文中的权利要求的范围。下面描述以上一系列步骤的进一步细节。
图24-29是根据本发明进行绝缘硅薄片的制造过程的基板的简化剖视图。如图24中所示，通过提供与硅薄片2400相似的半导体基板，该过程开始。基板或原料包括要去除的材料区域2401，该材料区域是源自基板材料的比较均匀的薄膜。硅薄片包括顶面2403、底面2405以及厚度2407。材料区域在硅薄片的厚度2407内还包括厚度(z0)。可选地，介电层2402(例如，氮化硅、二氧化硅、氧氮化硅)覆盖基板的顶面。本过程提供了一种新型技术，用于使用制造绝缘硅薄片的以下一系列步骤来去除材料区域2401。
所选择的能量粒子2409通过硅薄片的顶面灌输所选的深度中，该深度限定了称为材料的薄膜的材料区域的厚度。如图所示，粒子在所选深度(z0)中具有期望浓度2411。各种技术可用于将能量粒子灌输硅薄片内。例如，这些技术包括使用由Applied Materials、Eaton Corporation、Varian等公司制造的光束线粒子灌输设备的离子灌输。或者，使用等离子体浸没离子注入(“PIII”)技术，进行灌输。当然，所使用的技术取决于应用。
根据应用，通常选择更小的质量粒子，以减少损坏材料区域的可能性。即，更小的质量粒子容易穿过基板材料，进入所选的深度，而不大幅损坏粒子穿过的材料区域。例如，更小的质量粒子(或能量粒子)几乎可为任何带电的(例如，正或负)和/或中性原子或分子或电子等。在一个具体实施方式中，粒子可为中性或带电粒子，包括氢气及其同位素的离子、稀有气体离子(例如，氦及其同位素)以及氖等。粒子还可源自化合物，例如，气体(例如，氢气、水蒸气、甲烷以及其他氢气化合物)以及其他轻原子质量粒子。或者，粒子可为以上粒子和/或离子和/或分子种类和/或原子种类的任何组合。
该过程使用连接灌输的硅薄片2400和工件2501或目标薄片的步骤，如25中所示。工件可为各种其他类型的基板，例如，由介电材料(例如，石英、玻璃、氮化硅、二氧化硅)、导电材料(硅、多晶硅、III/V族材料、金属)以及塑料(例如，基于聚酰亚胺的材料)制成的那些基板。然而，在该实例中，工件是硅薄片。
在一个具体实施方式中，使用低温热步骤，将硅薄片连接或融合在一起。低温热过程通常确保灌输的粒子不在材料区域上放置过大的应力，这可产生未受控劈裂行为。一方面，通过自结合过程，发生低温结合过程。具体地，剥除一个薄片，以从其中去除氧化作用(或者一个薄片不氧化)。清洗液处理薄片的表面，以在薄片表面上形成O—H键。用于清洗薄片的溶液的一个实例是H2O2-H2SO4的混合物。干燥剂干燥薄片表面，以从薄片表面中去除任何残余液体或粒子。通过对着氧化薄片的表面放置清洗薄片的表面，来进行自结合。
或者，通过等离子清洗，激活要结合的一个薄片表面，发生自结合过程。具体地，等离子清洗使用源自气体(例如，氩、氨、氖、水蒸气、氮以及氧)的等离子体来激活薄片表面。激活的薄片表面2503位于在其上具有一层氧化2505的其他薄片的表面上。薄片具有夹层结构，该结构具有露出的薄片表面。将所选择量的压力放在薄片的每个露出表面上，以使薄片彼此自结合。
或者，设置在薄片表面上的结合剂用于在一个薄片上结合另一个薄片。结合剂包括环氧树脂、聚酰亚胺型材料等。旋涂式玻璃层可用于在另一个表面上结合一个薄片表面。其中，这些旋涂式玻璃(“SOG”)材料包括通常与含酒精的溶剂等混合的硅氧烷或硅酸盐。由于在应用于薄片的表面中之后，通常需要低温(例如，150到250摄氏度)来固化SOG，所以SOG可为期望的材料。
或者，各种其他低温技术可用于连接原料薄片和目标薄片。例如，静电结合技术可用于将这两个薄片连接在一起。具体地，一个或这两个薄片表面充电，以吸引到另一个薄片表面。此外，受体薄片可使用各种常见的技术与目标薄片融合。当然，所使用的技术取决于应用。
在将薄片结合到夹层结构2600内之后，如图26中所示，该方法包括用于去除基板材料的受控劈裂行为，以提供覆盖目标硅薄片2501的绝缘体2605的基板材料2401的薄膜。通过能源在原料和/或目标薄片上的选择特性量放置或定位或瞄准2601、2603，进行受控劈裂。例如，能量脉冲可用于开始劈裂行为。使用能源，提供该脉冲(或多个脉冲)，其中，能源包括机械源、化学源、散热片或热源以及电源。
通过任何上述技术等，开始受控劈裂行为，并且通过图26显示该行为。例如，用于启动受控劈裂行为的过程使用将能量2601、2603提供给基板的所选区域的步骤，来在基板中的所选深度(z0)中开始受控劈裂行为，因此，使用传播的劈裂前方来使要去除的一部分基板材料脱离基板，进行劈裂行为。在具体实施方式中，该方法使用单个脉冲，来开始劈裂行为，如上所述。或者，该方法在基板的所选区域中使用一个启动脉冲，然后使用另一个脉冲或连续的脉冲。或者，该方法提供一个脉冲，来启动由扫描的能量沿着基板保持的劈裂行为。或者，可在基板的所选区域之上扫描能量，以启动和/或保持受控劈裂区域。
可选地，根据本发明，基板材料的能量或应力朝着开始劈裂行为所需要的能量水平增大，但是在将一个脉冲或多个连续脉冲引向基板之前，能量或应力不足以开始劈裂行为。单独或相结合地使用各种来源，例如，化学源、机械源、热源(散热片或热源)或电源，可提高或降低基板的总体能量状态。化学源可包括粒子、流体、气体或液体。这些来源还可包括化学反应，用于增大在材料区域中的应力。引入化学源，作为泛光、时变、空间变化或连续源。在其他实施方式中，机械源源自旋转、平移、压缩、膨胀或超声能。可引入机械源，作为泛光、时变、空间变化或连续源。在进一步的实施方式中，从施加的电压或施加的电磁场中选择电源，引入电源，作为泛光、时变、空间变化或连续源。在更进一步的实施方式中，从辐射、对流或导电中选择热源或散热片。其中，可从光子束、流体喷射、液体喷射、气体喷射、电/磁场、电子束、热电加热以及火炉中选择该热源。可从流体喷射、液体喷射、气体喷射、低温流体、过冷液体、热电冷却装置、电/磁场等中选择散热片。与上述实施方式一样，应用热源，作为泛光、时变、空间变化或连续源。更进一步地，根据应用，任何以上实施方式可相结合或者甚至分离。当然，所使用的来源的类型取决于应用。如上所述，在提供能量以开始受控劈裂行为之前，总体来源增大了在材料区域中的能量或应力水平，而不在材料区域中开始劈裂行为。
在优选的实施方式中，该方法保持比将粒子引入基板内的温度更低的温度。在一些实施方式中，在引入能量以开始传播劈裂行为的步骤中，基板温度保持在-200到450℃之间。基板温度还可保持为低于400℃的温度。在优选的实施方式中，该方法使用散热片来开始和保持劈裂行为，在明显低于室温的条件下发生这种情况。
如图27中所示，根据一些实施方式，在目标薄片2501与材料区域2501的薄膜之间，发生最终结合步骤。如图25中所示，在一个实施方式中，一个硅薄片2400具有二氧化硅2505的覆盖层，在劈裂材料的薄膜之前，该覆盖层热生长，覆盖表面。还可使用各种其他技术，例如，化学气相沉积，形成二氧化硅2505。在薄片基板之间的二氧化硅2505在该过程中共同热熔合。
在一些实施方式中，材料区域(来自原料薄片)的目标薄片或薄膜的氧化硅表面进一步按压在一起并且承受氧化环境2701。氧化环境可在扩散炉内，用于蒸汽氧化、氢氧化等。压力与氧化环境的组合在氧化物表面或界面2605上将硅材料2401的薄膜共同融合到目标硅薄片2501中。这些实施方式通常需要高温(例如，700摄氏度)。
或者，这两个硅表面进一步按压在一起并且经受在这两个薄片之间施加的电压。所施加的电压提高了薄片的温度，以在薄片之间引起结合。由于不需要大幅机械力来在薄片之间开始结合行为，所以在结合过程期间，该技术限制引入硅薄片内的晶体缺陷的量。当然，所使用的技术取决于应用。
而且，如图25中所示，在结合薄片之后，绝缘硅片具有目标基板2501，该目标基板具有硅材料2401的覆盖膜以及夹在目标基板2501与硅薄片2400之间的氧化层2505。硅材料的膜的分开表面通常粗糙2704并且需要精加工。使用研磨和/或抛光技术的组合，进行精加工。在一些实施方式中，分开的表面执行以下步骤：例如，使用旋转覆盖分开表面的研磨材料等技术从中去除任何缺点或表面粗糙度，来进行研磨。由称为Disco的公司制造的机器(例如，“背面研磨机”)可提供这种技术。
或者，化学机械抛光或平面化(“CMP”)技术精修膜的分开表面，如图28中所示。在CMP中，将浆体混合物直接应用于与旋转滚筒2803连接的抛光表面2801。可通过与浆体源耦合的孔口，将该浆体混合物转移给抛光表面。浆体通常是包含研磨剂和氧化剂(例如，H2O2、KIO3、硝酸铁)的溶液。研磨剂通常是硼硅玻璃、二氧化钛、氮化钛、氧化铝、三氧化二铝、硝酸铁、二氧化铈、二氧化硅(硅胶)、氮化硅、碳化硅、石墨、金刚石及其任何混合物。该研磨剂在去离子水和氧化剂等的溶液中混合。优选地，该溶液具有酸性。
在抛光过程期间，这种酸溶液通常与薄片的硅材料相互作用。该抛光过程优选地使用聚氨酯抛光垫。该抛光垫的一个实例是由Rodel制造并且以IC-1000为商品名进行销售的抛光垫。抛光垫以所选的速度进行旋转。拾取具有膜的目标薄片的载体头在目标薄片的背面上应用所选择的压力量，以将所选择的力量应用于膜中。抛光过程去除大约所选量的膜材料，这提供了比较平滑的膜表面2901，用于进行后续处理，如图29所示。
在某些实施方式中，氧化物2706的薄膜覆盖材料的薄膜，该材料覆盖目标薄片，如图27中所示。在热退火步骤中，形成氧化层，上面进行了描述，用于永久地结合材料的膜和目标薄片。在这些实施方式中，选择性地调整精加工过程，以首先去除氧化物，并且随后，抛光膜，以完成该过程。当然，这系列步骤取决于特定的应用。
虽然根据硅薄片进行以上描述，但是还可使用其他基板。例如，基板几乎可为任何单晶、多晶或者甚至非晶型基板。此外，基板可由III/V材料制成，例如，砷化镓、氮化镓(GaN)等。根据本发明，还可使用多层基板。多层基板包括绝缘硅片基板、在半导体基板上的各种夹层以及多种其他类型的基板。此外，以上实施方式总体上是关于提供能量的脉冲，以开始受控劈裂行为。可由能量代替脉冲，在基板的所选区域之上扫描该能量，以开始受控劈裂行为。还可在基板的所选区域之上扫描能量，以保持或维持受控劈裂行为。本领域的技术人员会容易地认识到根据本发明可使用的各种替换、修改以及变化。
本发明的另一个实施方式提供了一种方法，该方法包括：提供半导体工件，所述工件包括表面区域；引入多个粒子通过表面区域，以在半导体工件内形成劈裂区域；施加能量，以使分离厚度的半导体材料与半导体材料的剩余部分分开；以及使分离厚度的半导体材料与基板结合，该基板的热膨胀系数大致等于额外材料的层的热膨胀系数。
在以上方法的实施方式中，提供半导体工件包括设置单晶硅工件。
在实施方式中，设置单晶硅工件包括设置(111)单晶硅工件。
在另一个实施方式中，结合包括在额外材料层与基板之间能释放地结合。
在另一个实施方式中，能释放地结合基于分离厚度的半导体材料的表面粗糙度和/或基板的表面粗糙度。
在另一个实施方式中，能释放地结合基于在分离厚度的半导体材料与基板之间具有的牺牲材料。
在另一个实施方式中，半导体材料的分离厚度在大约10-100μm之间。
在另一个实施方式中，基板包括金属基板。
在另一个实施方式中，提供半导体工件包括提供GaN工件，该工件具有包括光吸收材料的额外层。
根据另一个实施方式，提供了一种方法，该方法包括：提供半导体工件，该工件包括(111)单晶硅工件；在半导体工件上形成GaN；并且结合基板与GaN，该基板具有匹配的热膨胀系数。
在以上方法的一个实施方式中，形成GaN包括形成具有临界厚度的一层GaN，在电子材料杂志的卷30，7号，821-824(2001)页的作者为Jothilingam等人的“A Study of Cracking in GaN Grown on Silicon byMolecular Beam Epitaxy”的图1中指出了该临界厚度。
在另一个实施方式中，提供半导体工件包括提供大块锭，并且该方法进一步包括通过受控劈裂来分离支撑GaN的一层半导体工件。
在另一个实施方式中，受控劈裂包括沿着劈裂区域劈裂，将粒子通过GaN灌输半导体工件内，来形成该劈裂区域。
在另一个实施方式中，提供半导体工件包括提供通过锯切与大块锭分开的薄片。
在另一个实施方式中，该方法还包括减轻在GaN中的压力。
在一个实施方式中，减轻压力包括去除至少一部分半导体工件。
在该方法的另一个实施方式中，基板包括钼。
虽然上面完全描述了具体实施方式，但是可使用各种修改、替换的构造以及等同物。虽然使用所选择的一系列步骤描述了上文，但是可使用所描述的步骤的任何部件以及其他部件的任何组合。此外，可根据实施方式来组合和/或消除某些步骤。而且，根据替换的实施方式，可使用氦和氢离子或者氘和氢离子的共同灌输，来代替氢气粒子，以允许形成具有修改的剂量和/或劈裂特性的劈裂平面。更进一步地，通过扩散过程，而非灌输过程，可引入粒子。当然，可具有其他变化、修改以及替换。因此，以上描述和说明不应被视为限制由所附权利要求限定的本发明的范围。

Claims (44)

1.一种方法，包括：
设置工件，所述工件支撑额外材料的层；
引入多个粒子通过所述额外材料，以在所述工件内形成劈裂区域；
施加能量，以从所述工件的剩余部分劈下分离厚度的包括额外材料的所述层的工件材料；
处理额外材料的所述层；以及
将额外材料的所述层结合至基板，所述基板的热膨胀系数约等于额外材料的所述层的热膨胀系数。
2.根据权利要求1所述的方法，其中，额外材料的所述层在一温度下形成在所述工件的顶部。
3.根据权利要求2所述的方法，其中，额外材料的所述层与所述工件材料之间的失配形成了低于足以在额外材料的所述层内成核并且传播缺陷的阈值的应力水平。
4.根据权利要求1所述的方法，其中，处理额外材料的所述层包括减轻额外材料的所述层中的应力水平。
5.根据权利要求4所述的方法，其中，减轻所述应力水平包括去除工件材料。
6.根据权利要求5所述的方法，其中，所述去除工件材料包括蚀刻。
7.根据权利要求4所述的方法，其中，减轻应力水平包括将额外材料的所述层结合至张力减轻基板(SRS)，然后，改变所述张力减轻基板的特性。
8.根据权利要求7所述的方法，其中，所述张力减轻基板包括压电材料，并且改变所述特性包括改变所述压电材料的尺寸。
9.根据权利要求7所述的方法，其中，所述张力减轻基板包括结合至额外材料的表面，并且改变所述特性包括将所述表面从固态变成液态。
10.根据权利要求1所述的方法，其中，设置所述工件包括设置支撑GaN作为额外材料的所述层的单晶硅工件。
11.根据权利要求10所述的方法，其中，设置所述单晶硅工件包括设置(111)单晶硅工件。
12.根据权利要求11所述的方法，其中，所述GaN的额外层包括在约700-900℃之间的温度下由低温外延生长处理形成的厚度在约0.1-1μm之间的层。
13.根据权利要求11所述的方法，其中，所述GaN的额外层包括厚度等于或低于临界厚度的层，在电子材料杂志第30卷第7号第821-824(2001)页的作者为Jothilingam等人的“A Study of Cracking in GaNGrown on Silicon by Molecular Beam Epitaxy”的图1中指出了所述临界厚度。
14.根据权利要求1所述的方法，其中，所述结合包括在额外材料的所述层与基板之间能释放地结合。
15.根据权利要求14所述的方法，其中，所述能释放地结合基于额外材料的所述层的表面粗糙度和/或所述基板的表面粗糙度。
16.根据权利要求1所述的方法，其中，工件材料的所述分离厚度在约10-100μm之间。
17.根据权利要求1所述的方法，其中，设置所述工件包括设置支撑GaN作为额外材料的所述层的硅或蓝宝石工件。
18.一种用于光电子装置的形成的工件，所述工件包括：
晶体材料的层，具有与半导体材料的覆盖膜的形成兼容的晶格常数；以及
基板，结合至与晶体材料的所述层的第二表面相反的材料的所述层的第一表面，半导体材料的所述覆盖膜将形成在所述第二表面上，所述基板的热膨胀系数约等于晶体材料的所述层的热膨胀系数。
19.根据权利要求18所述的工件，其中，晶体材料的所述层展示了低于足以在所述晶体材料内成核并且传播缺陷的阈值的应力水平。
20.根据权利要求18所述的工件，其中，所述基板与晶体材料的所述层之间的失配形成了不足以生成超过约1×104个缺陷/cm2的所述应力水平。
21.根据权利要求18所述的工件，其中，所述基板与晶体材料的所述层之间的失配形成了不足以生成超过1×106个缺陷/cm2的应力水平。
22.根据权利要求18所述的工件，其中，晶体材料的所述层包括非热应力减轻材料。
23.根据权利要求18所述的工件，其中，晶体材料的所述层包括GaN并且所述基板包括金属。
24.根据权利要求23所述的工件，其中，所述金属基板的热膨胀系数在约900-1200℃之间的温度范围内约等于所述GaN的热膨胀系数。
25.根据权利要求18所述的工件，其中，根据所述基板的粗糙度和/或材料的所述层的粗糙度，所述基板被能释放地结合至晶体材料的所述层。
26.根据权利要求18所述的工件，其中，基于介入的牺牲层，所述基板被能释放地结合至晶体材料的所述层。
27.根据权利要求26所述的工件，其中，所述介入的牺牲层包括氧化物。
28.一种方法，包括：
设置工件，所述工件在界面上支撑额外材料的层；
将多个加速粒子引向所述额外材料，以在所述界面或所述界面附近形成劈裂区域；
施加能量，以从所述工件的剩余部分劈下分离厚度的包括额外材料的所述层的工件材料；
处理额外材料的所述层；以及
将额外材料的所述层结合至基板，所述基板的热膨胀系数约等于额外材料的所述层的热膨胀系数。
29.根据权利要求28所述的方法，其中，额外材料的所述层在一温度下形成在所述工件的顶部。
30.根据权利要求29所述的方法，其中，额外材料的所述层与所述工件材料之间的失配形成了低于足以在额外材料的所述层内成核并且传播缺陷的阈值的应力水平。
31.根据权利要求29所述的方法，其中，处理额外材料的所述层包括减轻额外材料的所述层中的应力水平。
32.根据权利要求31所述的方法，其中，减轻所述应力水平包括去除工件材料。
33.根据权利要求32所述的方法，其中，所述去除工件材料包括蚀刻。
34.根据权利要求31所述的方法，其中，减轻所述应力水平包括将额外材料的所述层结合至张力减轻基板(SRS)，然后，改变所述张力减轻基板的特性。
35.根据权利要求34所述的方法，其中，所述张力减轻基板包括压电材料，并且改变所述特性包括改变所述压电材料的尺寸。
36.根据权利要求34所述的方法，其中，所述张力减轻基板包括被结合至所述额外材料的表面，并且改变所述特性包括将所述表面从固态变成液态。
37.根据权利要求28所述的方法，其中，设置所述工件包括设置支撑GaN作为额外材料的所述层的单晶硅工件。
38.根据权利要求37所述的方法，其中，设置所述单晶硅工件包括设置(111)单晶硅工件。
39.根据权利要求37所述的方法，其中，所述GaN的额外层包括在约700-900℃之间的温度下由低温外延生长处理形成的厚度在约0.1-1μm之间的层。
40.根据权利要求37所述的方法，其中，所述GaN的额外层包括厚度等于或低于临界厚度的层，在电子材料杂志第30卷第7号第821-824(2001)页的作者为Jothilingam等人的“A Study of Cracking in GaNGrown on Silicon by Molecular Beam Epitaxy”的图1中指出了所述临界厚度。
41.根据权利要求28所述的方法，其中，所述结合包括在额外材料的所述层与所述基板之间能释放地结合。
42.根据权利要求41所述的方法，其中，所述能释放地结合基于额外材料的所述层的表面粗糙度和/或所述基板的表面粗糙度。
43.根据权利要求28所述的方法，其中，工件材料的所述分离厚度在约10-100μm之间。
44.根据权利要求28所述的方法，其中，设置所述工件包括设置支撑GaN作为额外材料的所述层的硅或蓝宝石工件。
CN201380023625.3A 2012-05-04 2013-05-03 用于形成光电子装置的技术 Pending CN104272436A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261643180P 2012-05-04 2012-05-04
US61/643,180 2012-05-04
US13/886,129 2013-05-02
US13/886,129 US9257339B2 (en) 2012-05-04 2013-05-02 Techniques for forming optoelectronic devices
PCT/US2013/039460 WO2013166381A1 (en) 2012-05-04 2013-05-03 Techniques for forming optoelectronic devices

Publications (1)

Publication Number Publication Date
CN104272436A true CN104272436A (zh) 2015-01-07

Family

ID=49511863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380023625.3A Pending CN104272436A (zh) 2012-05-04 2013-05-03 用于形成光电子装置的技术

Country Status (6)

Country Link
US (4) US9257339B2 (zh)
EP (1) EP2845220B1 (zh)
JP (1) JP6371761B2 (zh)
KR (1) KR20150013134A (zh)
CN (1) CN104272436A (zh)
WO (1) WO2013166381A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159825B1 (en) 2006-08-25 2012-04-17 Hypres Inc. Method for fabrication of electrical contacts to superconducting circuits
US8729561B1 (en) * 2011-04-29 2014-05-20 International Rectifier Corporation P type III-nitride materials and formation thereof
US9336989B2 (en) 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
US9404198B2 (en) 2012-07-30 2016-08-02 Rayton Solar Inc. Processes and apparatuses for manufacturing wafers
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
US8946054B2 (en) * 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
DE102013016669A1 (de) * 2013-10-08 2015-04-09 Siltectra Gmbh Kombiniertes Herstellungsverfahren zum Abtrennen mehrerer dünner Festkörperschichten von einem dicken Festkörper
US9444019B1 (en) * 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
JP6970109B2 (ja) * 2016-03-08 2021-11-24 アリゾナ・ボード・オブ・リージェンツ・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティーArizona Board of Regents on behalf of Arizona State University 半導体ウェハ成形のための音響促進の亀裂伝播
KR102300061B1 (ko) 2016-03-22 2021-09-09 실텍트라 게엠베하 분리될 고형체의 결합된 레이저 처리 방법
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
US10510582B2 (en) * 2016-06-14 2019-12-17 QROMIS, Inc. Engineered substrate structure
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
EP3288067B1 (en) 2016-08-25 2021-10-27 IMEC vzw Method for transferring a group iii-iv semiconductor active layer
EP3551373A1 (de) * 2016-12-12 2019-10-16 Siltectra GmbH Verfahren zum dünnen von mit bauteilen versehenen festkörperschichten
DE102017007585A1 (de) * 2017-08-11 2019-02-14 Siltectra Gmbh Vorrichtung und Verfahren zum Beaufschlagen von Spannungserzeugungsschichten mit Druck zum verbesserten Führen eines Abtrennrisses
FR3079660B1 (fr) * 2018-03-29 2020-04-17 Soitec Procede de transfert d'une couche
FR3093859B1 (fr) * 2019-03-15 2021-02-12 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur une substrat support
JP7308652B2 (ja) * 2019-04-26 2023-07-14 株式会社ディスコ デバイスチップの製造方法
CN110112129B (zh) * 2019-06-05 2024-04-02 福建天电光电有限公司 一种玻璃荧光片的发光半导体制作工艺
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
FR3108789B1 (fr) * 2020-03-24 2023-12-08 Soitec Silicon On Insulator Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
JP7420108B2 (ja) * 2021-04-08 2024-01-23 信越半導体株式会社 窒化物半導体ウェーハの製造方法
DE102022131556A1 (de) 2022-11-29 2024-05-29 Infineon Technologies Ag Verfahren zum herstellen eines vorrichtungssubstrats, wafer-bearbeitungseinrichtung und heizeinrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032044A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
CN102099894A (zh) * 2008-08-27 2011-06-15 S.O.I.Tec绝缘体上硅技术公司 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法
CN102122675A (zh) * 2010-01-08 2011-07-13 台湾积体电路制造股份有限公司 光电装置及其制造方法
CN102422406A (zh) * 2009-05-06 2012-04-18 康宁股份有限公司 用于玻璃基片的支承件
US20120098033A1 (en) * 2008-05-15 2012-04-26 Soitec Heterostructures comprising crystalline strain relaxation layers

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1988608A (en) 1934-04-18 1935-01-22 William A Ogg Zinc smelting
SU1282757A1 (ru) 1983-12-30 2000-06-27 Институт Ядерной Физики Ан Казсср Способ изготовления тонких пластин кремния
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6245161B1 (en) 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7390724B2 (en) 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
JP5364368B2 (ja) * 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
CN101512721A (zh) 2006-04-05 2009-08-19 硅源公司 利用层转移工艺制造太阳能电池的方法和结构
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8124499B2 (en) 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
EP1936678A3 (en) 2006-12-21 2013-10-02 Imec A method for bonding and releasing a die or substrate to/from a carrier and corresponding intermediate product
US7910458B2 (en) 2007-01-29 2011-03-22 Silicon Genesis Corporation Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
FR2915625B1 (fr) * 2007-04-27 2009-10-02 Soitec Silicon On Insulator Procede de transfert d'une couche epitaxiale
US20090206275A1 (en) 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
US8766512B2 (en) 2009-03-31 2014-07-01 Sand 9, Inc. Integration of piezoelectric materials with substrates
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
US7967936B2 (en) 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
JP5515770B2 (ja) * 2009-09-14 2014-06-11 住友電気工業株式会社 窒化物半導体エピタキシャル層の形成方法および窒化物半導体デバイスの製造方法
US8481406B2 (en) * 2010-07-15 2013-07-09 Soitec Methods of forming bonded semiconductor structures
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032044A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
US20120098033A1 (en) * 2008-05-15 2012-04-26 Soitec Heterostructures comprising crystalline strain relaxation layers
CN102099894A (zh) * 2008-08-27 2011-06-15 S.O.I.Tec绝缘体上硅技术公司 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法
CN102422406A (zh) * 2009-05-06 2012-04-18 康宁股份有限公司 用于玻璃基片的支承件
CN102122675A (zh) * 2010-01-08 2011-07-13 台湾积体电路制造股份有限公司 光电装置及其制造方法

Also Published As

Publication number Publication date
US20130292691A1 (en) 2013-11-07
US20170358704A1 (en) 2017-12-14
EP2845220A1 (en) 2015-03-11
JP2015523712A (ja) 2015-08-13
JP6371761B2 (ja) 2018-08-08
EP2845220B1 (en) 2020-02-12
WO2013166381A1 (en) 2013-11-07
US20160111500A1 (en) 2016-04-21
US20170084778A1 (en) 2017-03-23
US9257339B2 (en) 2016-02-09
KR20150013134A (ko) 2015-02-04
EP2845220A4 (en) 2015-12-23

Similar Documents

Publication Publication Date Title
CN104272436A (zh) 用于形成光电子装置的技术
US9640711B2 (en) Substrate cleaving under controlled stress conditions
US20190024259A1 (en) Techniques for forming optoelectronic devices
US7348258B2 (en) Method and device for controlled cleaving process
US7910458B2 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
US8012852B2 (en) Controlled process and resulting device
JP2010503239A (ja) 厚層転写プロセスを用いて太陽電池を製造するための方法および構造
US20160208416A1 (en) Apparatus and method of cleaving thin layer from bulk material
US7470600B2 (en) Method and device for controlled cleaving process
WO2000063965A1 (en) Treatment method of cleaved film for the manufacture of substrates
US20070122997A1 (en) Controlled process and resulting device
JP2008244435A (ja) 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造
US20140370687A1 (en) Controlled process and resulting device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150107