JP4995626B2 - 貼り合わせ基板の製造方法 - Google Patents
貼り合わせ基板の製造方法 Download PDFInfo
- Publication number
- JP4995626B2 JP4995626B2 JP2007119428A JP2007119428A JP4995626B2 JP 4995626 B2 JP4995626 B2 JP 4995626B2 JP 2007119428 A JP2007119428 A JP 2007119428A JP 2007119428 A JP2007119428 A JP 2007119428A JP 4995626 B2 JP4995626 B2 JP 4995626B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- support plate
- bonded
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Description
しかし、この際、板状の支持板を基板に密着させる必要があるが、静電チャックのような密着方法では、機構が大がかりになりすぎて、コスト増大につながるという問題点があった。
半導体基板である前記第1の基板の表面から水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成する第1のステップと、
前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面の少なくとも一方の面に表面活性化処理を施す第2のステップと、
前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面とを密着させる第3のステップと、
前記第1の基板の裏面を保持するとともに前記第2の基板の裏面を、支持板を密着して保持する第4のステップと、
前記第1の基板の前記イオン注入層に該第1の基板の一端部から外部衝撃を付与するとともに、前記第1の基板と前記支持板を密着させた第2の基板を前記外部衝撃を付与した一端部から他端部に向かって前記イオン注入層にて順次離間させ、前記第1の基板を薄膜化する剥離工程である第5のステップにより、
前記第2の基板の上に薄膜を有する貼り合わせ基板を製造する方法であり、前記支持板を、真空吸着用の多数の貫通孔を有するものとし、前記第2の基板の前記支持板による密着及び前記支持板の保持を、前記支持板の前記第2の基板の裏面に密着させる側とは反対側に多孔質材を添え、該多孔質材を介した真空吸着により行うことを特徴とする貼り合わせ基板の製造方法を提供する(請求項1)。
その結果、良好な薄膜を有する高品質の貼り合わせ基板を、より確実に、かつ、低コストで製造することができる。
このように、貫通孔の密度を1個/cm2以上としたり、貫通孔の径を1mm以下としたりすれば、真空吸着によって第2の基板を支持板により確実に吸着することができる。また、貫通孔の径を1mm以下とすれば、薄膜の、該貫通孔に相当する部分の膜質が悪化することを抑制することができる。
このように、第2の基板に密着させる支持板を、ヤング率が3GPa以上であり、厚みが1mm以上であるものとすることにより、剥離工程中に過度に第2の基板が曲がることよる基板の破損、貼り合わせ面の局所的な離間、剥離痕の発生、及び薄膜の未転写等をより確実に防ぐことができる。
支持板の材料は、密着させる基板に応じて、これらの中から適宜選択し得る。
このように、支持板の表面粗さを、RMS[nm]=1〜100の範囲とすることで、支持板の表面が、第2の基板の裏面に密着し易くなり、このため、よりしっかりと基板を支持板で支持することができる。支持板の表面粗さは、粗すぎるとその表面状態が剥離後の基板表面に反映され、膜厚ムラとして現れる。また、支持板の表面粗さが平滑すぎると、基板に密着しすぎて支持板から基板を外し難くなる。
本発明によれば、第1の基板を単結晶シリコン基板、表面に酸化膜を形成した単結晶シリコン基板として、近年特に求められている良好なシリコン薄膜を有する高品質の貼り合わせ基板、例えばSOI基板をより確実に製造することができる。
また、本発明によれば、第1の基板を化合物半導体基板とすることにより、シリコン薄膜だけではなく、GaNなどの化合物半導体からなる良好な薄膜を有する貼り合わせ基板をもより確実に製造することができる。
本発明の貼り合わせ基板で使用する第2の基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
このように、第1の基板と第2の基板を密着させた後、密着した基板を、100〜400℃で熱処理することで、第1の基板と第2の基板の貼り合わせ強度をより高めることができる。特に、熱処理温度が、100〜300℃であれば、異種材料の基板の貼り合わせでも、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れをより低減できる。一方、第1の基板及び第2の基板ともにシリコン基板とする場合のように、同種材料を貼り合わせる場合は、400℃までの温度で熱処理することができ、貼り合わせ強度をより高めることができる。
このように、一端部から前記他端部に向かう劈開により、第1の基板と第2の基板のイオン注入層での離間を行うようにすれば、劈開が一方向にのみ生じるため、劈開の制御が比較的容易であり、剥離面の凹凸が少なく膜厚均一性の高い薄膜をより確実に得ることができる。
このように、例えば、第1の基板を保持する保持具と第2の基板に密着させた支持板を保持する保持具とを相対的に離していく運動により、第1の基板と第2の基板をイオン注入層で離間させ、良好な薄膜を形成することができる。
このように、例えば、断面形状が楔状の部材の先端部を前記一端部に当接させて、第1の基板のイオン注入層に外部衝撃を付与することで、劈開の起点を形成することができる。そして、この起点から劈開を進行させることで、良好な薄膜を形成することができる。
このように、表面活性化処理を、プラズマ処理、オゾン処理の少なくとも一方で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、第1の基板のイオン注入した面と第2の基板の貼り合わせる面とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。
前述のように、機械的に薄膜の剥離を実行すると、基板が割れたり、貼り合わせ面が局所的に剥がれて離間したり、薄膜が部分的に転写されずに均一な薄膜が得られなかったり、薄膜表面に剥離痕が残ったり、薄膜に微小な欠陥が生じたりする場合があり、良好な薄膜を有する高品質の貼り合わせ基板を製造することができないことがあった。
そこで、本発明者らは、この問題が生じる原因について鋭意調査した。その結果、この問題が生じる大きな原因は、2枚の基板間の曲げ剛性の差にあることをつきとめた。特に、2枚の基板間の曲げ剛性の差が大きい場合に、このような問題が多発していた。
保持具3aは、第1の基板10に密着された第1の基板側の支持板51を吸着部5a1,5a2に吸着させ、第1の基板10の裏面を第1の基板側の支持板51を介して保持することができる。一方、保持具3bは、第2の基板側の支持板52を吸着部5b1,5b2に吸着させることで、第2の基板20の裏面を第2の基板側の支持板52を介して保持することができる。
また、本発明者らは、実験と検討の中で、第1の基板の裏面に密着させる支持板をできるだけ剛性の低いものとし、第2の基板の裏面に密着させる支持板をできるだけ剛性の高いものとすると、剥離された第2の基板上の薄膜の品質がより良好になることを見出した。
そこで、本発明者らは、より簡便な機構により剛直な支持板を基板に密着させる方法について鋭意検討を行った。
まず、ポリエチレンなどの多孔質物質を支持板として基板に真空吸着させる方法について検討した。この方法は簡便であるが、このような多孔質の物質は、支持板としては剛直性が不足しやすく、実際に第2の基板に吸着させて剥離を行った場合、薄膜の品質が不十分であった。
図2は、本発明の貼り合わせ基板の製造方法で使用することのできる剥離装置の一例を示す概略図である。
この剥離装置101は、吸着部5a1,5a2,5b1,5b2と、保持具3a,3bと、回転軸4と、モータ7と、連結部材8a,8bと、シャフト6を具備する。
尚、図2の剥離装置では、モータ7を用いているが、この代わりに、エアシリンダを用いても良く、具体的な機構については特に限定されない。
このような剥離装置101は、図6に示したような第1の基板及び第2の基板の双方に支持板を密着させる剥離装置103よりも機構がより簡単である。
先ず、図1(A)〜(C)に示すように、半導体基板である第1の基板10と、第2の基板20を準備し、第1の基板10の表面から水素イオンを注入してイオン注入層11を形成する第1のステップを行う。
このとき、第1の基板10を、単結晶シリコン基板とすることができ、特には、表面に酸化膜を形成した単結晶シリコン基板とすることもできる。第1基板としてこれらの材料を選択すれば、シリコン薄膜を有する貼り合わせ基板を製造することができる。表面に酸化膜を形成した単結晶シリコン基板を用いれば、SOI基板を作製するのに都合が良い。また、シリコン薄膜ではなく、GaNなどの化合物半導体薄膜を有する貼り合わせ基板を製造するため、第1の基板10を、GaNなどの化合物半導体基板とすることもできる。
尚、表面に酸化膜を形成した単結晶シリコン基板を用いて、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
この時、表面活性化処理を、プラズマ処理、オゾン処理の少なくとも一方で行うことが好ましい。このように、表面活性化処理を、プラズマ処理、オゾン処理の少なくとも一方で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、第1の基板のイオン注入した面と第2の基板の貼り合わせる面とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。
このように、表面活性化処理をした表面を貼り合わせ面として、例えば減圧又は常圧下、室温で基板を密着させれば、高温処理を施さなくても、両基板を後の機械的剥離に耐え得るほど十分に強固に貼り合わせることができる。
このように、前記第1の基板と第2の基板を密着させた後、該密着した基板を、100〜300℃、あるいは、100〜400℃で熱処理することで、第1の基板と第2の基板の貼り合わせの強度を高めることができる。特に、熱処理温度が、100〜300℃であれば、異種材料の基板の貼り合わせでも、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることができる。
そして、本発明に係る貼り合わせ基板の製造方法では、このとき、以下のような機構を用いて、支持板を第2の基板に密着させる。
図7に第2の基板への支持板の密着及び支持板の保持方法の一例を示した。支持板32は、真空吸着用の多数の貫通孔61を有する。この場合、貫通孔61の支持板32の面内における密度を1個/cm2以上としたり、貫通孔61の径を1mm以下としたりすれば、真空吸着によって第2の基板を支持板により確実に吸着することができるので好ましい。また、本発明者らの実験により、貫通孔の径が1mm以下であれば、第1の基板を剥離した後の薄膜の、該貫通孔に相当する部分の膜質の悪化を抑制することができることがわかった。
なお、この真空吸着手段は、図7に示したように、保持具3bの吸着部5b1,5b2と兼ねるものであってもよいし、別個の手段を設けるものであってもよい。
また、第2の基板と支持板の密着を接着剤による接着とした場合のように、後で接着剤の除去が必要となることもない。
尚、ここでは第2の基板と支持板を密着させたものを補剛基板42と呼ぶ(図2参照)。
この時、例えば、図2に示した剥離装置を用い、第1の基板10を保持する保持具3a及び第2の基板20に密着した支持板32を保持する保持具3bを回転軸4を中心として相対的に離していく運動により、第1の基板10と第2の基板20をイオン注入層11で離間させることで、薄膜を形成することができる。
尚、本発明では、イオン注入層に外部衝撃を付与した後で、第1の基板を保持する保持具と第2の基板を密着させた支持板を保持する保持具とを相対的に離していく運動を開始するようにしても良く、あるいは、イオン注入層に外部衝撃を付与する前から、第1の基板を保持する保持具と第2の基板を密着させた支持板を保持する保持具とを相対的に離していく力を付与するようにしても良い。
また、第1の基板には支持板を密着させないことにより、第1の基板に曲がりの起こる余地を残しその曲がりにより剥離進行部へ応力集中を促すこともできる。
(実施例1)
第1の基板として、鏡面研磨された直径200mmの単結晶シリコン基板を用意した。そして、第1の基板には、その表面に熱酸化によりシリコン酸化膜層を100nm形成した。また、第2の基板として、直径200mmの合成石英基板を用意した。
次に、第1の基板に、酸化膜を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層(イオン注入層)を形成した。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm2、注入深さは0.3μmである。
一方、第2の基板については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を10秒行った。このようにして、第2の基板の貼り合わせ面にも表面活性化処理を施した。
次に、貼り合わせ強度を高めるため、密着した第1の基板と第2の基板を、300℃で30分間熱処理した。
次に、劈開の起点を形成するため、紙切りバサミの刃16により、第1の基板のイオン注入層11にその一端部から外部衝撃を付与した。
その後、第1の基板10を保持する保持具3aと、第2の基板20に密着させた支持板32を保持する保持具3bを相対的に離していくことにより、第1の基板10と第2の基板20を外部衝撃を付与した一端部から他端部に向かってイオン注入層11にて順次離間させた。
その結果、10枚すべてについて、良好な薄膜を有する高品質の貼り合わせ基板を製造できたことが確認できた。
そのうち1枚について、膜厚バラツキは0.4%と非常に良好であった。光学顕微鏡で膜の状態を観察したところ、なめらかで欠陥の無い良好な膜であった。
第1の基板と第2の基板を密着させた後、密着した第1の基板と第2の基板を、支持板を密着させることなく図5の剥離装置102にセットしたことを除いて、実施例1と同様にして、10枚の貼り合わせSOI基板を製造した。
その結果、10枚中1枚については、剥離工程において、基板が割れてしまった。また10枚中別の1枚については、貼り合わせ面が局所的に剥がれて離間し、また、薄膜が部分的に転写されずに均一な薄膜が得られず、さらに、薄膜表面に剥離痕が残った。また、10枚中の3枚については、薄膜に微小な欠陥が生じているのが確認された。
第1の基板と第2の基板を密着させた後、密着した第1の基板と第2の基板を、それぞれ支持板を密着させて図6の剥離装置103にセットしたことを除いて、実施例1と同様にして、10枚の貼り合わせSOI基板を製造した。
その結果、10枚のSOI基板を割れることなく製造できた。そのうち1枚について、膜厚バラツキを測定したところ、0.8%であった。
また、剥離装置が複雑になり、支持板も2枚必要なことから、SOI基板の製造は高コストとなった。
5a1、5b1、5a2、5b2…吸着部、 6…シャフト、 7…モータ、
8a、8b…連結部材、
10…第1の基板、 11…イオン注入層、 12…薄膜、 13…バルク部、
14…酸化膜、 16…楔状部材、 17…高圧流体、 18a、18b…把持部、
19…衝撃付与手段、 20…第2の基板、
30…貼り合わせ基板、 32…支持板、 42…補剛基板、
51…第1の基板側の支持板、 52…第2の基板側の支持板、
61…貫通孔、 62…多孔質材、 63…シール材。
Claims (13)
- 第1の基板と第2の基板を貼り合わせ、前記第1の基板を薄膜化し、前記第2の基板の上に薄膜を有する貼り合わせ基板を製造する方法であって、少なくとも、
半導体基板である前記第1の基板の表面から水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成する第1のステップと、
前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面の少なくとも一方の面に表面活性化処理を施す第2のステップと、
前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面とを密着させる第3のステップと、
前記第1の基板の裏面を保持するとともに前記第2の基板の裏面を、支持板を密着して保持する第4のステップと、
前記第1の基板の前記イオン注入層に該第1の基板の一端部から外部衝撃を付与するとともに、前記第1の基板と前記支持板を密着させた第2の基板を前記外部衝撃を付与した一端部から他端部に向かって前記イオン注入層にて順次離間させ、前記第1の基板を薄膜化する剥離工程である第5のステップにより、
前記第2の基板の上に薄膜を有する貼り合わせ基板を製造する方法であり、前記支持板を、真空吸着用の多数の貫通孔を有するものとし、前記第2の基板の前記支持板による密着及び前記支持板の保持を、前記支持板の前記第2の基板の裏面に密着させる側とは反対側に多孔質材を添え、該多孔質材を介した真空吸着により行うことを特徴とする貼り合わせ基板の製造方法。 - 前記貫通孔の密度を、1個/cm2以上とすることを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
- 前記貫通孔の径を、1mm以下とすることを特徴とする請求項1または請求項2に記載の貼り合わせ基板の製造方法。
- 前記支持板を、ヤング率が3GPa以上であり、厚みが1mm以上であるものとすることを特徴とする請求項1乃至請求項3のいずれか1項に記載の貼り合わせ基板の製造方法。
- 前記支持板を、シリコン板、ステンレス板、セラミック板、アルミニウム板、ガラス板、プラスチック板のいずれかとすることを特徴とする請求項1乃至請求項4のいずれか1項に記載の貼り合わせ基板の製造方法。
- 前記支持板の表面粗さを、RMS[nm]=1〜100の範囲とすることを特徴とする請求項1乃至請求項5のいずれか1項に記載の貼り合わせ基板の製造方法。
- 前記第1の基板を、単結晶シリコン基板、表面に酸化膜を形成した単結晶シリコン基板、化合物半導体基板のいずれかとすることを特徴とする請求項1乃至請求項6のいずれか1項に記載の貼り合わせ基板の製造方法。
- 前記第2の基板を、石英基板、サファイア(アルミナ)基板、ホウ珪酸ガラス基板、結晶化ガラス基板、窒化アルミニウム基板、単結晶シリコン基板、表面に酸化膜を形成した単結晶シリコン基板、SiC基板、SiGe基板のいずれかとすることを特徴とする請求項1乃至請求項7のいずれか1項に記載の貼り合わせ基板の製造方法。
- 前記第1の基板と第2の基板を密着させる第3のステップを、該密着した基板を、100〜400℃で熱処理するサブステップを備えているものとすることを特徴とする請求項1乃至請求項8のいずれか1項に記載の貼り合わせ基板の製造方法。
- 前記剥離工程である第5のステップにおいて、
前記第1の基板と第2の基板のイオン注入層での離間を、前記一端部から前記他端部に向かう劈開によるものとすることを特徴とする請求項1乃至請求項9のいずれか1項に記載の貼り合わせ基板の製造方法。 - 前記剥離工程である第5のステップにおいて、
前記第1の基板と前記第2の基板のイオン注入層での離間を、前記第1の基板を保持する保持具と前記第2の基板に密着させた支持板を保持する保持具とを相対的に離していく運動により行うことを特徴とする請求項1乃至請求項10のいずれか1項に記載の貼り合わせ基板の製造方法。 - 前記剥離工程である第5のステップにおいて、
断面形状が楔状の部材の先端部を前記一端部に当接させて、前記第1の基板のイオン注入層に外部衝撃を付与することを特徴とする請求項1乃至請求項11のいずれか1項に記載の貼り合わせ基板の製造方法。 - 前記表面活性化処理を施す第2のステップにおいて、
表面活性化処理を、プラズマ処理、オゾン処理の少なくとも一方で行うことを特徴とする請求項1乃至請求項12のいずれか1項に記載の貼り合わせ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119428A JP4995626B2 (ja) | 2007-04-27 | 2007-04-27 | 貼り合わせ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119428A JP4995626B2 (ja) | 2007-04-27 | 2007-04-27 | 貼り合わせ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277552A JP2008277552A (ja) | 2008-11-13 |
JP4995626B2 true JP4995626B2 (ja) | 2012-08-08 |
Family
ID=40055159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007119428A Active JP4995626B2 (ja) | 2007-04-27 | 2007-04-27 | 貼り合わせ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4995626B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5389627B2 (ja) * | 2008-12-11 | 2014-01-15 | 信越化学工業株式会社 | ワイドバンドギャップ半導体を積層した複合基板の製造方法 |
JP2010165927A (ja) * | 2009-01-16 | 2010-07-29 | Sumitomo Electric Ind Ltd | 発光素子用基板 |
JP5902406B2 (ja) * | 2010-06-25 | 2016-04-13 | 株式会社半導体エネルギー研究所 | 分離方法および半導体装置の作製方法 |
JP5703853B2 (ja) * | 2011-03-04 | 2015-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP5740578B2 (ja) | 2011-04-12 | 2015-06-24 | 東京エレクトロン株式会社 | 剥離方法、プログラム、コンピュータ記憶媒体、剥離装置及び剥離システム |
US9827756B2 (en) | 2011-04-12 | 2017-11-28 | Tokyo Electron Limited | Separation apparatus, separation system, and separation method |
JP5580805B2 (ja) * | 2011-10-21 | 2014-08-27 | 東京エレクトロン株式会社 | 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体 |
JP6167108B2 (ja) * | 2011-10-31 | 2017-07-19 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドMemc Electronic Materials,Incorporated | 結合ウェハ構造体を劈開させるための固定装置及び劈開方法 |
JP5635019B2 (ja) * | 2012-01-17 | 2014-12-03 | 東京エレクトロン株式会社 | 剥離装置、剥離システム、剥離方法および剥離プログラム |
JP2013149853A (ja) * | 2012-01-20 | 2013-08-01 | Shin Etsu Chem Co Ltd | 薄膜付き基板の製造方法 |
FR3020175B1 (fr) * | 2014-04-16 | 2016-05-13 | Soitec Silicon On Insulator | Procede de transfert d'une couche utile |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3733091B2 (ja) * | 2002-08-02 | 2006-01-11 | 直江津電子工業株式会社 | 半導体ウエハ分離装置 |
JP4869622B2 (ja) * | 2005-04-19 | 2012-02-08 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法及びそれに用いる剥離用治具 |
JP2007073878A (ja) * | 2005-09-09 | 2007-03-22 | Shin Etsu Chem Co Ltd | Soiウエーハおよびsoiウエーハの製造方法 |
JP5065748B2 (ja) * | 2007-04-27 | 2012-11-07 | 信越化学工業株式会社 | 貼り合わせウエーハの製造方法 |
-
2007
- 2007-04-27 JP JP2007119428A patent/JP4995626B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008277552A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4995626B2 (ja) | 貼り合わせ基板の製造方法 | |
JP5065748B2 (ja) | 貼り合わせウエーハの製造方法 | |
TWI452631B (zh) | Fabrication method of silicon film transfer insulating wafers | |
JP5274859B2 (ja) | 貼り合わせ基板の製造方法 | |
US7977209B2 (en) | Method for manufacturing SOI substrate | |
KR102658526B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
KR101469282B1 (ko) | Soi 웨이퍼의 제조 방법 | |
TWI492275B (zh) | The method of manufacturing the bonded substrate | |
US8765576B2 (en) | Process for producing laminated substrate and laminated substrate | |
JP2007220782A (ja) | Soi基板およびsoi基板の製造方法 | |
US9837301B2 (en) | Method for producing hybrid substrates, and hybrid substrate | |
WO2007072632A1 (ja) | Soi基板およびsoi基板の製造方法 | |
JP2004221198A (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
EP2211380B1 (en) | Method of Manufacturing Laminated Wafer by High Temperature Laminating Method | |
JP2006210898A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
EP2757574B1 (en) | Method for manufacturing composite wafer | |
JP2007227415A (ja) | 貼り合わせ基板の製造方法および貼り合わせ基板 | |
JP2013149853A (ja) | 薄膜付き基板の製造方法 | |
JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
JP2008263010A (ja) | Soi基板の製造方法 | |
JP2007317867A (ja) | 半導体基板の製造方法 | |
JP2000068173A (ja) | 試料の分離装置及び支持装置並びに分離方法 | |
JPH11243040A (ja) | 試料の分離装置及び分離方法並びに基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4995626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |