JP2013069746A - 半導体装置および電極端子 - Google Patents

半導体装置および電極端子 Download PDF

Info

Publication number
JP2013069746A
JP2013069746A JP2011205705A JP2011205705A JP2013069746A JP 2013069746 A JP2013069746 A JP 2013069746A JP 2011205705 A JP2011205705 A JP 2011205705A JP 2011205705 A JP2011205705 A JP 2011205705A JP 2013069746 A JP2013069746 A JP 2013069746A
Authority
JP
Japan
Prior art keywords
terminal
electrode
terminal portion
case
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011205705A
Other languages
English (en)
Inventor
Junichi Nakao
淳一 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011205705A priority Critical patent/JP2013069746A/ja
Priority to US13/421,795 priority patent/US20130069217A1/en
Priority to CN2012100693699A priority patent/CN103021998A/zh
Publication of JP2013069746A publication Critical patent/JP2013069746A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電極端子との半田接合部の熱応力に対する信頼性を向上させることのできる半導体装置および電極端子を提供する。
【解決手段】実施形態の半導体装置は、基板１０４と、基板１０４にマウントされた半導体チップ２１Ａ、２１Ｂと、半導体チップ２１Ａ、２１Ｂに電気的に接続された電極２３と、電極２３に半田付けされる、一方の端子１１と、もう一方の端子１２とを有する電極端子１と、基板１０４、半導体チップ２１Ａ、２１Ｂ、電極２３、端子１１、１２、を覆うケース２００とを有する。電極端子１は、平板状に形成された平板部１０がケース２００の外部に露出し、端子１１と、端子１２とは、ケース２００の内部でケース２００の中央に向かって対向するように折り返され、近接して前記電極に半田付けされる。
【選択図】 図１

Description

本発明の実施形態は、半導体装置および電極端子に関する。
電力変換用途のスイッチングデバイスなどとして、ＩＧＢＴ（Insulated Gate Bipolar Transistor）に代表されるパワーモジュールが使用される。
パワーモジュールを実装した半導体装置では、回路基板上にマウントされたＩＧＢＴなどの半導体チップが、回路基板上に配置された電極に電気的に接続され、この電極に、外部電源に接続される電極端子が、半田で接続される。この電極端子は、半田付け面積を広くするため、半田付け面で折り曲げられた形状をしている。
そのため、ＴＦＴ（Thermal Fatigue Test 熱疲労試験）などにより熱応力が発生すると、この電極端子の折り曲げ部の半田接合部には、大きな応力が繰り返し印加されることになる。その結果、この電極端子の折り曲げ部に、半田クラックが発生し、半導体装置の信頼性が低下する、という問題が生じる。
特開２０１１−６６２５５号公報
本発明が解決しようとする課題は、電極端子との半田接合部の熱応力に対する信頼性を向上させることのできる半導体装置および電極端子を提供することにある。
実施形態の半導体装置は、基板と、前記基板にマウントされた半導体チップと、前記半導体チップに電気的に接続された電極と、前記電極に半田付けされる、一方の端部である第１端子部と、もう一方の端部である第２端子部とを有する電極端子と、前記基板、前記半導体チップ、前記電極、前記第１端子部、および前記第２端子部、を覆うケースとを有する。この半導体装置は、前記電極端子の一部は、前記ケースの外部に露出し、前記第１端子部と、前記第２端子部とは、前記ケースの内部で前記ケースの中央に向かって対向するように折り返され、近接して前記電極に半田付けされる。
本発明の実施形態に係る半導体装置の構成の例を示す模式的な断面図。 図１に示す端子の半田接合部の拡大断面図。 比較例として示す電極端子の半田接合部の拡大断面図。 本発明の実施形態に係る半導体装置の引っ張り応力による変形の状態を示す図。 比較例として示す電極端子の半田接合部の引っ張り応力発生時の状態を示す図。 本発明の実施形態の端子の半田接合部の引っ張り応力発生時の状態を示す図。 ＴＦＴ試験データの例を示す図。 複数のチップが共通の電極を有する半導体装置の構成の例を示す模式的な平面図。 端子を２組有する電極端子の形状の例を示す斜視図。
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
（実施形態）
図１は、本発明の実施形態に係る半導体装置の構成の例を示す模式的な断面図である。本実施形態の半導体装置は、ＩＧＢＴなどのパワーデバイスの半導体チップを搭載するパワーモジュールである。
本実施形態の半導体装置は、放熱基板である金属ベース１０１と、下面に設けられた下部電極１０３が半田１０２により金属ベース１０１に接続される基板１０４と、基板１０４の上面に設けられた上部電極１０５と、半田１０６により上部電極１０５に接続された半導体チップ２１Ａおよび２１Ｂと、ボンディングワイヤ２２により半導体チップ２１Ａおよび２１Ｂに電気的に接続された電極２３と、を有する。
基板１０４は、金属ベース１０１に接着材で接着されたケース２００で覆われている。通常、パワーモジュールでは、電極２３に接続するための電極端子１がケース２００の上面部に配置され、ケース２００の内部へと降ろされる。ＩＧＢＴの場合、電極端子１が、コレクタ電極端子やエミッタ電極端子として用いられる。
本実施形態では、電極端子１は、平板状に形成された平板部１０がケース２００の外部に露出し、その両端が略垂直に折り曲げられて、端子１１（第１端子部）、端子１２（第２端子部）として、ケース２００の内部へ降ろされている。なお、電極端子１の平板部１０直下のケース２００内には、ナット３００が格納されている。
ケース２００の内部へ降ろされた端子１１、１２は、ケース２００の内部でケース２００の中央に向かって折り返され、半田２４により、近接した状態で電極２３に半田付けされる。
図２は、端子１１、１２の半田接合部を拡大した図である。
端子１１、１２は、電極２３への半田付け面への折り曲げ部１１Ａ、１１Ｂが背中合わせに形成され、それぞれの先端１１Ｂ、１２Ｂが外向きである。
また、端子１１の折り曲げ部１１Ａと、端子１２の折り曲げ部１２Ａとの間には、間隙ｄが設けられる。間隙ｄとしては、長くても１ｍｍ程度のわずかな距離が設定される。
この間隙ｄを設定することにより、端子１１の折り曲げ部１１Ａと端子１２の折り曲げ部１２Ａの間に半田２４が吸い上げられ、折り曲げ部１１Ａ、１２Ａ周囲の半田厚が増大する。
これに対する比較例として、図３に、電極２３へ１本の電極端子１０００が半田付けされたときの様子を示す。この場合、電極端子１０００の折り曲げ部１０００Ａの周囲の半田２４の厚みが少ない。
図４は、周囲の温度が高温となったときの本実施形態の変形の様子を示す図である。例えば、金属ベース１０１の材質をＣｕ（銅）、基板１０４がＡＬＮ（窒化アルミニウム）からなるセラミック基板であるとすると、Ｃｕの熱膨張係数１７×１０−６／Ｋと、セラミック基板の熱膨張係数４．６×１０−６／Ｋの差により、図４に示すように、金属ベース１０１が外側に膨らむように変形する。
このような変形が生じると、端子１１、１２は、電極端子１がケース２００上に固定されているため、上下に引き伸ばされる。その結果、端子１１、１２が接合されている電極２３の半田接合部には、大きな引っ張り応力（図中矢印表示）が発生する。
このような引っ張り応力が発生した場合、図３に示した比較例の場合、図５に示すように、電極端子１０００の折り曲げ部１０００Ａの周囲の半田２４に、引っ張りストレスが掛かる。そのため、ＴＦＴ試験などにより、引っ張り応力が繰り返し印加されると、折り曲げ部１０００Ａの周囲の半田２４に、図５に示すような半田クラックが生じる。
これに対して、本実施形態では、図６に示すように、端子１１、１２の折り曲げ部１１Ａ、１１Ｂの周囲の半田２４に厚みがあるため、半田接合部に引っ張り応力が加わっても、折り曲げ部１１Ａ、１１Ｂの周囲に半田クラックが生じ難い。
図７に、図３に示した比較例と本実施形態のＴＦＴの試験データの例を示す。ここでは、ＴＦＴ条件を２５°Ｃ−１１５°Ｃ（ΔＴｃ＝９０°Ｃ）とし、ＴＦＴサイクル数に対する累計の不良発生数を示す。不良は、半田クラックによる電気的特性不良である。
半田接合部の電極端子が１本である比較例の場合、ＴＦＴサイクル数が３０ｋで不良が発生している。
それに対して、近接して配置された２本の端子１１、１２で電極２３へ半田付けされる本実施形態の場合、ＴＦＴサイクル数が６０ｋまで、不良の発生が見られない。
このように、本実施形態は、比較例に比べて、熱により発生する応力に対する信頼性が格段に向上している。
また、本実施形態では、電極２３への接続を２本の端子１１、１２で行うため、１本の電極端子で接続する場合に比べて、電極２３への配線抵抗が半減し、電気的特性を向上させることもできる。
次に、上述の端子を複数組有する電極端子の例を示す。
パワーモジュールの中には、同種の半導体チップを複数搭載するものもある。そのような場合、複数のチップが共有する電極が複数組設けられ、その複数組の電極に１本の電極端子を接続することがある。
図８は、基板１０４上に、４つの半導体チップ２１Ａ〜２１Ｄが搭載されている例である。図８は、その模式的平面図である。
上部電極１０５Ａに接続された半導体チップ２１Ａおよび２１Ｂは、ボンディングワイヤ２２による接続により、電極２３−１Ａおよび２３−２Ａを共有している。同様に、上部電極１０５Ｂに接続された半導体チップ２１Ｃおよび２１Ｄは、電極２３−１Ｂおよび２３−２Ｂを共有している。
ここで、電極２３−１Ａと電極２３−１Ｂを１本の電極端子に接続し、電極２３−２Ａと電極２３−２Ｂを別の１本の電極端子に接続するものとする。そのような接続に用いる電極端子の例を図９に示す。図９は、その斜視図である。
図９（ａ）に示す電極端子５１は、電極２３−１Ａと電極２３−１Ｂに接続される電極端子の例である。
電極端子５１は、平板状に形成された平板部５１０と、平板部５１０の両端が略垂直に折り曲げられてから中央に向かって対向するように折り返され、電極との半田付け面への折り曲げ部が背中合わせに形成され、それぞれの先端が外向きである、端子５１１−１と端子５１２−１、および端子５１１−２と端子５１２−２、を有する。
端子５１１−１と端子５１２−１は、電極２３−１Ａに半田接続され、端子５１１−２と端子５１２−２は、電極２３−１Ｂに半田接続される。
このとき、端子５１１−１の折り曲げ部と端子５１２−１の折り曲げ部との間、および端子５１１−１の折り曲げ部と端子５１２−１の折り曲げ部との間には、それぞれ、わずかな間隙が設けられる。
図９（ｂ）に示す電極端子６１は、電極２３−２Ａと電極２３−２Ｂに接続される電極端子の例である。
電極端子６１は、平板状に形成された平板部６１０と、平板部６１０の両端が略垂直に折り曲げられてから中央に向かって対向するように折り返され、電極との半田付け面への折り曲げ部が背中合わせに形成され、それぞれの先端が外向きである、端子６１１−１と端子６１２−１、および端子６１１−２と端子６１２−２、を有する。
端子６１１−１と端子６１２−１は、電極２３−２Ａに半田接続され、端子６１１−２と端子６１２−２は、電極２３−２Ｂに半田接続される。
このとき、端子６１１−１の折り曲げ部と端子６１２−１の折り曲げ部との間、および端子６１１−１の折り曲げ部と端子６１２−１の折り曲げ部との間には、それぞれ、わずかな間隙が設けられる。
図９に示すように、複数の電極に半田接続される部分をそれぞれ端子とすることにより、それぞれの電極の半田接合部の熱応力に対する信頼性を向上させることができる。
以上説明した実施形態の半導体装置および電極端子によれば、電極端子の半田接合部の熱応力に対する信頼性を向上させることができる。
また、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 電極端子
１０ 平板部
１１、１２ 端子
２１Ａ、２１Ｂ 半導体チップ
２２ ボンディングワイヤ
２３ 電極
２４ 半田
１０１ 金属ベース
１０２、１０６ 半田
１０３ 下部電極
１０４ 基板
１０５、１０５Ａ、１０５Ｂ 上部電極
５１、６１ 電極端子
５１０、６１０ 平板部
５１１−１、５１２−１、５１１−２、５１２−２、６１１−１、６１２−１、６１１−２、６１２−２ 端子

Claims (7)

  1. 基板と、
    前記基板にマウントされた半導体チップと、
    前記半導体チップに電気的に接続された電極と、
    前記電極に半田付けされる、一方の端部である第１端子部と、もう一方の端部である第２端子部とを有する電極端子と、
    前記基板、前記半導体チップ、前記電極、前記第１端子部、および前記第２端子部、を覆うケースと
    を有し、
    前記電極端子の一部は、前記ケースの外部に露出し、
    前記第１端子部と、前記第２端子部とは、前記ケースの内部で前記ケースの中央に向かって対向するように折り返され、近接して前記電極に半田付けされる
    ことを特徴とする半導体装置。
  2. 前記第１端子部と、前記第２端子部は、前記電極との半田付け面への折り曲げ部が背中合わせに形成され、それぞれの先端が外向きである
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１端子部の前記折り曲げ部と、前記第２端子部の前記折り曲げ部との間に、間隙がある
    ことを特徴とする請求項２に記載の半導体装置。
  4. 前記電極端子が、前記第１端子部と前記第２端子部を複数組有する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 平板状に形成された平板部と、
    前記平板部の両端が略垂直に折り曲げられてから中央に向かって対向するように折り返された、第１端子部と、第２端子部と
    を有し、
    前記第１端子部と、前記第２端子部は、電極との半田付け面への折り曲げ部が背中合わせに形成され、それぞれの先端が外向きである
    ことを特徴とする電極端子。
  6. 前記第１端子部の前記折り曲げ部と、前記第２端子部の前記折り曲げ部との間に、間隙がある
    ことを特徴とする請求項５に記載の電極端子。
  7. 前記電極端子が、前記第１端子部と前記第２端子部を複数組有する
    ことを特徴とする請求項５または６に記載の半導体装置。
JP2011205705A 2011-09-21 2011-09-21 半導体装置および電極端子 Withdrawn JP2013069746A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011205705A JP2013069746A (ja) 2011-09-21 2011-09-21 半導体装置および電極端子
US13/421,795 US20130069217A1 (en) 2011-09-21 2012-03-15 Semiconductor device and electrode terminal
CN2012100693699A CN103021998A (zh) 2011-09-21 2012-03-16 半导体器件以及电极端子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011205705A JP2013069746A (ja) 2011-09-21 2011-09-21 半導体装置および電極端子

Publications (1)

Publication Number Publication Date
JP2013069746A true JP2013069746A (ja) 2013-04-18

Family

ID=47879894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011205705A Withdrawn JP2013069746A (ja) 2011-09-21 2011-09-21 半導体装置および電極端子

Country Status (3)

Country Link
US (1) US20130069217A1 (ja)
JP (1) JP2013069746A (ja)
CN (1) CN103021998A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5846187B2 (ja) * 2013-12-05 2016-01-20 株式会社村田製作所 部品内蔵モジュール
JP2017050493A (ja) 2015-09-04 2017-03-09 株式会社東芝 電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0706221B8 (en) * 1994-10-07 2008-09-03 Hitachi, Ltd. Semiconductor device comprising a plurality of semiconductor elements
JP5113815B2 (ja) * 2009-09-18 2013-01-09 株式会社東芝 パワーモジュール

Also Published As

Publication number Publication date
US20130069217A1 (en) 2013-03-21
CN103021998A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
JP4365388B2 (ja) 半導体パワーモジュールおよびその製法
TWI448226B (zh) 電源轉換模組
US20140167237A1 (en) Power module package
US8860220B2 (en) Semiconductor device and method for manufacturing the same
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
WO2016084622A1 (ja) 半導体装置
JP2006295158A (ja) 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP6613806B2 (ja) 半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
US20170194296A1 (en) Semiconductor module
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP5218009B2 (ja) 半導体装置
JP7260278B2 (ja) 半導体サブアセンブリー及び半導体パワーモジュール
JP2018098282A (ja) 半導体装置
EP3584834A1 (en) Semiconductor device
JP6759784B2 (ja) 半導体モジュール
JP2013069746A (ja) 半導体装置および電極端子
JP2007096004A (ja) 半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP2012238684A (ja) 電力用半導体装置
JP2020174156A (ja) 半導体装置および半導体装置の製造方法
JP6581886B2 (ja) 半導体装置
JP2004319740A (ja) パワー半導体装置およびその製造方法
KR101629470B1 (ko) 전력용 반도체 모듈의 조립방법 및 이를 이용하여 제조된 전력용 반도체 모듈
JP6380244B2 (ja) 半導体装置、電力変換装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202