TW200917365A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TW200917365A
TW200917365A TW097135581A TW97135581A TW200917365A TW 200917365 A TW200917365 A TW 200917365A TW 097135581 A TW097135581 A TW 097135581A TW 97135581 A TW97135581 A TW 97135581A TW 200917365 A TW200917365 A TW 200917365A
Authority
TW
Taiwan
Prior art keywords
metal layer
semiconductor
forming
semiconductor device
wiring pattern
Prior art date
Application number
TW097135581A
Other languages
English (en)
Inventor
Yoshihiro Machida
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200917365A publication Critical patent/TW200917365A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

200917365 六、發明說明·· 【發明所屬之技術領域】 本發明係有關於-種半導體裳置之製造方法，以及更 地’是有-種半導麟置之製造方法，其中該半導體褒置 包括-包含有-電極墊之半導體晶片、—在該電極塾切提 之内部連接端及-紐連接至_部連接端之佈線圖案。，、 【先前技術】 〇 ί': 一傳統半導縣置包括—稱為W財縣之半導财置 1 例如’見圖υ ’該晶片尺寸縣包括—包含有-電極塾之半 ¥體晶片、—在該電極墊上所提供之内部連接端及-電性連接 ^亥内部連接端之佈線_，以及如平面上觀看時， 專於該半導體晶片之尺寸的尺寸。 子 圖1係顯示-傳統半導體裝置之剖面圖。 一= 考圖1 ’ —傳統半導體褒置1⑽具有-半導體晶片1(Π、 声鲁一樹脂層103、一佈線圖案104、-防焊 屑Ub及—外部連接端107。 半=2片101具有一形成像薄板之半導體基板110、-半導體^體:路111、複數個電極塾112及一保護膜m。該 上。該半=路111係提供於該半導體基板11G之一表面側 圖案（未__'積體電路111係由—擴散層、—絕緣層及一佈線 電路構成。該等電極塾112係提供於該半導體積體 忒等電極墊112電性連接至—在該半導體積 97135581 200917365 路111上所提供之佈線圖案。該保護膜113係提供於該半導體 積體電路ill上。該保護膜用以保護該半導體積體電路1U。 -亥内部連接端1G2係提供於該電極墊112 i。從該樹脂層 3 *露„亥内錢接端1〇2之上端。該内部連接端服之上端 —連接至該佈線圖案！ 〇4。該樹脂層i 〇3係提供用以覆蓋該半導 ，體晶片101之一配置有該内部連接端102之側上。 該佈線圖案104係提供於該樹脂層103上。該佈線圖案104 °連接至該内部連接端102。該佈線圖案104經由該内部連接端 102電性連接至該電極墊112。該佈線圖案1〇4具有一在設有 一外部連接端107之焊塾腿。該防焊層1〇6係提供於該樹 脂層103上，以覆蓋該佈線_ 1〇4之不包含該焊塾腿的 部分。 圖2至10係顯示—用以製造該傳統半導體褒置之程序的圖 式。在圖2至10中，相同於圖1所示之傳統半導體裝置仞〇 ί) 的組件具有相同元件符號。 首先，在圖2所示之步驟中，在該尚未形成為薄板之半導體 、 基板U0的該表面側上形成該半導體晶片101，該半導體晶片 ,ι〇1具有該半導體積體電路m、該等電極墊112及該保護犋 U3。接下來，在圖3所示之梦驟中，在該等電極墊η〗上形 成該内部連接端102。在此階段中’該等内部連捿端1〇2具有 不同高度。 隨後，在圖4所示之步驟中，按壓一平板U5以抵靠該等內 97135581 5 200917365 部連接端1G2，崎使鮮内部連接端102之高度彼此相等。 結果，該等内部連接端搬之上表面丨形成為幾乎平坦表 面。然後，在圖5所示之步驟中，形成該樹脂層1〇3，以覆蓋 該半導體晶片1G1之形成有該内部連接端⑽之侧及該内部連 接端10 2。 接下來，在圖6所示之步驟中，研磨鋪脂層103，直到從 該樹脂層103暴露該内部連接端⑽之上表面腿為止。此
Ο 時’以该樹脂層103之上表面職幾乎與該内部連接端⑽ 之上表面1G2A同高之方式來實施該研磨。結果，目6所示之 結構的上表面（更特別地，該樹脂層⑽之上表面騰及該内 部連接端102之上表面1〇2A)係平坦的。 2著’様所私瓣，編㈣之為平坦的結構的 表面上形成該佈線圖S綱。更特別地，將一金屬薄片（未 所示之結構的上表面及嶋^ 在該入籼，以及隨後，使該光阻曝光及顯影以 m /#片之_應於形成該佈線圖案⑽之區域的部分上 IT光_(未縣）。之後，藉岐_光_做為一罩幕 2金屬訂’以便形成該佈線圖案綱(減成 具有紅外線或X—射線傳輸功能之曝 對準記汽未ί 翻在該半導體倾電路111上所形成之一 ^ j未扣）的位置，蚊該光阻之曝光區域。 隨後’在圖8所示之步驟中’在該樹脂層1G3上形成該防焊 97135581 200917365 層106’該防焊層i〇6覆蓋該佈線圖案1〇4之除了該焊墊1〇4A 之外的部分。 接下來，在圖9所示之步驟中，從該半導體基板11()之背面 研磨該半導體基板110’以便使該半導體基板11〇變薄。然後， 在圖10所示之步驟中，在該焊墊麵上形成該外部連接端 • ι〇7。結果，製造該半導體裝置ιοο(例如，見專利文件丨）。 [專利文件1]日本專利第3614828號 0 然而’在製造該傳統半導體裝置之方法中，必需提供促使該 等内部連接端102之高度彼此相等之步驟及研磨該樹脂層1〇3 以從該樹脂層103暴露該等内部連接端1〇2之上表面1〇2A的 步驟。基於此理由，會有下面問題：隨著步驟數目之增加，增 加該半導體裝置100之製造成本。 此外’該具有紅外線或x_射線傳輸功能之曝絲置係昂貴 的，其中該曝光裝置係用於該光阻膜之形成中，以便形成該佈 G 、線圖案104。基於此理由，具有下面問題：增加該半導體裂置 100之製造成本。 財，在使用該具有紅外線或X-射線傳輸功能之曝光裂置 的情況中’該對準記號之_的準確性係不夠的。基於此理 由，會有下面問題：減少該佈線圖案104相對於該内部連接端 102之位置的準確性。 【發明内容】 因此，考量鱗問題，本發明之—目的提供—種半導體裝置 97135581 ^ 200917365 之製造方法’該方法可減少該半導體裝置之製造成本及可提高 一佈線圖案相對於—内部連接端之位置的準確性。 ，依據本發明之第—態樣，提供—種半導體裝置之製造方法， «亥半導體I置包括包含有電極塾之複數個半導體晶#、一具有 J $巾域轉半導體晶4之複油半導體晶片形成區域的半 :導體基板、—在該電極墊上所提供之内部連接端及-電性連接 至该内部連接端之佈線圖案， Ο 該方法包括下列步驟： 形成該内部連接端於該等半導體晶片之電極塾上； 準備一具有—金屬層之支撐板，其中在-支撐板上提供-要 做為該佈線圖案之基材的金屬層； 形成-貝穿部於該具有—金屬層之支撐板之相對於該等半 導體晶片的部分上； 形成—導電端於該金屬層之相對於該内部連接端的部分上； 〇以使該内部連接端與該導電端彼此相對之方式，彼此相對地 配置该科導體晶片與該具有—金屬層之支樓板及按壓該具 有一金屬層之支撐板，以加壓接合該内部連接端至該金屬層； 在該加壓接合步驟後，.樹脂密封在該等半導體晶片與該 具有一金屬層之支撐板間之部分該貫 .在該密封步一支摘成突出部於該樹脂之 對應於及支樓板之貝穿部的部分上； 藉由使用較出部做為1準記號，形成-覆聽金屬層之 97135581 200917365 對應於形成該佈線圖案之區域的部分之光阻膜.以及 :使用該光阻膜做為一罩幕，該金屬層，以形成該佈 態樣之半導體裝置 依據本發明之第二態樣，提供依據該第 之製造方法，其中
體 在該貫穿部形成步驟中形成至少兩個貫穿部。 依據本發明之第三態樣，提供依據 裝置之製造方法，其中 該第一或第二態樣之半導 在該貫穿部侃步‘财，摘具有—金屬層之支縣的對應 於除了形成該佈線圖案之區域之外的區域之部分上形成該孙 穿部。 / 〇乂貝 依據本發明之第四態樣’提供依據該第—至第三態樣中任何 一態樣之半導體裝置之製造方法，其中
在該加壓接合步射，使用在該具有—金屬層之支撐板上所 形成之該貫穿部做為該對準記號，以彼此相對地配置該等半導 體晶片與該具有一金屬層之支撐板。 依據本發明之第五態樣，提供依據該第一至第四態樣中任何 一態樣之半導體裝置之製造方法，其中 在該密封步驟中’以一轉注成型法形成該樹脂。 依據本發明，在該等半導體晶片之電極塾上形成該内部連接 端；在該具有一金屬層之支撐板上形成一貫穿部，其中在該支 撐板上提供做為該佈線圖案之基材的該金屬層；之後，在該金 97135581 9 200917365 屬層之相對於該内部連接端的部分上形成一導電端；隨後，以 使該内部連接端與該導電端彼此相對之方式，彼此相對地配置 該等半導體晶片與該具有-金屬層之支撐板，以及按壓該具有 -金屬層之支撐板，❹祕合_料接端至該金屬層；以 及然後’以-樹脂密封在該等半導體晶片與該具有一金屬層之 支撐板間之部分及該貫穿部。因此，不需要提供促使該等内部 連接端之高度彼此辦之步驟及從該樹脂暴露_部連接端 0之連接至該佈線圖案的部分之樹脂拋光步驟。結果，可 減少步驟之數目。因此’可減少該半導體裝置之製造成 本。 此外，在該密封步職’移_支撐板及在職脂之對應於 該支樓板之貫穿部的部分上形成一突出部；然後，使用該突出 口 Η故為料。己就’以形成一覆蓋該金屬層之對應於形成該佈 線圖案之區域的部分之光阻膜；以及之後，藉由使用該光阻膜 ϋ做為-罩幕來侧該金屬層，藉以形成該佈線圖案。結果，可 提高形成該佈線圖案之相對於該内部連接端之位置的準確性。 骑，當形成該光阻膜時，可藉由使用一包括一 ccd照相機 之便宜曝光裝置，偵測做為該對準記號之該突出部的位置。因 此，可減少該半導體裝置之製造成本。 依據本發日狀第六祕，提供—種半導體裝置之製造方法， 該半導體裝置包括包含有電極塾之複數個半導體晶片、一具有 其中形成該等半導體晶片之複數個半導體晶片形成區域的半 97135581 200917365 導體基板、一在該電極墊上所提供之内部連接端及-電性連接 至該内部連接端之佈線圖案， 該方法包括下列步驟： 形成該内部連接端於該等半導體晶片之電極墊上； 準備-具有—金屬層之切板，射在該支雜上提供該金 屬層； 形成-貝穿部於該具有一金屬層之支據板之相對於該等半 〇 導體晶片的部分上； 形成一導電端於該金屬層之相對於該内部連接端的部分上； 以使該内部連接端與該導電端彼此相對之方式，彼此相對地 配置該等半導體晶片與該具有一金屬層之支撐板及按壓該具 有一金屬層之支撐板，以加麵合該㈣連制至該金屬層； 在該加壓接合步驟後，以一樹脂密封在該等半導體晶片與該 具有一金屬層之支撐板間之部分及該貫穿部； 在該密封步驟後，移除該支樓板及形成—突出部於該樹脂之 對應於該支撐板之貫穿部的部分上； ,藉由使用該突出部做為-對準記號，形成—光阻膜於該金屬 :層上，該光阻膜在對應於形成該佈線圖案之區域的部分中具有 一開口部； ♦以一使用該金屬層做為-饋電層之電解電鍍法，形成一電鐘 膜於該金屬層之暴露至該開口部的部分上； 在該電鍍膜形成步驟後移除該光阻膜；以及 97135581 11 200917365 移除該金屬層之沒有形成該電賴之部分，㈣成由該金屬 層及該電鍍膜所構成之該佈線圖案。 依據本發明之第七態樣，提供依據該第六態樣之半導體裝置 之製造方法，其中 在該貫穿部形成步驟中形成至少兩個貫穿部。 依據本發明之第人態樣，提供依據該第六或七態樣之半導體 裝置之製造方法，其中 在該貫穿部形成步财，在·有—金屬層之支撐板的對應 於除了形成該佈線圖案之區域之外的區域之部分上 穿部。 /以員 ㈣本發明之第九歸，提供依據該第六至第人態樣中任何 一態樣之半導體裝置之製造方法，其中 f \ /在該加壓合接步财’使用在該财—金制之支撐板上所 心成之該貫f部做為靖準記號，以彼此姆地配置 體晶片與該具有一金屬層之支撐板。 依據本發明之第十祕，提供依據該第六至第九態樣中 一態樣之半導體裝置之製造方法，其中 可 在該密封步驟中，以一轉注成型法形成該樹脂。 端 依據本發明’在該等半導體晶片之電極墊上形成該内部連接 ’在該具有-金屬層之支撐板上形成—貫穿部，其中在 撐板上提供做為該佈線_之基材的該金屬層；之後^ 屬層之相對於該内部連接端的部分上形成—導電端；隨後，以 97135581 12 200917365 使二内P連接端與該導電端彼此相對之方式，彼此相對地配置 j等半導體晶4與該具有—金屬層之支撐板，以及按㈣具有 金屬層之切板，以加難合該内部連接端至料電端；以 及然後，以—樹脂密封在該等半導體晶片與該具有一金屬層之 __支撐板間之部分及該貫穿部。因此，不需要提供促使該等内部 :連接端之高度彼此相等之步職從該飽旨暴露勒部連接端 之連接至該佈線®案的部分之樹脂拋光步驟。結果，可 減少步驟之數目。因此’可減少該半導體裝置之製造成 本。 此外，在該密封步驟後，移除該支揮板及在該樹脂之對應於 該支撐板之貫穿部的部分上形成一突出部；然後，使用該突出 部做為-對準記號，以在該金屬層上形成一光阻膜，該光阻膜 在對應於形成該佈線圖案之區域的部分中具有一開口部，以及 隨後’經由-使用該金屬層做為—饋電層之電解電鑛法，在兮 金屬層之暴露至該開口部的部分上形成一電鑛膜；然後，移除 該光阻膜；以及之後，移除該金屬層之沒有形成該電鍍膜之部 分’以形成由該金屬層及該電麵所構成之該佈線圖案。妹 果’可提高形成該佈線圖案相對於該内部連接端之位置的準確 性。 再者，當形成該光阻膜時’可藉由使用一包括一⑽照相機 之便宜曝光裝置’偵測做為該對準記號之該突出部的位置。因 此，可減少該半導體装置之製造成本。 97135581 13 200917365 依據本發明，可減少該半導體裝置之製造成本，以及此外， 提高形成該佈線®案相對於該内部連接端之位置的準雜。 【實施方式】 接下來，將參考圖式以描述依據本發明之一具體例。 (第一具體例） 目11係顯示依據本發明之第-具體侧—半導體裝置之剖 面圖。 (1 參考圖11 ’依據該第一具體例之-半導體裝置10包括一半 導體晶片Π、-内部連躺12、一樹脂構件13、一佈線圖案 14、一導電端16、一防焊層17及一外部連接端18。 該半導體晶片11包括-半導體基板21、一半導體積體電路 22、-電錄23及-保護膜24。該半導體基板21係用以形 成該半導體積體電路22及成為薄的。就該半導體基板21而 '言’其可使用—例如由㈣製成之基板。該半導體基板21可 (J 設定成具有例如ΙΟΟμπι至300μιη之厚度。 該半導體频餅22係提供於鱗導體基板21之一表面 似侧上。該半導體積體電路22麵-在該半導體基板21上 所形成之擴散層（未顯示）、一在該半導體基板21上所疊合之 絕緣層（未顯示）及-在該疊合絕緣層上所提供且電性連接至 該擴散層（未顯示）之佈線圖案（未顯示)所構成。 墊極塾23係提供於該半導體積體電路22上。該電極 連接至在該半導II積體電路22上所提供之該佈線圖 97135581 200917365 案（未顯示）°可使用紹⑼或紹合金（諸如，銘—石夕—銅 (A卜Si-Cu)合金)做為該電極墊23之材料。 该保護膜24储供於該半賴频電路22上。該保護膜 24係用以保護該半導體龍電路22。就魏賴24而言，並 可使用例如氮切⑽)膜或一傘夕玻璃（psG)膜。 '、 該内部連接端12係提供於該f極墊23上。_部連接端 12用以紐連接料導體频電路22至該佈、«㈣。該内
:連接知12之上端的上表面m係幾乎平坦的。該内部連接 端12之上端的上表面m係提供與該佈線圖案μ之下表面接 觸。結果，該電極墊23電性連接至該佈線圖案Η。此外，該 内部連接端12之上端的上表面m係幾乎在—將在下面描述 之樹脂_本體13_1(鋪脂構件13之組件中之-)的上表面 13 1Α之南度上。該内部連接端12可設定成具有例如30卿至 50μπι之高度乩。 〇就該内部連接端12而言，其可使用例如-金屬膜，其中該 金制係由以一非電解電鑛法所形成之一金凸塊、一錢金膜及 鎳膜以及-覆蓋該鎳膜之金膜所構成。在使用該金凸塊做為 該内部連接端12之情況中，該内部連接端12可例如以一接合 法或一電鍍法來形成。 圖u用以說明在圖η所述之半導體裝置帽提供之樹月旨構 件的平面圖。在圖12卜相同於圖η所述之半導體装置 的組件具有相同元件符號。 97135581 200917365 Γ 二考ρ 11及12，該樹脂構件13具有麵脂構件本體叫 及大^13〜2。該樹脂構件本體13-1係提供用以覆蓋該内部 連制12之側面、該電極墊23之上表面的未提供有該内部連 翻12之部分及該保制24之上表面。在平面上觀看，該樹 月曰構件本體叫採取一方形形狀。該樹脂構件本體13-1之上 表面13—ΪΑ係幾乎平坦的。該樹脂構件本體13-1之上表面 13一1Α係幾乎在該内部連接端12之上端的上表面12Α的高度 上該佈線圖案14係形成於該樹脂構件本體13-1之上表面 軸脂齡本體糾之配置在該防焊層17與該保 :扣之心可设定成具有例如30μιη至50μιη之厚度仏。 =突出部㈣採取—圓柱形形狀及係提供於該樹 ^―1之上表面㈣上。該等突出·2係—個-個地配 置在該樹脂構件本體叫之4個角落部分的附近中。古 =3-2係一用以在下面所要描述之一用以圖案化該佈線圖宰 之先阻_曝光處理中做為—對準記號之構件。 13-2可狀成具有例如⑽卿之直徑Ri。此外，該突出部= 可设定成具有例如之高度H2。就具有該結構之樹脂 而言，其可使關如-底部填充樹脂或—成型樹月旨（例如， 一環氧樹脂）。 :藉由在該樹賴本體叫之上面形成有該佈線圖 八的上表面Μ 1A上長:供該突出部13-2，舍勃;^ 案化-做為該佈線圖案η之基材的金屬層(:在ς: 97135581 16 200917365 之上表面13，上所形成之金屬層 處理時’可使_突出部㈣㈣筒準賴。結果=先 於該傳統技藝，可更大大地提高—光阻臈形成位置之準確性， 置的準確性。 該佈線_ 14係提供於_脂構件本體叫之 =二以與該内部連接端12之上端的上表面m接觸。 該内部連接端12電性連接至該半導體積體 電路22。該佈線圖案14具有一塾部27。該塾部27之上面作 為提供有該外部連接端18及該塾部27係配置在與該内部連接 端12分開之位置。就該佈線圖案14而言，其可使用例如-銅 膜。在使用該銅膜做為該佈線圖案14之情況中，該佈線圖案 14可5又疋成具有例如12μπι之厚度。 ο 、/導電端16係提供於該佈線圖案14之下面表的相對於該内 y連接端12 I卩分上。該導電端16係配置成覆蓋該内部連接 端12之上端的側面。該導電端16用以固定該内部連接端12 至該佈線圖案14。就該導電端16而言，其可使用例如一導電 膠（更特別地，例如，一銀膠或一銅膠）或一凸塊（更特別地， 例如，一金凸塊或一銅凸塊）。 該防焊層17係提供於該樹脂構件13上，以覆蓋該佈線圖案 14之不包含該塾部27的部分及該突出部13_2。該防焊層17 具有一用以暴露該墊部27之開口部29。 97135581 17 200917365 該外部連接端耗提供於_部27上。料部連接端1δ 連接至H魏之钱板（未齡）上賴供之外部連接 藝（未顯示）。就該外部連接端18而言，其可使用例如一焊料 依據該具體例之半導體裝置’該突出部叫係抑於上面
形成有該佈線圖案14之該樹脂構件本體13—i的上表面13 U Ο Ο 上。因此，當執行用以圖案化做為該佈線圖案u之基材龄 金屬層（在該樹脂構件本體糾之上表面" 金屬層）之光阻膜的曝光處理時，可使用該突出部13韻= 對準記號。結果，相較於該傳統技藝，可更大大地提高該: 二：置之準確性。因此，可提高形成該佈線圖 於該内部連接端12之位置的準確性。 卞 =，當形成用以圖案化做為該佈線圖案14之基材的 表面1心上所形成之該金 耒:可藉由使用-包括，照相機 不）之便宜曝絲置（未細），_做為崎準記號之亨 :了―2。因此，可減少該半_置1。之製造成本/ 在该具體例中藉由採用在平面上觀看時為方形形狀之 =構Γ本體糾的角落部分中提供4個突出部脱之情 況做為-，施絲描述，但是可以在該樹轉件本體& =於除了該佈線圖案形成區域（形成有該佈線圖案⑷之外 的其它區域之部分中提供該4健出部如。在此情況中， 97135581 18 200917365 可產生相同於依據該具體例之半導體裝置1Q的優點。 此外，雖然在該具體例中藉由採用提供該4個突出部13_2 之情況做為-實施絲描述，但是提健少^個突&部脱 係足夠的。並且，在此情況中，可產生相同於依據該具體例之 半導體裝置10的優點。 . 圖13至27係顯示製造依據本發明之第-具體例的半導體裝 置之程序的視圖。圖28係用以說明在一具有一金屬層之支撐 ι·1板上所形成之一貫穿部的平面圖。在圖13至28中，相同於依 據該第-具體例之半導體農置1〇的組件具有相同元件符號。 此外，在圖18至27中’Β表示形成該半導體裝置1〇之區域（以 下’將稱為「半導體裝置形成區域Β」）及C表示在將該等半 導體裝置10分割成個別片時，切割一半導體基板35之位置（以 下，將稱為「切割位置C」）。 參考圖13至28，將描述—製造依據該第—具體例之半導體 CJ裝置的方法。首先’在圖13所示之步驟中，在一具有複數個 半導體晶片形成區域之半導體基板35上形成具有一半導體積 體電路22、-電極墊23及一保護膜24之複數個半導體晶片 11 ’以及然後’在該電極塾23上形成-内部連接端12(-内 部連接端形成步驟）。該半導體基板35在下面所要描述之圖 27所不之轉巾㈣割及分触刪狀當做圖η所述之半 導體基板21。就該半導體基板35而言，其可使用例如一石夕⑸） 晶圓。該半導體基板35可設定成具有例如5〇〇μπι至775叫之 97135581 19 200917365 厚度。就該電極塾23之材料而言，其可使用銘⑻或銘合金 (例如’一銘（A1)-石夕（Si)-銅（Cu)合金）。該就保護膜24而言， 其可使用例如氮化梦（SiN)膜或填梦玻璃（P%)膜。 就該内部連接端12而言，其可使用例如—金屬膜，其中該 金屬膜係由以-非電解電錄法所形成之一金凸塊、一錢金媒^ —鎳膜以及―覆蓋該制之金膜所構成。在使職金凸塊做為 該内部連接端12之情況中，該内部連接端12可例如以一接合 〇 法或-電鑛法來形成。在此階段中，該等内部連接端12具^ 不同高度。並且，在此階段中，該内部連接端12之上端I 表面不是平坦的。 Ο 隨後’在圖14所示之步驟中’準備—具有—金屬層之切 板37 ’其中將一做為該佈線圖案14之基材的金屬層 : 至一支擇板38之-表面38A(準備—具有—金屬層之支撑 步驟）。以可從該支撐板38剝離之狀態將該金屬層空 =板广該支撑讓一能支撑該金屬層39之板二至 牛了每易地分離，這對該支撐板38而言是足 地，該Φ浐妃Q0 更特別 # /克嫁板38可使用例如一金屬板(例如，一銅板）、 如’ _銅箱)及一樹脂板。在該支撐板洲使用該㈣ 金屬^ 392咖板38可狀成具有例如細之厚度。就該 之Ή由S，其可使用例如銅層。在該金屬層39使用銅層 月 '中’該金屬層39可設定成具有例如12μη]之厚度。曰 97135581 接下來’在圖15所示之步驟中，在該具有一金屬層之支撐 20 200917365 板37的相對於圖13所示之一半導體晶片u的部分上形成貫 牙口卩41 (貝穿部形成步驟）。如圖28所示，在每一具有一金 屬層之支撐板37的相對於例如上面觀看時為方形形狀之該半 導體晶片11的外部位置A之4個角落部分的部分上形成貫穿 -部4卜該貫穿部41可藉由像包·1空加工、鑽孔或衝壓之方法來 域此外’就5亥貫穿部41之形狀而言，其可使用圓柱形、 方形柱或狹縫（溝槽）之形狀(在圖15中，顯示採取圓柱形形狀 〇之貫穿部41做為一實施例）。在該貫穿部41採取圓柱形形狀 之情況中’該貫穿部41可設定成具有例如1_η之直徑r2。 …、後在圖16所不之步驟中，在該金屬層卯之相對於圖 13所示之結射所提供之_連接端12的部分中形成導電端 16(-導電端形成步驟）。就該導電端16❿言，其可使用例如 -導電勝（更特別地，例如，—銀膠或一銅膠）或一凸塊（更特 別地，例如，一金凸塊或一銅凸塊）。 〇 之後’在圖17所示之步驟中，使用在該具有-金屬層之支 樓板37上所形成之該貫穿部41做為該對準記號，以使圖13 所示之結構中所提供之内部連接端12相對於圖16所示之結構 中所提供之導電端16的方式，彼此相對地配置在該半導體基 板35上所形成之半導體晶片U與該具有一金屬層之支撐板 37 〇 、.隨後’在圖18所示之步驟中，在加熱該内部連接端12及該 導電端16之狀態中（在該導電端16使用該金凸塊之情況中， 97135581 200917365 加熱溫度為例如航），以使該内部連接端12之上端與該金 屬層39接觸之方式，按壓該具有一金屬層之支撐板37，以加 壓接合該内部連接端12至該金屬層39(圖1?及18所示之步 驟表示該加壓接合步驟）。此時，該等内部連接端12之上端與 .該金屬層39彼此接觸，以便該等内部連接端之高度可設定成 :彼此相等及該等内部連接端12之上端的表面m係幾乎平拍 的。在該加壓接合步驟後所獲得之内部連接端12可設定成且 fΊ有例如3_至之高度Hl。此外，該保護膜24與該金屬 層39間之空隙可設定為例如3〇卿至5〇_。 因此’在彼此減地配置在該半導體基板35上所形成之半 導體晶片11及該具有-金屬層之支撐板37時，藉由使用在該 具有-金屬層之支撐板37上所形成之貫穿部⑴故為該對準記 號，可以高準確性對準該導電端16與該内部連接㈣。因而， 可提高該内部連接端12與該金屬層39(該佈線圖案⑷之提供 〇 有該導電端16的部分之電連接可靠性。 此外，在加熱該内部連接端12及該導電端16之情況中，藉 自按壓該具有—金屬層之支撐板37以加壓接合_部連_ 12至該金屬層39，可同時實施使該等内部連接端12之高度彼 此相等之步驟及連接該内部連接端12至該佈線圖案Μ之步 驟，這兩個步驟在傳統上是分開執行的。因此，可減少該_ 體裝置10之製造成本。 / 隨後，在圖19所示之步驟中， 以—樹脂46密封在半導體基 97135581 22 200917365 板5上所域之半導體晶片η與該具有一金 37間之部分爾穿料（-辦•她旨46係上㈣ 11所示之樹脂構件13的基材。就該_ 46而言’其可使用 例如-底部填充樹脂4_成麵脂（例如，—環氧 在使用該成型樹脂做為該樹脂46之情況中，可以一轉注成 型法形成該樹脂46。在此情況中，如圖19所示，在一下金屬 與Γ上金屬模具44 _圖18所示之結構，以及接 者將該_日46壓人該下金屬模具43與該上金屬模具44間之 部分。結果，以該樹脂46密封該等半導體晶片Η賴且有一 金屬層之支撐板37間之部分及該貫穿部41。 、/' Ο 此外’在藉由該轉注成型法形成該_ 46之情況中，最好 以使該上金難具44 _支撐板38沒有彼此_之方式，在 該上金屬模具44與該切板38間形成—空隙。，在該上 金屬模具44與該支撐板38間形成—空隙，以便該上金屬模具 44沒有按®該具有—金屬層之切板幻。因而，可防止做為 該佈線圖案14之基材的該金屬層39彎曲。在此情況中，形成 該樹脂46以覆蓋該支魏38之上表面。在圖19所示之步驟 中採用以该轉注成型法形成做為該樹脂構件13之基材的該 樹脂46之情況做為一實施例及描述該情況。 隨後，在圖20所示之步驟中，從圖18所示之形成有該樹脂 46之結構移除圖19所示之下金屬模具43及上金屬模具g。 接著，在圖21所示之步驟中，從圖20所示之結構中所提供 97135581 23 200917365 之金屬層39剝離該支撐板38，以及一起移除該支撐板38上 所形成之樹脂46與該支撐板3S，以便形成該突出部13_2(_ 突出部形成步驟）。結果’形成包括該樹脂構件本體13-1及該 突出部13-2之樹脂構件13。 ^ 賴脂構件本體13_丨之厚度W(該難構件本體13]之配 置在該保護膜24與該金屬層39間之部分的厚度）可設定成為 例如3〇叩至5〇叩。在該樹脂構件本體13-1之之4個角落部 f)分的附近中-個-個地形成該等突出部13一2。在該突出部 13-2採用-圓柱形形狀之情況中，該突出部13一2之直徑匕可 設定成為例如i_m。該突出部13_2之高度H2可設定為例如 50叩。此外，該突出部13_2以該金屬層39之上表面39八為基 準的突出量E可設定為例如38μιη。 隨後’在圖22所示之步驟中，使用該突出部脱做為該對 準記號’以形成-覆蓋該金屬層39之對應於形成該佈線圖案 ϋ 14之區域的部分之光阻膜48卜光阻膜形成步驟）。該光阻膜 48做為一用以蝕刻該金屬層39之罩幕。更特別地，在該光阻 膜48係一正光阻之情況中，將該光阻塗抹至該金屬層39上及 • 然後使用一包括一 CCD照相機（未顯示）之便宜曝光裝置（未顯 示）以偵測做為該對準記號之該突出部13_2的位置，以及將光 照射至該光阻之對應於形成該佈線圖案14之區域的部分以實 施一曝光處理，以及之後使在該曝光後所獲得之光阻經歷一顯 影處理，以便該光阻膜48。 97135581 24 200917365 因此’在用關案化做為該佈線圖案14之基材的該金屬層 39的光阻膜48上實施該曝光處理時，藉由使用該突出部13—2 做為該對準記號，可比傳驢藝更大大地提高形成該光阻膜 ▲ a、置的準確性。因此，可提高形成該佈線㈣Μ相對於 该内部連接端12之位置的準確性。 /田屯成做為一用以圖案化做為該佈線圖案14之基 該金屬層39之單幕的光阻膜（未顯示）時，可藉由使用一 =一 CCD照相機（未顯示）之便宜曝光裝置（未顯示胸測 做為雜準記號之該突出部 j 導體裝置10之製造成本。 因此，可減少斜 一^來’在圖23所示之步驟中’藉由使用該光阻膜48做為 j幕’使® 22所示之_⑽經_ (更特別地，例如， 非專一向性触刻），以形成連接至該内部連接端12之該佈線圖案 Ο ⑷一佈線_成步驟）。在圖21至23中，採用以一減成法 形成該饰線圖案14之情況做為一實施例及描述該情況。 該佈線圖案U具有該_27，在該塾部 =接端18。該佈線圖案14之厚度幾乎等於該金屬層39 = 度。該佈線_4之厚度可設定為例如 予 所示之步驟中，移_3所示之光阻膜48。以在圖24 接下來，在圖25所示之 件本體別之上表面叫已知技術在該樹脂構 該佈線圖案u及覆蓋形成不包含該墊部27的部分之 亥大出部13-2之該防焊層Π，以及然 97135581 25 200917365 後在該墊部27上形成該外部連接端18。該防焊層17具有用 以暴露該墊部27之開口部29。例如，可使用一焊料凸塊 該外部連接端18。 … 隨後’在圖26所示之步驟中，從圖25所示之半導體武板 35的背面35Β側減少該半導體基板35之厚度。更特別地，從 §亥半導體基板35之背面35Β側拋光或研磨該半導體基板35 藉以使該半導體基板35改變成為薄板。結果，在該半導體其 板35之半導體裝置形成區域β中形成一對應於該半導體擊置 10之結構。為了減少該半導體基板35厚度，例如，可使用— 曰曰#研磨機（backsidegrinder)。在減少該厚度後所獲得之半 導體基板35的厚度可設定為例如ι〇〇μιη至3〇〇μιη。 接下來，在圖27所示之步驟中，切割對應於圖26所示之、社 構的切割位置C的部分。結果，將該結構分割成個別片，以便 製造該等半導體裝置10。 Ο 依據製造該具體例之半導體裝置的方法，在加熱該内部連接 端12及該導電端16之狀態巾藉由按壓該具有—金屬層之支撐 板37,以加壓接合該内部連接端12至該金屬層洲，可同時實 施使該等内部連接端12之高度彼此相等之步驟及連接該内部 連接端12至該佈線圖案14之步驟，這兩個步驟在傳統上是分 開執仃的。因此，可減少該半導體裝置10之製造成本。 此外，當做用以圖案化做為該佈線圖案14之基材的該金屬 層39之罩幕的該光阻膜48上實施該曝光處理時，藉由使用該 97135581 26 200917365 突出部13-2做為該對準記號，可比該傳統技藝更大大地提高 形成該光阻膜48之位置的準確性。因此，可提高形成該佈線 圖案14相對於該内部連接端ί2之位置的準確性。 再者’當形成該光_ 4δ以做為―用關案化做為該佈線 圖案14之基材的該金屬層39之罩幕時，可藉由使用一包括一 CCD照相機（未顯示）之便宜曝光裝置（未顯示胸測做為該對 i : =記=之該突出部脱的位置。因此，可減少該半導體裝置 10之製造成本。 (第二具體例） 圖29係顯示依據本發明之第二具體例的—半導體展置之剖 圖29中，相同於依據該第—具體例之半導體裝置10 中的組件具有相同元件符號。 =圖29，除了提供一佈線圖案51以取代依據該第-具體 u ::半導體裝置10中所配置之佈線圖案14(_藉由使用一減 成之佈線圖案）之外，依據該第二具體例之一半導體 衣置5ϋ具有相同於該半導體裝置10之結構。 該佈線圖案51具有疊合一金屬層54與―電鑛膜55 案51具有—上面提供—外部連接端18之塾部 q屬層54係提供於該内部連接端i 12A及-樹脂構件構體13-1之上表&的上表面 々nr t 1A上。該金屬層54 觸。==與該内部連接端12之上端的上表面似接 屬層54之下表*設有-用以連接該内部連接端12至 97135581 27 200917365 該金屬層54之導電端16。該金屬層54係一用以形成該電鍍 膜55之饋電層。就該金屬層54而§，其可使用例如一銅（Cu) 層。在該金屬層54使用該銅層之情況中，該金屬層54可設定 成具有例如2μπι至3μπι之厚度 該電錢膜55係疊合在該金屬廣％上。就該電錢膜55而言， 其可使用例如一鑛銅（Cu)膜。在该電鐘膜55使用該鍵銅膜之 情況中，該電鍍膜55可設定成臭有例如1〇μιη之厚度。該電鍍 膜55可例如以一電解法來形成。具有該結構之佈線圖案51可 例如以一半加成法來形成。 具有該結構之依據該第二具It例之半導體裝置50可產生相 同於依據該第一具體例之半導艤裝置10的優點。 圖30至37係顯示製造依據本發明之第二具體例的半導體裝 置之程序的視圖。在圖30至37中’相同於依據該第二具體例 之半導體裝置50中的組件具有相同元件符號。 〇 參考圖30至37，將描述一製造依據該第二具體例之半導體 裝置50的方法。首先，實施相同於該第一具體例中所述之圖 13所示之步驟，以在一具有複數個半導體晶片形成區域之半 導體基板35上形成具有一半導體積體電路22、一電極墊23 . 及一保護膜24之複數個半導體晶片11及然後在該電極墊23 上形成一内部連接端12( —内部連接端形成步驟）。 P遺後，在圖30所示之步驟中，準備該具有—金屬層之支撐 板57 ’其中將做為-用以形成該電鐵膜55(見圖29)之饋電層 97135581 28 200917365 的該金屬層54黏貼至-支撐板38之—表面⑽（準備一具有 -金屬層之支魏的步驟）1可使該金屬層54從該支樓板 38剝離之狀態將該金屬層54黏貼至該支撐板犯。可支樓該金 屬層54之該支撐板38係足夠的。更特別地，該支撐板牙^可
使用例如-金屬板(例如，—銅板）、—金屬糾例如，一_) 及-樹脂板。在使該銅箱做為該支樓板38之情況中，該支撐 板38可設定成具有例如35μπι之厚度。就該金屬層54而言: 其可使用例如-銅層。在使用該銅層做為該金屬層Μ讀況 中，該金屬層54可設定成具有例如2卿至3卿之厚度。彳
接下來’在圖31所示之步射，在該具有—金屬層之支樓 板57的相對於該第-具體例所述之圖13所示之半導體晶片 11的部分上形成貫穿部41(一貫穿部形成步驟）。在該等具有 金屬層之支撐板57的相對於例如上面觀看時為方形形狀^該 半導體晶片U的外部位置4之4個㈣部分的部分上一個二 個地形成該等貫穿部4卜該貫穿部41可藉由使用_空加 工二鑽孔或賊之方法來形成。此外，就該貫穿部Μ之形狀 而言，可使用圓柱形、方形柱或狹縫（溝槽）之形狀。在該貫穿 部41採取-圓柱形形狀之情況中，該貫穿部41之直徑 定成為例如ΙΟΟμιη。 層54之相對於該第 之内部連接端12的 °就該導電端16而 然後，在圖32所示之步驟中，在該金屬 一具體例所述之圖13所示之結構中所提供 部分中形成導電端16(—導電端形成步驟） 97135581 29 200917365 言’其可使用例如一導電膠（更特別地，例如，一銀膠或一銅 膠）或一凸塊（更特別地，例如，一金凸塊或一銅凸塊）。 之後’在圖33所示之步驟中，實施相同於該第一具體例中 所述之圖17至21所示之步驟（包括該加壓接合步驟、該密封 步驟及該突出部形成步驟）的處理，以形成圖33所示之結構。 在該加壓接合步驟後所獲得之内部連接端12的高度Hi可設定 為例如30μπι至50μιη。此外’該保護膜24與該金屬層54間之 0 空隙可設定為例如30μιη至50μηι。該樹脂構件本體13-1之厚 度Μι可設定成為例如30μπι至50μπι。在該樹脂構件本體13-1 之4個角落部分的附近中一個一個地配置突出部丨3_2。在該 突出部13-2採用該圓柱形形狀之情況中，該突出部13—2之直 徑吣可設定成為例如1〇〇卿。該突出部13_2之高度Η2可設定 為例如50μιη。此外’該突出部13_2以該金屬層54之上表面 54Α為基準的突出量Ε可設定為例如48μιη。 G Be後，在圖34所示之步驟中，使用該突出部1做為一對 準記號，以在一樹脂構件13及該金屬層54上形成一光阻膜 61，該光阻膜61在對應於形成該佈線圖案51之區域（更特別 地’做為形成該佈線随51之組件中之—的該電鍍膜55之區 域）的部分中具有-開π部61A( —光阻膜形成方法）。更特別 地，在該光阻膜61係-正光阻之情況中，當塗抹一光阻時， 經由-包括- CCD照相機（未顯示）之便宜曝光裝置（未顯示） 藉由使用該突出部13-2做為該對準記號，將光照射在該光阻 97135581 30 200917365 之對應於形成該佈線圖案51之區域的部分上， 處理’以及紐在轉光後所獲得之触上執卜2曝光 以形成具有該開口部61A之光阻膜6：[。該、^處理
u丨I联t)l係—爾LV 只在該金屬層54之對應於形成該饰線圖案51之區域 形成該電鍍膜55之罩幕。 、口P刀上 因此，在用以圖案化做為該佈線圖案51之基 54之光_61上執行鱗光處時藉由使_突心= 做為該對準記號，可提高在該光阻膜61之對應於 圖㈣之區域（更特別地，形成該佈線圖案51之組件 的電鍍膜55之區域）的部分中所形成之開口部6u的位置之 確性。因此，可提高該佈線圖案51相對於形成内 之位置的準確性。 ％丧鸲12 u 再者，當形成在做-用以圖案化做為該佈線圖案5 的金屬層54之罩幕的該光阻膜61時，可藉由使用—包^一 CCD照相機（未顯示）之便宜曝光裝置（未顯示）來細 準記號之該突出部㈣的位置。因此，可減少該半導體^ 之製造成本。 干寻體裝置 —IW後’在圖35所示之步驟中’經由_使用該金屬層54做 只電層之電解魏法在該金屬層54之暴露至該開口部⑽ =部^上形成該電鑛臈55(一電鑛膜形成步驟）。就該電鍵膘 ^ ^可使用例如一鍍銅膜。在使用該鍍銅膜做為該電 鍍膜55之情況中，該電鑛膜55可設定成具有例如10μιη之厚 97135581 31 200917365 度。 接下來，在圖36所示之步驟中，移除圖35所示之光阻膜 61(—光阻臈移除步驟）。隨後，在圖37所示之步驟中，移除 °亥金屬層54之沒有形成有該電鍍膜55之部分，因而形成由該 金屬層54及該電鍍膜55所構成之該佈線圖案51(—佈線圖案 形成步驟）。
之後，實施相同於該第—具體例中所述之圖25至 步驟的處理，以便形成該等半導體裝置50。 依據製造該具體例之半導體裝置的方法，使用該突出部13_2 做為該對準記號，以便在用以圖案化做為該佈線圖案51之基 材的金屬層54之該光阻臈61上實施該曝光處理。結果，可提 问°亥光阻膜61在對應於形成該佈線圖案51之區域（更特別 1文為幵少成§亥佈線圖案51之組件中之一的電鑛膜π之區域） 的部分中所形成之開口部61A的位置之準確性。因此，可提高 形成该佈線圖t 51相對於該内部連接端）2之位置的準確性。 此外，當形成做為用以圖案化做為該佈線圖案Μ之基材的 »亥金屬層54之罩幕的該光阻膜61 _，可藉由使用一包括— CCD照相機（未齡）之便宜曝絲置（未顯句來偵測做為該對 準=之該以部13-2的位置。因此，可減少該半 50之製造成本。 夏 、雖然上面已詳細描述依據本發明之較佳具體例，作是、 並非偈限於該料定具體例，而是可在稀離申請^範: 97135581 ^ 32 200917365 述之本發明的範圍内實施各種變更及修改。 本發明可應用至一種半導體裝置之製造方法，該半導體裝置 包括一包含有一電極墊之半導體晶片、一在該電極墊上所提供 之内部連接端及一電性連接至該内部連接端之佈線圖案。 【圖式簡單說明】 圖1係顯示一傳統半導體裝置之剖面圖。 圖2係顯示製造該傳統半導體裝置之步驟的視圖（第一）。 圖3係顯示製造該傳統半導體裝置之步驟的視圖（第二）。 圖4係顯示製造該傳統半導體裝置之步驟的視圖（第三）。 圖5係顯示製造該傳統半導體裝置之步驟的視圖（第四）。 圖6係顯示製造該傳統半導體裝置之步驟的視圖（第五）。 圖7係顯示製造該傳統半導體裝置之步驟的視圖（第六）。 圖8係顯示製造該傳統半導體裝置之步驟的視圖（第七）。 圖9係顯示製造該傳統半導體裝置之步驟的視圖（第八）。 圖10係顯示製造該傳統半導體裝置之步驟的視圖（第九）。 圖11係顯示依據本發明之第一具體例的一半導體裝置之剖 面圖。 圖12係用以說明在圖11所述之半導體裝置中所提供之一樹 脂構件的平面圖。 圖13係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第一）。 圖14係顯示製造依據本發明之第一具體例的半導體裝置之 97135581 33 200917365 步驟的視圖（第二）。 圖15係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第三）。 圖16係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第四）。 圖17係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第五）。 圖18係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第六）。 圖19係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第七）。 圖20係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（弟八）。 圖21係顯示製造依據本發明之第一具體例的半導體裝置之 〇 步驟的視圖（第九）。 圖22係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第十）。 ' 圖23係顯示製造依據本發明之第一具體例的半導體裝置之 ' 步驟的視圖（第十一）。 圖24係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第十二）。 圖25係顯示製造依據本發明之第一具體例的半導體裝置之 97135581 34 200917365 步驟的視圖（第十三）。 圖26係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第十四）。 圖27係顯示製造依據本發明之第一具體例的半導體裝置之 步驟的視圖（第十五）。 圖28係用以說明在一具有一金屬層之支撐板上所形成之一 貫穿部的平面圖。 圖29係顯示依據本發明之第二具體例的一半導體裝置之剖 面圖。 圖30係顯示製造依據本發明之第二具體例的半導體裝置之 步驟的視圖（第一）。 圖31係顯示製造依據本發明之第二具體例的半導體裝置之 步驟的視圖（第二）。 圖32係顯示製造依據本發明之第二具體例的半導體裝置之 u 步驟的視圖（第三）。 圖33係顯示製造依據本發明之第二具體例的半導體裝置之 步驟的視圖（第四）。 ~ 圖34係顯示製造依據本發明之第二具體例的半導體裝置之 " 步驟的視圖（第五）。 圖35係顯示製造依據本發明之第二具體例的半導體裝置之 步驟的視圖（第六）。 圖36係顯示製造依據本發明之第二具體例的半導體裝置之 97135581 35 200917365 步驟的視圖（第七）。 圖37係顯示製造依據本發明之第二具體例的半導體裝置之 步驟的視圖（第八）。 【主要元件符號說明】 10 半導體裝置 11 半導體晶片 12 内部連接端 〇 12A 上表面 13 樹脂構件 13-1 樹脂構件本體 13-1A 上表面 13-2 突出部 14 佈線圖案 16 導電端 Ο 17 防焊層 18 外部連接端 21 半導體基板 ' 21A 表面 22 半導體積體電路 23 電極塾 24 保護膜 27 墊部 97135581 36 200917365 29 開口部 35 半導體基板 35B 背面 37 支撐板 38 支撐板 38A 表面 39 金屬層 f、 39A 上表面 41 貫穿部 43 下金屬模具 44 上金屬模具 46 樹脂 48 光阻膜 50 半導體裝置 (J 51 佈線圖案 52 墊部 54 金屬層 54A 上表面 55 電鍍膜 57 支撐板 61 光阻膜 61A 開口部 97135581 37 200917365 100 傳統半導體裝置 101 半導體晶片 102 内部連接端 102A 上表面 103 樹脂層 103A 上表面 104 佈線圖案
104A 焊墊 106 防焊層 107 外部連接端 110 半導體基板 111 半導體積體電路 112 電極墊 113 保護膜 115 平板 A 外部位置 B 半導體裝置形成區域 C 切割位置 E 突出量
Hi 高度 H2 高度 Μι 厚度 97135581 38 200917365
Ri 直徑 R2 直徑
97135581 39

Claims (1)

  1. 200917365 七、申請專利範圍： 1. 一種半導·置之製造方法，該半導體打包括包含有電 極墊之複數個半導體晶片一具#其巾形成料半導體晶片之 複數個半導體晶片形成區域的半導體基板、—在該電極塾上所 提供之内部連接端及-電性連接至該内部連接端之佈線圖案， 該方法包括下列步驟： 形成該内部連接端於該等半導體晶片之電極墊上； 準備一具有—金屬層之支魏，其中在-支撐板上提供-要 做為該佈線圖案之基材的金屬層； 形成一貫穿部於該具有-金屬層之支撐板之相對於該等半 導體晶片之部分上； 形成一導電端於該金屬層之相對於該内部連接端的部分上； 以使該内部連接端與該導電端彼此相對之方式，彼此相對地 7該料導體晶^該具有—金屬層之切板及按塵該具 金屬層之切板，以加壓接合_部連接端至該金屬層； 且妾合步驟後’以-樹脂密封在該等半導體晶片與該 ，、有-金屬層之切板社部分及該貫穿部； 對鮮7支^術4移輯A撐板及形成―突^部於該樹脂之 對應於錢撐板之貫穿部的部分上； :以及 以形成該佈 對:线出部做為—對準記號，形成—覆蓋該金屬層之 應形成該佈線圓案之區域的部分之光阻臈1 藉由使用該光阻膜做為一罩幕，刻該金屬層， 97135581 200917365 線圖案。 2. 如申請專職圍第1項之半導體裝置之製造方法，其中， 在該貫穿部形成步驟中形成至少兩個貫穿部。 3. 如申5f專利_第丨項之半導體裝置之製造方法，其中， 在該貫穿部形成步驟中，在該具有-金屬層之支#板之對應 .於除了形成該佈線圖案之區域之外的區域之部分上形成該貫 穿部。 ()1如申請專利範㈣1項之半導«置之製造方法，其中， ，在該加顯合步财，個在該具有—金屬狀支撐板上所 形成之該貫穿部做為該對準記號，以彼此相對地配置該等半導 體晶片與該具有一金屬層之支撐板。 5. 如申請專利範圍第丨項之半導體裝置之製造方法，其中， 在該密封步驟中，以一轉注成型法形成該樹脂。 6. -種半導體|置之製造方法，該半導體裝置包括包含有電 I】極墊之複數個半導體晶片、一具有其中形成該等半導體晶片之 複婁欠個半導體晶片形成區域的半導體基板、一在該電極塾上所 提供之内部連接端及一電性連接至該内部連接端之佈線圖案， 該方法包括下列步驟： 形成該内部連接端於該等半導體晶片之電極塾上； 準備-具有—金屬層之支魏，其中在該支撐板上提 屬層； 、β , 形成-貫穿部於該具有-金屬層之支標板之相對於該等半 97135581 41 200917365 導體晶片之部分上； 形成一導電端於該金屬層之相對於該内部連接端的部八上. 以使該内部連接端與該導電端彼此相對之方式，彼此^對地 配置該等半導體^與該具有-金屬層之切板及按壓該具 有-金屬層之支撐板壓接合該内部連接端至該金屬層； 在該加壓接合步驟後，[樹職封在辦半導體晶片與曰該 具有一金屬層之支撐板間之部分及該貫穿部； 在該密封步驟後，移除該支樓板及形成—突出部於該樹脂之 對應於該支撐板之貫穿部的部分上； 開口部； 藉由使用該突出部做為-對準記號，形成—光阻膜於該金屬 壯，該光轉在對應於形成該職之區域㈣分中具有 鍍 以使用該金屬層做為一饋電層之電解電鍵法，形成一電 膜於該金屬層之暴露至該開口部的部分上； 在違電鍍細彡成步職，移除該光賴；以及 移除該金屬層之沒有形辆電 « a^ 緞胰之邛分，以形成由該金屬 層及該電鍍膜所構成之該佈線圖案。 7.如申請專利範圍第6項之半導體裝置之製造方法，其中， 在该貫穿部形成步驟中形成至少兩個貫穿部 、 &如申請專·㈣6項之半導體裝置之製造 在該貫穿部形❹财，切結^^ 於H —金屬層之支撐板的對應 於除了形成该佈線圖案之區域 域之外的£域之部分上形成該貫 97135581 42 200917365 穿部。 9. 如申請專利範圍第6項之半導體裝置之製造方法，其中， 在該加壓接合步驟中，使用在該具有一金屬層之支撐板上所 形成之該貫穿部做為該對準記號，以彼此相對地配置該等半導 體晶片與該具有一金屬層之支撐板。 10. 如申請專利範圍第6項之半導體裝置之製造方法，其中， 在該密封步驟中，以一轉注成型法形成該樹脂。 97135581 43
TW097135581A 2007-09-18 2008-09-17 Method of manufacturing semiconductor device TW200917365A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241375A JP5064158B2 (ja) 2007-09-18 2007-09-18 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
TW200917365A true TW200917365A (en) 2009-04-16

Family

ID=40227776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097135581A TW200917365A (en) 2007-09-18 2008-09-17 Method of manufacturing semiconductor device

Country Status (6)

Country Link
US (1) US7615408B2 (zh)
EP (1) EP2040294B1 (zh)
JP (1) JP5064158B2 (zh)
KR (1) KR20090029646A (zh)
CN (1) CN101393877A (zh)
TW (1) TW200917365A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548051B (zh) * 2009-05-20 2016-09-01 Renesas Electronics Corp Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246605B (zh) * 2008-12-16 2013-08-07 株式会社村田制作所 电路模块
JP2011258867A (ja) * 2010-06-11 2011-12-22 Casio Comput Co Ltd 半導体装置及びその製造方法
CN103205701A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 蒸镀掩模板及其制作方法
US9235674B2 (en) 2013-03-05 2016-01-12 Oracle International Corporation Mitigating electromigration effects using parallel pillars
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
US11056410B2 (en) * 2017-03-31 2021-07-06 National Institute Of Advanced Industrial Science And Technology Method of manufacturing semiconductor package using alignment mark on wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JPH10256306A (ja) 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3732378B2 (ja) * 2000-03-03 2006-01-05 新光電気工業株式会社 半導体装置の製造方法
JP3638250B2 (ja) * 2000-10-11 2005-04-13 シャープ株式会社 アライメントマークおよび半導体装置の製造方法
JP3614828B2 (ja) * 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
US8067823B2 (en) * 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
JP2006013533A (ja) * 2005-07-28 2006-01-12 Oki Electric Ind Co Ltd 半導体装置
JP2008108849A (ja) 2006-10-24 2008-05-08 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008235555A (ja) * 2007-03-20 2008-10-02 Shinko Electric Ind Co Ltd 電子装置の製造方法及び基板及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548051B (zh) * 2009-05-20 2016-09-01 Renesas Electronics Corp Semiconductor device

Also Published As

Publication number Publication date
KR20090029646A (ko) 2009-03-23
EP2040294B1 (en) 2013-11-06
JP2009076497A (ja) 2009-04-09
JP5064158B2 (ja) 2012-10-31
CN101393877A (zh) 2009-03-25
US20090075422A1 (en) 2009-03-19
US7615408B2 (en) 2009-11-10
EP2040294A1 (en) 2009-03-25

Similar Documents

Publication Publication Date Title
TWI223419B (en) Semiconductor device and method of manufacturing the same
TW511422B (en) Method for manufacturing circuit device
TW200917365A (en) Method of manufacturing semiconductor device
TW200539432A (en) Optical sensor module
TW201018347A (en) Wiring board capable of having built-in functional element and method for manufacturing the same
TW201041469A (en) Coreless packaging substrate, carrier thereof, and method for manufacturing the same
TW201025520A (en) Flexible and stackable semiconductor die packages, systems using the same, and methods of making the same
TW201010552A (en) Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TW200405486A (en) Method for producing wiring substrate
TW200536441A (en) Circuit device and manufacturing method thereof
TW200915440A (en) Manufacturing method of semiconductor apparatus
TW200532823A (en) Circuit device
TW507352B (en) Semiconductor module and producing method therefor
JP5830702B2 (ja) 回路装置の製造方法
TW201110267A (en) An electronic device package and method of manufacture
TW540148B (en) Method for making circuit device
JP5734624B2 (ja) 半導体パッケージの製造方法
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
KR20090071444A (ko) 반도체 장치의 제조 방법
TW201606970A (zh) 半導體裝置及其製造方法
TW200941665A (en) Semiconductor device and manufacturing method thereof
TW200826206A (en) Semiconductor fabrication method and structure thereof
JP5355363B2 (ja) 半導体装置内蔵基板及びその製造方法
TWI246364B (en) Method for making a semiconductor device
TW201101446A (en) Leadframe and method for manufacturing the same