JP3239806B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3239806B2 JP3239806B2 JP18787697A JP18787697A JP3239806B2 JP 3239806 B2 JP3239806 B2 JP 3239806B2 JP 18787697 A JP18787697 A JP 18787697A JP 18787697 A JP18787697 A JP 18787697A JP 3239806 B2 JP3239806 B2 JP 3239806B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cutting
- electrodes
- manufacturing
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/4979—Breaking through weakened portion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49815—Disassembling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
方法に関し、詳しくは、表面に電極を配設してなるユニ
ット基板(親基板)を、所定の切断ラインに沿って切断
することにより、切断端面に電極の露出した素子を得る
工程を含む電子部品の製造方法に関する。
面に電極パターン(薄膜コイルパターン)を配設してな
るチップ型コイル部品は、例えば、図7に示すように、
複数の電極パターン52が配設され、かつ、その表面
が、絶縁・保護膜53により被覆されたユニット基板5
1を、所定の切断ラインA及びBに沿って切断し、個々
の素子54を切り出す工程を経て製造されている。
面の平滑性、絶縁性、耐熱性、及びチップの小型化にと
もなう微細加工への適性などの見地から、例えばポリイ
ミドなどの樹脂材料やガラス系材料などが用いられてい
る。
電子部品、特に基板表面に電極パターン(薄膜コイルパ
ターン)が配設されたチップ型コイル部品などにおいて
は、性能を維持、向上させようとすると、電極パターン
を形成することが可能な面積をいかに広く確保すること
ができるかが重要になる。
切断して、個々の素子54を切り出す方法として、ダイ
シングブレードを用いて切断するダイシング工法が広く
用いられている。このダイシング工法は、加工精度に優
れているばかりでなく、絶縁・保護膜53も同時に切断
することが可能で、スクライブブレーク工法などのよう
に切断しろを設ける必要がなく、チップ外周部まで電極
パターン52を形成することが可能で、電極パターンの
形成に使用することが可能な面積を広くとることができ
るという利点がある。
切り出された素子54に、切断端面51bに露出してい
る接続電極52と導通する外部電極55を形成した状態
を示す断面図である。
て、ダイシング工法を用い、基板51aの端面に接続電
極52aを露出させようとすると、図7に示すような電
極パターンの場合、ダイシングブレードの全幅で、接続
電極52aの全長にわたって、接続電極(金属)52a
を切削することが必要になる。一般に、接続電極(金
属)52aはユニット基板51に比べて切削抵抗が大き
いため、ダイシングブレードの摩耗が激しく、ダイシン
グブレードの目詰りによる切削力の低下を招くととも
に、これに起因して基板にチッピングが発生するという
問題点がある。
保護膜53との密着性が、ユニット基板51と絶縁・保
護膜53との密着性ほど良好ではない場合には、図9に
示すように、ダイシングブレードによる切断工程におい
て、絶縁・保護膜53に剥がれが生じることがあり、ひ
いては、接続電極52aの剥がれを引き起こすという問
題点がある。
その成膜時などに生じた膜応力が残留している場合があ
り、ダイシングブレードによる切断工程で外部応力が加
わるとさらに剥がれが生じやすくなるという問題点があ
る。
あり、表面に電極を配設してなるユニット基板(親基
板)を切断することにより、切断端面に電極の露出した
構造を有する電子部品を製造するにあたって、切断用ブ
レードの摩耗が少なく、基板のチッピングの発生を抑制
することが可能で、かつ、ユニット基板の切断工程で電
極の剥がれが生じにくく、外部との接続信頼性に優れた
電子部品を効率よく製造することが可能な電子部品の製
造方法を提供することを目的とする。
に、本願発明(請求項1)の電子部品の製造方法は、表
面に電極を配設してなるユニット基板(親基板)を、所
定の切断ラインに沿って切断することにより、切断端面
に電極の露出した素子を得る工程を含む電子部品の製造
方法において、ユニット基板の表面の切断ライン上にあ
る電極に、切断ラインと交差する方向に、切断ラインと
直交する方向の長さLが、下記の式(1): L>Wb+2α ……(1) Wb:切断用ブレードの厚み α :切断用ブレードの厚み方向への切断位置ずれ量 の要件を満たすスリットを形成し、切断用ブレードによ
り、前記スリットの形成された電極を切削しつつ、切断
ラインに沿ってユニット基板を切断することにより、互
いに対向する2つの切断端面のそれぞれに、互いに隣り
合う2つの素子の電極となるように電極を露出させる工
程を含むことを特徴としている。
電極に、切断ラインと交差する方向にスリットを形成
し、切断用ブレードにより、前記スリットの形成された
電極を切削しつつ、切断ラインに沿ってユニット基板を
切断することにより、互いに対向する2つの切断端面の
それぞれに、互いに隣り合う2つの素子の電極となるよ
うに電極を露出させることが可能になり、外部電極との
接続信頼性を向上させることが可能になる。
で、スリットを形成していない場合に比べて、切断用ブ
レードが電極(金属)を切削する距離を短くする(すな
わち、切削する量を減らす)ことが可能になり、切断用
ブレードの摩耗を抑制して寿命を延ばすことが可能にな
る。また、切断用ブレードの目詰りによる切削力の低下
やこれから生じるユニット基板のチッピングの発生を抑
制して、電極と外部電極との接続信頼性を向上させるこ
とができるようになる。また、スリットを形成すること
により、スリットを形成していない場合に比べて電極に
かかる応力を軽減することが可能になり、切断工程にお
ける電極の剥がれをさらに効率よく抑制、防止すること
が可能になる。
向の長さLを、L>Wb+2αとしているので、切断位
置にずれがある場合にも、電極の一部を切削して、基板
の切断端面に電極を確実に露出させることが可能にな
り、本願発明をより実効あらしめることができる。
製造方法は、表面に電極を配設してなるユニット基板
(親基板)を、所定の切断ラインに沿って切断すること
により、切断端面に電極の露出した素子を得る工程を含
む電子部品の製造方法において、ユニット基板の表面の
切断ライン上にある電極に、切断ラインと交差する方向
にスリットを形成した後、ユニット基板の表面に絶縁・
保護膜を配設し、切断用ブレードにより、前記スリット
の形成された電極を切削しつつ、切断ラインに沿ってユ
ニット基板を切断することにより、互いに対向する2つ
の切断端面のそれぞれに、互いに隣り合う2つの素子の
電極となるように電極を露出させる工程を含むことを特
徴としている。
電極に、切断ラインと交差する方向にスリットを形成し
た後、ユニット基板の表面に絶縁・保護膜を配設し、切
断用ブレードにより、切断ラインに沿ってユニット基板
を切断するようにした場合、スリットの形成された部分
とスリットの形成されていない部分で、電極に凹凸が生
じ、絶縁・保護膜がその凹凸部分に入り込んで、電極を
基板に確実に固着させるため、切断工程での電極の剥離
を防止して、信頼性を向上させることができる。
製造方法は、表面に電極を配設してなるユニット基板
(親基板)を、所定の切断ラインに沿って切断すること
により、切断端面に電極の露出した素子を得る工程を含
む電子部品の製造方法において、ユニット基板の表面
の、少なくとも切断ライン上にある電極の下記スリット
の形成される部分の厚みを他の部分より小さくするとと
もに、ユニット基板の表面の切断ライン上にある電極
に、切断ラインと交差する方向に、スリットを形成し、
切断用ブレードにより、前記スリットの形成された電極
を切削しつつ、切断ラインに沿ってユニット基板を切断
することにより、互いに対向する2つの切断端面のそれ
ぞれに、互いに隣り合う2つの素子の電極となるように
電極を露出させる工程を含むことを特徴としている。
ち、切断ライン上にあるスリットの形成される部分の厚
みを他の部分より小さくすることにより、切断工程にお
いて、切断用ブレードが電極(金属)を切削する量をさ
らに減らすことが可能になり、切断用ブレードの摩耗を
抑制して、切断用ブレードの寿命を大幅に延ばすことが
可能になる。なお、切断端面には、切断されたスリット
形成部分の電極の端面が複数露出するため、外部電極と
の接続信頼性が低下することはない。
前記切断端面に露出する電極が、電極と外部電極との接
続のために引き出された接続電極であることを特徴とし
ている。
接続のための引き出された接続電極である形態において
は、接続電極を切断端面に露出させて、外部電極に確実
に接続することが可能になり、接続信頼性を向上させる
ことができるようになるとともに、電子部品の高Q化、
大インダクタンス化、あるいは、低浮遊容量化を図るこ
とが可能になり、効率よく高性能の電子部品を製造する
ことが可能になる。
してその特徴とするところをさらに詳しく説明する。
ラミックからなる基板1aの表面に、外部との接続のた
めの接続電極2aを含む薄膜コイルパターン(電極パタ
ーン)2を配設し、かつ、薄膜コイルパターン2の配設
面を、絶縁・保護膜(被覆材)3により被覆した素子4
の、接続電極2aを露出させた端面を含む部分に、接続
電極2aと導通するように外部電極5を配設した構造を
有するチップ型コイル部品を製造する場合を例にとって
説明する。
に、スパッタ、蒸着、イオンプレーティング、メッキ、
厚膜印刷などの成膜方法により、Ag、Cuなどの金属
からなる電極膜を成膜する。
ることにより、図1に示すような、接続電極2aを含む
薄膜コイルパターン(電極パターン)2が表面に形成さ
れたユニット基板1を形成する。
a(図4)となるべき電極2bは、切断ラインAと直交
するように複数のスリットSが形成されている。なお、
このスリットSは、長さLが、L>Wb+2α(但し、
Wbはユニット基板1の切断に用いられる切断用ブレー
ド(ダイシングブレード)6(図1(b))の厚み,αは
切断用ブレード6の厚み方向への切断位置ずれ量)の要
件を満たすような寸法に形成されている。
2bを含む電極パターン2を形成するにあたっては、例
えば、図5(a)に示すように、ユニット基板の表面に、
接続電極2aとなるべき電極2bを含む、目標膜厚より
も薄い一層目の電極膜12aを形成し、さらにその上
に、図5(b)に示すように、スリット形成部分を含まな
い、目標膜厚から一層目の電極パターン12aの厚みを
差し引いた厚みを有する二層目の電極膜(薄膜コイルパ
ターン)12bを形成することにより、図5(c)に示す
ように、接続電極2a(接続電極となるべき電極2b)
の厚みが、他の部分(薄膜コイルパターン)2の厚みよ
り薄くなるようにする。
電極2b)の厚みを、他の部分(薄膜コイルパターン)
2の厚みより薄くする方法としては、接続電極2aとな
るべき電極2bを含む電極パターン2を形成した後、サ
ンドブラストなどの方法により、接続電極2aとなるべ
き電極2bを削ってその厚みを小さくする方法など、種
々の方法を用いることが可能である。
パターン2の形成されたユニット基板1の表面を覆うよ
うに、ポリイミドなどの樹脂材料、あるいはガラスペー
ストなどの無機絶縁材料からなる絶縁・保護膜3を形成
する。
断用ブレード6(図1(b))を用い、接続電極2a(図
4)となるべき電極2bの中央部を、切断ラインAに沿
ってダイシングカット(一次カット)する。これにより
切断された電極の端面は切断端面に露出する。その後、
切断ラインBに沿ってダイシングカット(二次カット)
することにより、個々の素子4を切り出す(図3)。
が露出した切断端面1b(図4)を含む部分に、例え
ば、Ag、Cu、Cr、Niなどの金属をスパッタリン
グ法やスパッタリングとメッキを併用する方法などによ
り、接続電極2aと導通するように外部電極5を形成
し、図4に示すような電子部品(チップ型コイル部品)
を得る。
した後に形成してもよいが、切断ラインAに沿って一次
カットした後、複数の素子を含む短冊状の基板の段階で
形成し、その後、外部電極の形成された短冊状の基板を
二次カットして個々の電子部品(チップ型コイル部品)
に分割することも可能である。そして、その場合、個々
の素子を切り出してから外部電極を形成する場合に比べ
て製造工程を簡略化することが可能になる。
なるべき電極2bに、切断ラインAと直交する長さL
(L>Wb+2α)のスリットSを形成し、切断用ブレ
ード6により、スリットSの形成された電極2bを切削
しつつ、切断ラインAに沿ってユニット基板を切断する
ようにしているので、図3,図4に示すように、互いに
対向する2つの切断端面1b(図4)に電極(接続電
極)2aを確実に露出させることが可能になり、外部電
極5との接続信頼性を向上させることができる。
るので、スリットSを形成していない場合に比べて、切
断用ブレード6が電極(金属)2bを切削する量を減ら
すことが可能になり、切断用ブレード6の摩耗を抑制し
て寿命を延ばすことができる。
力の低下や、これに起因する基板のチッピングの発生を
抑制して、電極と外部電極との接続信頼性を向上させる
ことができる。
ト基板1の表面に絶縁・保護膜3を配設した後、切断用
ブレード6により、切断ラインAに沿ってユニット基板
1を切断するようにしているので、図6に示すように、
スリットSの形成された部分と形成されていない部分
で、電極2bに凹凸が生じ、絶縁・保護膜3がその凹凸
部分に入り込んで、電極2bをユニット基板1に確実に
固着させるため、切断工程で電極2bが剥離することを
防止して、信頼性を向上させることができる。
に絶縁・保護膜を形成した後、ユニット基板を切断用ブ
レードを用いて切断するようにした場合について説明し
たが、絶縁・保護膜を形成する前にユニット基板を切断
することも可能である。また、本願発明は、絶縁・保護
膜を形成しない電子部品を製造する場合にも適用するこ
とが可能である。そして、その場合にも、互いに対向す
る2つの切断端面に電極を確実に露出させて外部電極と
の接続信頼性を向上させたり、切断用ブレードが電極
(金属)を切削する距離を短くして切断用ブレードの摩
耗を軽減したり、切断用ブレードの目詰りによる切削力
の低下や、それから生じる基板のチッピングの発生を抑
制したりするというような本願発明の基本的効果を得る
ことができる。
ルパターン2と外部電極5との接続のための接続電極2
aを切断端面1b(図4)に露出させるようにしている
ので、チップ型コイル部品の高Q化、大インダクタンス
化、あるいは、低浮遊容量化を図ることが可能になり、
効率よく性能の向上を図ることができる。また、上記実
施形態の方法では、切断ラインA上にあるスリットSの
形成される部分(接続電極となるべき電極2b)の厚み
を他の部分より小さくしているので、切断工程におい
て、切断用ブレードが電極(金属)を切削する量をさら
に減らすことが可能になり、切断用ブレードの摩耗を抑
制して、切断用ブレードの寿命を大幅に延ばすことがで
きる。
ル部品を製造する場合を例にとって説明したが、本願発
明は、チップ型コイル部品に限らず、基板の表面に抵
抗、コンデンサなどの素子パターン(電極)を形成して
なる種々の電子部品に適用することが可能である。
の一方の面にのみ電極パターンが形成されている場合に
ついて説明したが、両面に電極パターンが形成されてい
る場合にも本願発明を適用することが可能である。
上記実施形態に限定されるものではなく、発明の要旨の
範囲内において、種々の応用、変形を加えることが可能
である。
電子部品の製造方法は、ユニット基板の表面の切断ライ
ン上にある電極に、切断ラインと交差する方向にスリッ
トを形成し、切断用ブレードにより、スリットの形成さ
れた電極を切削しつつ、切断ラインに沿ってユニット基
板を切断するようにしているので、互いに対向する2つ
の切断端面のそれぞれに、互いに隣り合う2つの素子の
電極となるように電極を露出させることが可能になり、
外部電極との接続信頼性を向上させることができる。
で、スリットを形成していない場合に比べて、切断用ブ
レードが電極(金属)を切削する量を減らすことが可能
になり、切断用ブレードの摩耗を抑制して、切断用ブレ
ードの寿命を延ばすことができる。
力の低下や、これから生じる基板のチッピングの発生を
抑制して、電極と外部電極との接続信頼性を向上させる
ことができる。
向の長さLを、L>Wb+2α(但し、Wbは切断用ブ
レードの厚み,αは切断用ブレードの厚み方向への切断
位置ずれ量)の要件を満たすような長さにしているの
で、切断位置にずれがある場合にも、電極の一部を切削
して、基板の切断端面に電極を確実に露出させることが
可能になり、本願発明をより実効あらしめることができ
る。
製造方法のように、ユニット基板の表面の切断ライン上
にある電極に、切断ラインと交差する方向にスリットを
形成した後、ユニット基板の表面に絶縁・保護膜を配設
し、切断用ブレードにより、切断ラインに沿ってユニッ
ト基板を切断するようにした場合、絶縁・保護膜により
電極を基板に確実に固着させることができるので、切断
工程での電極の剥離を防止して、信頼性を向上させるこ
とができる。
製造方法のように、切断ライン上にあるスリットの形成
される電極部分の厚みを他の部分より薄くした場合、切
断工程において、切断用ブレードが電極(金属)を切削
する量をさらに減らすことが可能になり、切断用ブレー
ドの摩耗を抑制して、切断用ブレードの寿命を大幅に延
ばすことができる。
する電極が、外部電極との接続のための引き出された接
続電極である形態の場合、接続電極を切断端面に露出さ
せて、外部電極に確実に接続することが可能になり、接
続信頼性を向上させることができるようになるととも
に、効率よく高性能の電子部品を製造することができ
る。
方法の一工程において、表面に薄膜コイルパターンを形
成したユニット基板を示す図であり、(a)は平面図、
(b)は要部を示す拡大図である。
方法の一工程において、薄膜コイルパターンが形成され
たユニット基板の表面に絶縁・保護膜を配設した状態を
示す平面図である。
方法の一工程において、ユニット基板を切断ラインに沿
って、切断した状態を示す平面図である。
方法により製造された電子部品(チップ型コイル部品)
を示す斜視図である。
の一実施形態において、ユニット基板の表面に形成した
電極パターンの形状を示す図、(c)は形成された電極パ
ターンの厚みを示す断面図である。
おいてユニット基板を切断している状態を示す図であ
る。
ーンを示す図である。
子部品を示す正面断面図である。
グブレードによるユニット基板の切断工程を示す図であ
る。
ド) 12a 一層目の電極膜 12b 二層目の電極膜 A,B 切断ライン S スリット L スリットの長さ Wb 切断用ブレードの厚み
Claims (4)
- 【請求項1】表面に電極を配設してなるユニット基板
(親基板)を、所定の切断ラインに沿って切断すること
により、切断端面に電極の露出した素子を得る工程を含
む電子部品の製造方法において、 ユニット基板の表面の切断ライン上にある電極に、切断
ラインと交差する方向に、切断ラインと直交する方向の
長さLが、下記の式(1): L>Wb+2α ……(1) Wb:切断用ブレードの厚み α :切断用ブレードの厚み方向への切断位置ずれ量 の要件を満たすスリットを形成し、 切断用ブレードにより、前記スリットの形成された電極
を切削しつつ、切断ラインに沿ってユニット基板を切断
することにより、互いに対向する2つの切断端面のそれ
ぞれに、互いに隣り合う2つの素子の電極となるように
電極を露出させる工程を含むことを特徴とする電子部品
の製造方法。 - 【請求項2】表面に電極を配設してなるユニット基板
(親基板)を、所定の切断ラインに沿って切断すること
により、切断端面に電極の露出した素子を得る工程を含
む電子部品の製造方法において、 ユニット基板の表面の切断ライン上にある電極に、切断
ラインと交差する方向にスリットを形成した後、ユニッ
ト基板の表面に絶縁・保護膜を配設し、 切断用ブレードにより、前記スリットの形成された電極
を切削しつつ、切断ラインに沿ってユニット基板を切断
することにより、互いに対向する2つの切断端面のそれ
ぞれに、互いに隣り合う2つの素子の電極となるように
電極を露出させる工程を含むことを特徴とする電子部品
の製造方法。 - 【請求項3】表面に電極を配設してなるユニット基板
(親基板)を、所定の切断ラインに沿って切断すること
により、切断端面に電極の露出した素子を得る工程を含
む電子部品の製造方法において、 ユニット基板の表面の、少なくとも切断ライン上にある
電極の下記スリットの形成される部分の厚みを他の部分
より小さくするとともに、 ユニット基板の表面の切断ライン上にある電極に、切断
ラインと交差する方向に、スリットを形成し、 切断用ブレードにより、前記スリットの形成された電極
を切削しつつ、切断ラインに沿ってユニット基板を切断
することにより、互いに対向する2つの切断端面のそれ
ぞれに、互いに隣り合う2つの素子の電極となるように
電極を露出させる工程を含むことを特徴とする電子部品
の製造方法。 - 【請求項4】前記切断端面に露出する電極が、外部電極
との接続のために引き出された接続電極であることを特
徴とする請求項1,2又は3記載の電子部品の製造方
法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18787697A JP3239806B2 (ja) | 1997-06-26 | 1997-06-26 | 電子部品の製造方法 |
TW087108423A TW373199B (en) | 1997-06-26 | 1998-05-29 | Method of manufacturing electronic components |
US09/095,540 US6035528A (en) | 1997-06-26 | 1998-06-10 | Method of manufacturing electronic components |
KR1019980024389A KR100309820B1 (ko) | 1997-06-26 | 1998-06-26 | 전자부품의 제조방법 |
DE69837636T DE69837636T2 (de) | 1997-06-26 | 1998-06-26 | Herstellungsverfahren von elektronischen Komponenten |
EP98401595A EP0887856B1 (en) | 1997-06-26 | 1998-06-26 | Method of manufacturing electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18787697A JP3239806B2 (ja) | 1997-06-26 | 1997-06-26 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1116759A JPH1116759A (ja) | 1999-01-22 |
JP3239806B2 true JP3239806B2 (ja) | 2001-12-17 |
Family
ID=16213761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18787697A Expired - Lifetime JP3239806B2 (ja) | 1997-06-26 | 1997-06-26 | 電子部品の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6035528A (ja) |
EP (1) | EP0887856B1 (ja) |
JP (1) | JP3239806B2 (ja) |
KR (1) | KR100309820B1 (ja) |
DE (1) | DE69837636T2 (ja) |
TW (1) | TW373199B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020117753A1 (en) * | 2001-02-23 | 2002-08-29 | Lee Michael G. | Three dimensional packaging |
US7612443B1 (en) | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
TWI264969B (en) | 2003-11-28 | 2006-10-21 | Murata Manufacturing Co | Multilayer ceramic electronic component and its manufacturing method |
US7750441B2 (en) * | 2006-06-29 | 2010-07-06 | Intel Corporation | Conductive interconnects along the edge of a microelectronic device |
US9620473B1 (en) | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
JP5817752B2 (ja) | 2013-02-08 | 2015-11-18 | 株式会社村田製作所 | 電子部品の製造方法 |
KR20150080797A (ko) * | 2014-01-02 | 2015-07-10 | 삼성전기주식회사 | 세라믹 전자 부품 |
CN107851503B (zh) * | 2015-07-24 | 2019-10-22 | 株式会社村田制作所 | 柔性电感器 |
JP2020021834A (ja) * | 2018-08-01 | 2020-02-06 | 株式会社トーキン | インダクタ及びその製造方法 |
KR20200108200A (ko) * | 2019-03-08 | 2020-09-17 | 삼성디스플레이 주식회사 | 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치 |
WO2022146127A1 (ko) * | 2021-01-04 | 2022-07-07 | 엘지이노텍 주식회사 | 코일 부재 및 이를 포함하는 카메라 모듈 |
WO2023222059A1 (zh) * | 2022-05-18 | 2023-11-23 | 利多(香港)有限公司 | 一种生物传感器及其制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5440170U (ja) * | 1977-08-24 | 1979-03-16 | ||
US4486738A (en) * | 1982-02-16 | 1984-12-04 | General Electric Ceramics, Inc. | High reliability electrical components |
JPS61131470A (ja) * | 1984-11-29 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
US5140745A (en) * | 1990-07-23 | 1992-08-25 | Mckenzie Jr Joseph A | Method for forming traces on side edges of printed circuit boards and devices formed thereby |
JPH0621188A (ja) * | 1991-12-13 | 1994-01-28 | Yamaha Corp | 半導体ウェハ |
DE4306655C2 (de) * | 1992-03-04 | 1997-04-30 | Toshiba Kawasaki Kk | Verfahren zum Herstellen eines planaren Induktionselements |
JP3147666B2 (ja) * | 1994-07-21 | 2001-03-19 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
US5642276A (en) * | 1995-02-08 | 1997-06-24 | Lucent Technologies Inc. | High frequency surface mount transformer-diode power module |
JPH09129468A (ja) * | 1995-10-27 | 1997-05-16 | Toko Inc | 高周波インダクタの製造方法 |
-
1997
- 1997-06-26 JP JP18787697A patent/JP3239806B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-29 TW TW087108423A patent/TW373199B/zh not_active IP Right Cessation
- 1998-06-10 US US09/095,540 patent/US6035528A/en not_active Expired - Lifetime
- 1998-06-26 DE DE69837636T patent/DE69837636T2/de not_active Expired - Lifetime
- 1998-06-26 EP EP98401595A patent/EP0887856B1/en not_active Expired - Lifetime
- 1998-06-26 KR KR1019980024389A patent/KR100309820B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0887856B1 (en) | 2007-04-25 |
US6035528A (en) | 2000-03-14 |
KR19990007388A (ko) | 1999-01-25 |
TW373199B (en) | 1999-11-01 |
KR100309820B1 (ko) | 2002-01-17 |
EP0887856A1 (en) | 1998-12-30 |
JPH1116759A (ja) | 1999-01-22 |
DE69837636D1 (de) | 2007-06-06 |
DE69837636T2 (de) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100474032B1 (ko) | 인덕터부품 및 그 인덕턴스값 조정방법 | |
KR100328878B1 (ko) | 전자부품및그의제조방법 | |
JP3239806B2 (ja) | 電子部品の製造方法 | |
JPH11144904A (ja) | チップ電子部品 | |
US5973390A (en) | Chip electronic part | |
US7103965B2 (en) | Method of making chip resistor | |
JP2000182872A (ja) | チップインダクタの製造方法およびチップインダクタ | |
JP3425712B2 (ja) | 電子部品の製造方法 | |
JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
JPH01189102A (ja) | 回路部品の電極製造方法 | |
US6360434B1 (en) | Circuit fabrication | |
JP2000182873A (ja) | チップインダクタの製造方法およびチップインダクタ | |
JP2005078874A (ja) | ジャンパーチップ部品及びジャンパーチップ部品の製造方法 | |
JP2959561B1 (ja) | 電子部品の製造方法 | |
JP7270386B2 (ja) | チップ状金属抵抗器及びその製造方法 | |
US7592203B2 (en) | Method of manufacturing an electronic protection device | |
JP2005191402A (ja) | チップ抵抗器、チップ部品及びチップ抵抗器の製造方法 | |
JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
JP2654655B2 (ja) | 抵抗器の製造方法 | |
KR100206385B1 (ko) | 외부전극의 밀착력이 우수하고 전극크기제어가 정밀한 박막콘덴 서의 제조방법 | |
EP2052458B1 (en) | Piezoelectric resonator with short-circuits preventing means | |
JP2000182871A (ja) | チップインダクタの製造方法およびチップインダクタ | |
JPH07283060A (ja) | 薄膜チップインダクタの製造方法 | |
JPH10163002A (ja) | チップ型電子部品とその製造方法 | |
JP4303833B2 (ja) | 多連チップ抵抗器とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |