JPH1116759A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH1116759A JPH1116759A JP9187876A JP18787697A JPH1116759A JP H1116759 A JPH1116759 A JP H1116759A JP 9187876 A JP9187876 A JP 9187876A JP 18787697 A JP18787697 A JP 18787697A JP H1116759 A JPH1116759 A JP H1116759A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cutting
- unit substrate
- slit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/4979—Breaking through weakened portion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49815—Disassembling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 切断用ブレードの摩耗が少なく、基板のチッ
ピングの発生を抑制することが可能で、かつ、電極の剥
がれが生じにくく、外部との接続信頼性に優れた電子部
品を効率よく製造する。 【解決手段】 ユニット基板１の表面の切断ラインＡ上
にある電極（接続電極となるべき電極）２ｂに、切断ラ
インＡと交差する方向に、スリットＳを形成し、切断用
ブレード６により、電極２ｂのスリットＳの形成された
部分を切削しつつ、切断ラインＡに沿ってユニット基板
１を切断することにより、互いに対向する２つの切断端
面に接続電極２ａを露出させる。また、スリットＳの、
切断ラインＡと直交する方向の長さＬを、Ｌ＞Ｗｂ＋２
α（但し、Ｗｂ：切断用ブレードの厚み，α：切断用ブ
レードの厚み方向への切断位置ずれ量）とする。また、
ユニット基板１の表面に配設された電極のうち、切断ラ
インＡ上にあるスリットＳの形成される部分（接続電極
となるべき電極２ｂ）の厚みを他の部分より小さくす
る。
ピングの発生を抑制することが可能で、かつ、電極の剥
がれが生じにくく、外部との接続信頼性に優れた電子部
品を効率よく製造する。 【解決手段】 ユニット基板１の表面の切断ラインＡ上
にある電極（接続電極となるべき電極）２ｂに、切断ラ
インＡと交差する方向に、スリットＳを形成し、切断用
ブレード６により、電極２ｂのスリットＳの形成された
部分を切削しつつ、切断ラインＡに沿ってユニット基板
１を切断することにより、互いに対向する２つの切断端
面に接続電極２ａを露出させる。また、スリットＳの、
切断ラインＡと直交する方向の長さＬを、Ｌ＞Ｗｂ＋２
α（但し、Ｗｂ：切断用ブレードの厚み，α：切断用ブ
レードの厚み方向への切断位置ずれ量）とする。また、
ユニット基板１の表面に配設された電極のうち、切断ラ
インＡ上にあるスリットＳの形成される部分（接続電極
となるべき電極２ｂ）の厚みを他の部分より小さくす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品の製造方
法に関し、詳しくは、表面に電極を配設してなるユニッ
ト基板（親基板）を、所定の切断ラインに沿って切断す
ることにより、切断端面に電極の露出した素子を得る工
程を含む電子部品の製造方法に関する。
法に関し、詳しくは、表面に電極を配設してなるユニッ
ト基板（親基板）を、所定の切断ラインに沿って切断す
ることにより、切断端面に電極の露出した素子を得る工
程を含む電子部品の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】基板表
面に電極パターン（薄膜コイルパターン）を配設してな
るチップ型コイル部品は、例えば、図７に示すように、
複数の電極パターン５２が配設され、かつ、その表面
が、絶縁・保護膜５３により被覆されたユニット基板５
１を、所定の切断ラインＡ及びＢに沿って切断し、個々
の素子５４を切り出す工程を経て製造されている。
面に電極パターン（薄膜コイルパターン）を配設してな
るチップ型コイル部品は、例えば、図７に示すように、
複数の電極パターン５２が配設され、かつ、その表面
が、絶縁・保護膜５３により被覆されたユニット基板５
１を、所定の切断ラインＡ及びＢに沿って切断し、個々
の素子５４を切り出す工程を経て製造されている。
【０００３】なお、上記絶縁・保護膜５３としては、表
面の平滑性、絶縁性、耐熱性、及びチップの小型化にと
もなう微細加工への適性などの見地から、例えばポリイ
ミドなどの樹脂材料やガラス系材料などが用いられてい
る。
面の平滑性、絶縁性、耐熱性、及びチップの小型化にと
もなう微細加工への適性などの見地から、例えばポリイ
ミドなどの樹脂材料やガラス系材料などが用いられてい
る。
【０００４】ところで、小型化を要求されるチップ型の
電子部品、特に基板表面に電極パターン（薄膜コイルパ
ターン）が配設されたチップ型コイル部品などにおいて
は、性能を維持、向上させようとすると、電極パターン
を形成することが可能な面積をいかに広く確保すること
ができるかが重要になる。
電子部品、特に基板表面に電極パターン（薄膜コイルパ
ターン）が配設されたチップ型コイル部品などにおいて
は、性能を維持、向上させようとすると、電極パターン
を形成することが可能な面積をいかに広く確保すること
ができるかが重要になる。
【０００５】そこで、ユニット基板５１を所定の位置で
切断して、個々の素子５４を切り出す方法として、ダイ
シングブレードを用いて切断するダイシング工法が広く
用いられている。このダイシング工法は、加工精度に優
れているばかりでなく、絶縁・保護膜５３も同時に切断
することが可能で、スクライブブレーク工法などのよう
に切断しろを設ける必要がなく、チップ外周部まで電極
パターン５２を形成することが可能で、電極パターンの
形成に使用することが可能な面積を広くとることができ
るという利点がある。
切断して、個々の素子５４を切り出す方法として、ダイ
シングブレードを用いて切断するダイシング工法が広く
用いられている。このダイシング工法は、加工精度に優
れているばかりでなく、絶縁・保護膜５３も同時に切断
することが可能で、スクライブブレーク工法などのよう
に切断しろを設ける必要がなく、チップ外周部まで電極
パターン５２を形成することが可能で、電極パターンの
形成に使用することが可能な面積を広くとることができ
るという利点がある。
【０００６】図８は、図７に示すユニット基板５１から
切り出された素子５４に、切断端面５１ｂに露出してい
る接続電極５２と導通する外部電極５５を形成した状態
を示す断面図である。
切り出された素子５４に、切断端面５１ｂに露出してい
る接続電極５２と導通する外部電極５５を形成した状態
を示す断面図である。
【０００７】ところで、各素子５４を切り出すにあたっ
て、ダイシング工法を用い、基板５１ａの端面に接続電
極５２ａを露出させようとすると、図７に示すような電
極パターンの場合、ダイシングブレードの全幅で、接続
電極５２ａの全長にわたって、接続電極（金属）５２ａ
を切削することが必要になる。一般に、接続電極（金
属）５２ａはユニット基板５１に比べて切削抵抗が大き
いため、ダイシングブレードの摩耗が激しく、ダイシン
グブレードの目詰りによる切削力の低下を招くととも
に、これに起因して基板にチッピングが発生するという
問題点がある。
て、ダイシング工法を用い、基板５１ａの端面に接続電
極５２ａを露出させようとすると、図７に示すような電
極パターンの場合、ダイシングブレードの全幅で、接続
電極５２ａの全長にわたって、接続電極（金属）５２ａ
を切削することが必要になる。一般に、接続電極（金
属）５２ａはユニット基板５１に比べて切削抵抗が大き
いため、ダイシングブレードの摩耗が激しく、ダイシン
グブレードの目詰りによる切削力の低下を招くととも
に、これに起因して基板にチッピングが発生するという
問題点がある。
【０００８】また、接続電極（金属膜）５２ａと絶縁・
保護膜５３との密着性が、ユニット基板５１と絶縁・保
護膜５３との密着性ほど良好ではない場合には、図９に
示すように、ダイシングブレードによる切断工程におい
て、絶縁・保護膜５３に剥がれが生じることがあり、ひ
いては、接続電極５２ａの剥がれを引き起こすという問
題点がある。
保護膜５３との密着性が、ユニット基板５１と絶縁・保
護膜５３との密着性ほど良好ではない場合には、図９に
示すように、ダイシングブレードによる切断工程におい
て、絶縁・保護膜５３に剥がれが生じることがあり、ひ
いては、接続電極５２ａの剥がれを引き起こすという問
題点がある。
【０００９】さらに、接続電極（金属膜）５２ａには、
その成膜時などに生じた膜応力が残留している場合があ
り、ダイシングブレードによる切断工程で外部応力が加
わるとさらに剥がれが生じやすくなるという問題点があ
る。
その成膜時などに生じた膜応力が残留している場合があ
り、ダイシングブレードによる切断工程で外部応力が加
わるとさらに剥がれが生じやすくなるという問題点があ
る。
【００１０】本発明は、上記問題点を解決するものであ
り、表面に電極を配設してなるユニット基板（親基板）
を切断することにより、切断端面に電極の露出した構造
を有する電子部品を製造するにあたって、切断用ブレー
ドの摩耗が少なく、基板のチッピングの発生を抑制する
ことが可能で、かつ、ユニット基板の切断工程で電極の
剥がれが生じにくく、外部との接続信頼性に優れた電子
部品を効率よく製造することが可能な電子部品の製造方
法を提供することを目的とする。
り、表面に電極を配設してなるユニット基板（親基板）
を切断することにより、切断端面に電極の露出した構造
を有する電子部品を製造するにあたって、切断用ブレー
ドの摩耗が少なく、基板のチッピングの発生を抑制する
ことが可能で、かつ、ユニット基板の切断工程で電極の
剥がれが生じにくく、外部との接続信頼性に優れた電子
部品を効率よく製造することが可能な電子部品の製造方
法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の製造方法は、表面に電極を配設
してなるユニット基板（親基板）を、所定の切断ライン
に沿って切断することにより、切断端面に電極の露出し
た素子を得る工程を含む電子部品の製造方法において、
ユニット基板の表面の切断ライン上にある電極に、切断
ラインと交差する方向にスリットを形成し、切断用ブレ
ードにより、前記スリットの形成された電極を切削しつ
つ、切断ラインに沿ってユニット基板を切断することに
より、互いに対向する２つの切断端面に電極を露出させ
る工程を含むことを特徴としている。
に、本発明の電子部品の製造方法は、表面に電極を配設
してなるユニット基板（親基板）を、所定の切断ライン
に沿って切断することにより、切断端面に電極の露出し
た素子を得る工程を含む電子部品の製造方法において、
ユニット基板の表面の切断ライン上にある電極に、切断
ラインと交差する方向にスリットを形成し、切断用ブレ
ードにより、前記スリットの形成された電極を切削しつ
つ、切断ラインに沿ってユニット基板を切断することに
より、互いに対向する２つの切断端面に電極を露出させ
る工程を含むことを特徴としている。
【００１２】ユニット基板の表面の切断ライン上にある
電極に、切断ラインと交差する方向にスリットを形成
し、切断用ブレードにより、前記スリットの形成された
電極を切削しつつ、切断ラインに沿ってユニット基板を
切断することにより、互いに対向する２つの切断端面に
電極を確実に露出させることが可能になり、外部電極と
の接続信頼性を向上させることが可能になる。また、電
極にスリットを形成しているので、スリットを形成して
いない場合に比べて、切断用ブレードが電極（金属）を
切削する距離を短くする（すなわち、切削する量を減ら
す）ことが可能になり、切断用ブレードの摩耗を抑制し
て寿命を延ばすことが可能になる。また、切断用ブレー
ドの目詰りによる切削力の低下やこれから生じるユニッ
ト基板のチッピングの発生を抑制して、電極と外部電極
との接続信頼性を向上させることができるようになる。
また、スリットを形成することにより、スリットを形成
していない場合に比べて電極にかかる応力を軽減するこ
とが可能になり、切断工程における電極の剥がれをさら
に効率よく抑制、防止することが可能になる。
電極に、切断ラインと交差する方向にスリットを形成
し、切断用ブレードにより、前記スリットの形成された
電極を切削しつつ、切断ラインに沿ってユニット基板を
切断することにより、互いに対向する２つの切断端面に
電極を確実に露出させることが可能になり、外部電極と
の接続信頼性を向上させることが可能になる。また、電
極にスリットを形成しているので、スリットを形成して
いない場合に比べて、切断用ブレードが電極（金属）を
切削する距離を短くする（すなわち、切削する量を減ら
す）ことが可能になり、切断用ブレードの摩耗を抑制し
て寿命を延ばすことが可能になる。また、切断用ブレー
ドの目詰りによる切削力の低下やこれから生じるユニッ
ト基板のチッピングの発生を抑制して、電極と外部電極
との接続信頼性を向上させることができるようになる。
また、スリットを形成することにより、スリットを形成
していない場合に比べて電極にかかる応力を軽減するこ
とが可能になり、切断工程における電極の剥がれをさら
に効率よく抑制、防止することが可能になる。
【００１３】また、本発明の電子部品の製造方法は、前
記スリットの、切断ラインと直交する方向の長さＬが、
下記の式(1)の要件を満たすこと Ｌ＞Ｗｂ＋２α ……(1) Ｗｂ：切断用ブレードの厚み α ：切断用ブレードの厚み方向への切断位置ずれ量 を特徴としている。
記スリットの、切断ラインと直交する方向の長さＬが、
下記の式(1)の要件を満たすこと Ｌ＞Ｗｂ＋２α ……(1) Ｗｂ：切断用ブレードの厚み α ：切断用ブレードの厚み方向への切断位置ずれ量 を特徴としている。
【００１４】スリットの切断ラインと直交する方向の長
さＬを、Ｌ＞Ｗｂ＋２αとすることにより、切断位置に
ずれがある場合にも、電極の一部を切削して、基板の切
断端面に電極を確実に露出させることが可能になり、本
発明をより実効あらしめることができる。
さＬを、Ｌ＞Ｗｂ＋２αとすることにより、切断位置に
ずれがある場合にも、電極の一部を切削して、基板の切
断端面に電極を確実に露出させることが可能になり、本
発明をより実効あらしめることができる。
【００１５】また、本発明の電子部品の製造方法は、電
極が配設されたユニット基板の表面に絶縁・保護膜を配
設した後、切断用ブレードにより、切断ラインに沿って
ユニット基板を切断することを特徴としている。
極が配設されたユニット基板の表面に絶縁・保護膜を配
設した後、切断用ブレードにより、切断ラインに沿って
ユニット基板を切断することを特徴としている。
【００１６】電極が配設されたユニット基板の表面に絶
縁・保護膜を配設した後、切断用ブレードにより、切断
ラインに沿ってユニット基板を切断するようにした場
合、スリットの形成された部分とスリットの形成されて
いない部分で、電極に凹凸が生じ、絶縁・保護膜がその
凹凸部分に入り込んで、電極を基板に確実に固着させる
ため、切断工程での電極の剥離を防止して、信頼性を向
上させることができる。
縁・保護膜を配設した後、切断用ブレードにより、切断
ラインに沿ってユニット基板を切断するようにした場
合、スリットの形成された部分とスリットの形成されて
いない部分で、電極に凹凸が生じ、絶縁・保護膜がその
凹凸部分に入り込んで、電極を基板に確実に固着させる
ため、切断工程での電極の剥離を防止して、信頼性を向
上させることができる。
【００１７】また、本発明の電子部品の製造方法は、ユ
ニット基板の表面に配設された電極のうち、少なくとも
切断ライン上にある前記スリットの形成される電極部分
の厚みを他の部分より小さくすることを特徴としてい
る。
ニット基板の表面に配設された電極のうち、少なくとも
切断ライン上にある前記スリットの形成される電極部分
の厚みを他の部分より小さくすることを特徴としてい
る。
【００１８】ユニット基板の表面に配設された電極のう
ち、切断ライン上にあるスリットの形成される部分の厚
みを他の部分より小さくすることにより、切断工程にお
いて、切断用ブレードが電極（金属）を切削する量をさ
らに減らすことが可能になり、切断用ブレードの摩耗を
抑制して、切断用ブレードの寿命を大幅に延ばすことが
可能になる。なお、切断端面には、切断されたスリット
形成部分の電極の端面が複数露出するため、外部電極と
の接続信頼性が低下することはない。
ち、切断ライン上にあるスリットの形成される部分の厚
みを他の部分より小さくすることにより、切断工程にお
いて、切断用ブレードが電極（金属）を切削する量をさ
らに減らすことが可能になり、切断用ブレードの摩耗を
抑制して、切断用ブレードの寿命を大幅に延ばすことが
可能になる。なお、切断端面には、切断されたスリット
形成部分の電極の端面が複数露出するため、外部電極と
の接続信頼性が低下することはない。
【００１９】また、本発明の電子部品の製造方法は、前
記切断端面に露出する電極が、電極と外部電極との接続
のための引き出された接続電極であることを特徴として
いる。
記切断端面に露出する電極が、電極と外部電極との接続
のための引き出された接続電極であることを特徴として
いる。
【００２０】切断端面に露出する電極が、外部電極との
接続のための引き出された接続電極である形態において
は、接続電極を切断端面に露出させて、外部電極に確実
に接続することが可能になり、接続信頼性を向上させる
ことができるようになるとともに、電子部品の高Ｑ化、
大インダクタンス化、あるいは、低浮遊容量化を図るこ
とが可能になり、効率よく高性能の電子部品を製造する
ことが可能になる。
接続のための引き出された接続電極である形態において
は、接続電極を切断端面に露出させて、外部電極に確実
に接続することが可能になり、接続信頼性を向上させる
ことができるようになるとともに、電子部品の高Ｑ化、
大インダクタンス化、あるいは、低浮遊容量化を図るこ
とが可能になり、効率よく高性能の電子部品を製造する
ことが可能になる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を示し
てその特徴とするところをさらに詳しく説明する。
てその特徴とするところをさらに詳しく説明する。
【００２２】この実施形態では、図４に示すように、セ
ラミックからなる基板１ａの表面に、外部との接続のた
めの接続電極２ａを含む薄膜コイルパターン（電極パタ
ーン）２を配設し、かつ、薄膜コイルパターン２の配設
面を、絶縁・保護膜（被覆材）３により被覆した素子４
の、接続電極２ａを露出させた端面を含む部分に、接続
電極２ａと導通するように外部電極５を配設した構造を
有するチップ型コイル部品を製造する場合を例にとって
説明する。
ラミックからなる基板１ａの表面に、外部との接続のた
めの接続電極２ａを含む薄膜コイルパターン（電極パタ
ーン）２を配設し、かつ、薄膜コイルパターン２の配設
面を、絶縁・保護膜（被覆材）３により被覆した素子４
の、接続電極２ａを露出させた端面を含む部分に、接続
電極２ａと導通するように外部電極５を配設した構造を
有するチップ型コイル部品を製造する場合を例にとって
説明する。
【００２３】まず、セラミックからなるユニット基板上
に、スパッタ、蒸着、イオンプレーティング、メッキ、
厚膜印刷などの成膜方法により、Ａｇ、Ｃｕなどの金属
からなる電極膜を成膜する。
に、スパッタ、蒸着、イオンプレーティング、メッキ、
厚膜印刷などの成膜方法により、Ａｇ、Ｃｕなどの金属
からなる電極膜を成膜する。
【００２４】次に、電極膜を既知の方法でエッチングす
ることにより、図１に示すような、接続電極２ａを含む
薄膜コイルパターン（電極パターン）２が表面に形成さ
れたユニット基板１を形成する。
ることにより、図１に示すような、接続電極２ａを含む
薄膜コイルパターン（電極パターン）２が表面に形成さ
れたユニット基板１を形成する。
【００２５】なお、この電極パターン２の、接続電極２
ａ（図４）となるべき電極２ｂは、切断ラインＡと直交
するように複数のスリットＳが形成されている。なお、
このスリットＳは、長さＬが、Ｌ＞Ｗｂ＋２α（但し、
Ｗｂはユニット基板１の切断に用いられる切断用ブレー
ド（ダイシングブレード）６（図１(ｂ)）の厚み，αは
切断用ブレード６の厚み方向への切断位置ずれ量）の要
件を満たすような寸法に形成されている。
ａ（図４）となるべき電極２ｂは、切断ラインＡと直交
するように複数のスリットＳが形成されている。なお、
このスリットＳは、長さＬが、Ｌ＞Ｗｂ＋２α（但し、
Ｗｂはユニット基板１の切断に用いられる切断用ブレー
ド（ダイシングブレード）６（図１(ｂ)）の厚み，αは
切断用ブレード６の厚み方向への切断位置ずれ量）の要
件を満たすような寸法に形成されている。
【００２６】また、上記の接続電極２ａとなるべき電極
２ｂを含む電極パターン２を形成するにあたっては、例
えば、図５(ａ)に示すように、ユニット基板の表面に、
接続電極２ａとなるべき電極２ｂを含む、目標膜厚より
も薄い一層目の電極膜１２ａを形成し、さらにその上
に、図５(ｂ)に示すように、スリット形成部分を含まな
い、目標膜厚から一層目の電極パターン１２ａの厚みを
差し引いた厚みを有する二層目の電極膜（薄膜コイルパ
ターン）１２ｂを形成することにより、図５(ｃ)に示す
ように、接続電極２ａ（接続電極となるべき電極２ｂ）
の厚みが、他の部分（薄膜コイルパターン）２の厚みよ
り薄くなるようにする。
２ｂを含む電極パターン２を形成するにあたっては、例
えば、図５(ａ)に示すように、ユニット基板の表面に、
接続電極２ａとなるべき電極２ｂを含む、目標膜厚より
も薄い一層目の電極膜１２ａを形成し、さらにその上
に、図５(ｂ)に示すように、スリット形成部分を含まな
い、目標膜厚から一層目の電極パターン１２ａの厚みを
差し引いた厚みを有する二層目の電極膜（薄膜コイルパ
ターン）１２ｂを形成することにより、図５(ｃ)に示す
ように、接続電極２ａ（接続電極となるべき電極２ｂ）
の厚みが、他の部分（薄膜コイルパターン）２の厚みよ
り薄くなるようにする。
【００２７】なお、接続電極２ａ（接続電極となるべき
電極２ｂ）の厚みを、他の部分（薄膜コイルパターン）
２の厚みより薄くする方法としては、接続電極２ａとな
るべき電極２ｂを含む電極パターン２を形成した後、サ
ンドブラストなどの方法により、接続電極２ａとなるべ
き電極２ｂを削ってその厚みを小さくする方法など、種
々の方法を用いることが可能である。
電極２ｂ）の厚みを、他の部分（薄膜コイルパターン）
２の厚みより薄くする方法としては、接続電極２ａとな
るべき電極２ｂを含む電極パターン２を形成した後、サ
ンドブラストなどの方法により、接続電極２ａとなるべ
き電極２ｂを削ってその厚みを小さくする方法など、種
々の方法を用いることが可能である。
【００２８】それから、図２に示すように、薄膜コイル
パターン２の形成されたユニット基板１の表面を覆うよ
うに、ポリイミドなどの樹脂材料、あるいはガラスペー
ストなどの無機絶縁材料からなる絶縁・保護膜３を形成
する。
パターン２の形成されたユニット基板１の表面を覆うよ
うに、ポリイミドなどの樹脂材料、あるいはガラスペー
ストなどの無機絶縁材料からなる絶縁・保護膜３を形成
する。
【００２９】次いで、ユニット基板１を、厚みＷｂの切
断用ブレード６（図１(ｂ)）を用い、接続電極２ａ（図
４）となるべき電極２ｂの中央部を、切断ラインＡに沿
ってダイシングカット（一次カット）する。これにより
切断された電極の端面は切断端面に露出する。その後、
切断ラインＢに沿ってダイシングカット（二次カット）
することにより、個々の素子４を切り出す（図３）。
断用ブレード６（図１(ｂ)）を用い、接続電極２ａ（図
４）となるべき電極２ｂの中央部を、切断ラインＡに沿
ってダイシングカット（一次カット）する。これにより
切断された電極の端面は切断端面に露出する。その後、
切断ラインＢに沿ってダイシングカット（二次カット）
することにより、個々の素子４を切り出す（図３）。
【００３０】それから、個々の素子４の、接続電極２ａ
が露出した切断端面１ｂ（図４）を含む部分に、例え
ば、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉなどの金属をスパッタリン
グ法やスパッタリングとメッキを併用する方法などによ
り、接続電極２ａと導通するように外部電極５を形成
し、図４に示すような電子部品（チップ型コイル部品）
を得る。
が露出した切断端面１ｂ（図４）を含む部分に、例え
ば、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉなどの金属をスパッタリン
グ法やスパッタリングとメッキを併用する方法などによ
り、接続電極２ａと導通するように外部電極５を形成
し、図４に示すような電子部品（チップ型コイル部品）
を得る。
【００３１】なお、外部電極５は、個々の素子を切り出
した後に形成してもよいが、切断ラインＡに沿って一次
カットした後、複数の素子を含む短冊状の基板の段階で
形成し、その後、外部電極の形成された短冊状の基板を
二次カットして個々の電子部品（チップ型コイル部品）
に分割することも可能である。そして、その場合、個々
の素子を切り出してから外部電極を形成する場合に比べ
て製造工程を簡略化することが可能になる。
した後に形成してもよいが、切断ラインＡに沿って一次
カットした後、複数の素子を含む短冊状の基板の段階で
形成し、その後、外部電極の形成された短冊状の基板を
二次カットして個々の電子部品（チップ型コイル部品）
に分割することも可能である。そして、その場合、個々
の素子を切り出してから外部電極を形成する場合に比べ
て製造工程を簡略化することが可能になる。
【００３２】上記実施形態の方法では、接続電極２ａと
なるべき電極２ｂに、切断ラインＡと直交する長さＬ
（Ｌ＞Ｗｂ＋２α）のスリットＳを形成し、切断用ブレ
ード６により、スリットＳの形成された電極２ｂを切削
しつつ、切断ラインＡに沿ってユニット基板を切断する
ようにしているので、図３，図４に示すように、互いに
対向する２つの切断端面１ｂ（図４）に電極（接続電
極）２ａを確実に露出させることが可能になり、外部電
極５との接続信頼性を向上させることができる。
なるべき電極２ｂに、切断ラインＡと直交する長さＬ
（Ｌ＞Ｗｂ＋２α）のスリットＳを形成し、切断用ブレ
ード６により、スリットＳの形成された電極２ｂを切削
しつつ、切断ラインＡに沿ってユニット基板を切断する
ようにしているので、図３，図４に示すように、互いに
対向する２つの切断端面１ｂ（図４）に電極（接続電
極）２ａを確実に露出させることが可能になり、外部電
極５との接続信頼性を向上させることができる。
【００３３】また、電極２ｂにスリットＳを形成してい
るので、スリットＳを形成していない場合に比べて、切
断用ブレード６が電極（金属）２ｂを切削する量を減ら
すことが可能になり、切断用ブレード６の摩耗を抑制し
て寿命を延ばすことができる。
るので、スリットＳを形成していない場合に比べて、切
断用ブレード６が電極（金属）２ｂを切削する量を減ら
すことが可能になり、切断用ブレード６の摩耗を抑制し
て寿命を延ばすことができる。
【００３４】また、切断用ブレードの目詰りによる切削
力の低下や、これに起因する基板のチッピングの発生を
抑制して、電極と外部電極との接続信頼性を向上させる
ことができる。
力の低下や、これに起因する基板のチッピングの発生を
抑制して、電極と外部電極との接続信頼性を向上させる
ことができる。
【００３５】また、電極パターン２が配設されたユニッ
ト基板１の表面に絶縁・保護膜３を配設した後、切断用
ブレード６により、切断ラインＡに沿ってユニット基板
１を切断するようにしているので、図６に示すように、
スリットＳの形成された部分と形成されていない部分
で、電極２ｂに凹凸が生じ、絶縁・保護膜３がその凹凸
部分に入り込んで、電極２ｂをユニット基板１に確実に
固着させるため、切断工程で電極２ｂが剥離することを
防止して、信頼性を向上させることができる。
ト基板１の表面に絶縁・保護膜３を配設した後、切断用
ブレード６により、切断ラインＡに沿ってユニット基板
１を切断するようにしているので、図６に示すように、
スリットＳの形成された部分と形成されていない部分
で、電極２ｂに凹凸が生じ、絶縁・保護膜３がその凹凸
部分に入り込んで、電極２ｂをユニット基板１に確実に
固着させるため、切断工程で電極２ｂが剥離することを
防止して、信頼性を向上させることができる。
【００３６】また、上記実施形態では、電極パターン上
に絶縁・保護膜を形成した後、ユニット基板を切断用ブ
レードを用いて切断するようにした場合について説明し
たが、絶縁・保護膜を形成する前にユニット基板を切断
することも可能である。また、本発明は、絶縁・保護膜
を形成しない電子部品を製造する場合にも適用すること
が可能である。そして、その場合にも、互いに対向する
２つの切断端面に電極を確実に露出させて外部電極との
接続信頼性を向上させたり、切断用ブレードが電極（金
属）を切削する距離を短くして切断用ブレードの摩耗を
軽減したり、切断用ブレードの目詰りによる切削力の低
下や、それから生じる基板のチッピングの発生を抑制し
たりするというような本発明の基本的効果を得ることが
できる。
に絶縁・保護膜を形成した後、ユニット基板を切断用ブ
レードを用いて切断するようにした場合について説明し
たが、絶縁・保護膜を形成する前にユニット基板を切断
することも可能である。また、本発明は、絶縁・保護膜
を形成しない電子部品を製造する場合にも適用すること
が可能である。そして、その場合にも、互いに対向する
２つの切断端面に電極を確実に露出させて外部電極との
接続信頼性を向上させたり、切断用ブレードが電極（金
属）を切削する距離を短くして切断用ブレードの摩耗を
軽減したり、切断用ブレードの目詰りによる切削力の低
下や、それから生じる基板のチッピングの発生を抑制し
たりするというような本発明の基本的効果を得ることが
できる。
【００３７】また、上記実施形態の方法では、薄膜コイ
ルパターン２と外部電極５との接続のための接続電極２
ａを切断端面１ｂ（図４）に露出させるようにしている
ので、チップ型コイル部品の高Ｑ化、大インダクタンス
化、あるいは、低浮遊容量化を図ることが可能になり、
効率よく性能の向上を図ることができる。また、上記実
施形態の方法では、切断ラインＡ上にあるスリットＳの
形成される部分（接続電極となるべき電極２ｂ）の厚み
を他の部分より小さくしているので、切断工程におい
て、切断用ブレードが電極（金属）を切削する量をさら
に減らすことが可能になり、切断用ブレードの摩耗を抑
制して、切断用ブレードの寿命を大幅に延ばすことがで
きる。
ルパターン２と外部電極５との接続のための接続電極２
ａを切断端面１ｂ（図４）に露出させるようにしている
ので、チップ型コイル部品の高Ｑ化、大インダクタンス
化、あるいは、低浮遊容量化を図ることが可能になり、
効率よく性能の向上を図ることができる。また、上記実
施形態の方法では、切断ラインＡ上にあるスリットＳの
形成される部分（接続電極となるべき電極２ｂ）の厚み
を他の部分より小さくしているので、切断工程におい
て、切断用ブレードが電極（金属）を切削する量をさら
に減らすことが可能になり、切断用ブレードの摩耗を抑
制して、切断用ブレードの寿命を大幅に延ばすことがで
きる。
【００３８】なお、上記の実施形態では、チップ型コイ
ル部品を製造する場合を例にとって説明したが、本発明
は、チップ型コイル部品に限らず、基板の表面に抵抗、
コンデンサなどの素子パターン（電極）を形成してなる
種々の電子部品に適用することが可能である。
ル部品を製造する場合を例にとって説明したが、本発明
は、チップ型コイル部品に限らず、基板の表面に抵抗、
コンデンサなどの素子パターン（電極）を形成してなる
種々の電子部品に適用することが可能である。
【００３９】また、上記の実施形態では、ユニット基板
の一方の面にのみ電極パターンが形成されている場合に
ついて説明したが、両面に電極パターンが形成されてい
る場合にも本発明を適用することが可能である。
の一方の面にのみ電極パターンが形成されている場合に
ついて説明したが、両面に電極パターンが形成されてい
る場合にも本発明を適用することが可能である。
【００４０】本発明は、さらにその他の点においても上
記実施形態に限定されるものではなく、発明の要旨の範
囲内において、種々の応用、変形を加えることが可能で
ある。
記実施形態に限定されるものではなく、発明の要旨の範
囲内において、種々の応用、変形を加えることが可能で
ある。
【００４１】
【発明の効果】上述のように、本発明の電子部品の製造
方法は、ユニット基板の表面の切断ライン上にある電極
に、切断ラインと交差する方向にスリットを形成し、切
断用ブレードにより、スリットの形成された電極を切削
しつつ、切断ラインに沿ってユニット基板を切断するよ
うにしているので、互いに対向する２つの切断端面に電
極を確実に露出させることが可能になり、外部電極との
接続信頼性を向上させることができる。
方法は、ユニット基板の表面の切断ライン上にある電極
に、切断ラインと交差する方向にスリットを形成し、切
断用ブレードにより、スリットの形成された電極を切削
しつつ、切断ラインに沿ってユニット基板を切断するよ
うにしているので、互いに対向する２つの切断端面に電
極を確実に露出させることが可能になり、外部電極との
接続信頼性を向上させることができる。
【００４２】また、電極にスリットを形成しているの
で、スリットを形成していない場合に比べて、切断用ブ
レードが電極（金属）を切削する量を減らすことが可能
になり、切断用ブレードの摩耗を抑制して、切断用ブレ
ードの寿命を延ばすことができる。
で、スリットを形成していない場合に比べて、切断用ブ
レードが電極（金属）を切削する量を減らすことが可能
になり、切断用ブレードの摩耗を抑制して、切断用ブレ
ードの寿命を延ばすことができる。
【００４３】また、切断用ブレードの目詰りによる切削
力の低下や、これから生じる基板のチッピングの発生を
抑制して、電極と外部電極との接続信頼性を向上させる
ことができる。
力の低下や、これから生じる基板のチッピングの発生を
抑制して、電極と外部電極との接続信頼性を向上させる
ことができる。
【００４４】また、スリットの切断ラインと直交する方
向の長さＬを、Ｌ＞Ｗｂ＋２α（但し、Ｗｂは切断用ブ
レードの厚み，αは切断用ブレードの厚み方向への切断
位置ずれ量）とすることにより、切断位置にずれがある
場合にも、電極の一部を切削して、基板の切断端面に電
極を確実に露出させることが可能になり、本発明をより
実効あらしめることができる。
向の長さＬを、Ｌ＞Ｗｂ＋２α（但し、Ｗｂは切断用ブ
レードの厚み，αは切断用ブレードの厚み方向への切断
位置ずれ量）とすることにより、切断位置にずれがある
場合にも、電極の一部を切削して、基板の切断端面に電
極を確実に露出させることが可能になり、本発明をより
実効あらしめることができる。
【００４５】また、電極が配設されたユニット基板の表
面に絶縁・保護膜を配設した後、切断用ブレードによ
り、切断ラインに沿ってユニット基板を切断するように
した場合、絶縁・保護膜により電極を基板に確実に固着
させることができるので、切断工程での電極の剥離を防
止して、信頼性を向上させることができる。
面に絶縁・保護膜を配設した後、切断用ブレードによ
り、切断ラインに沿ってユニット基板を切断するように
した場合、絶縁・保護膜により電極を基板に確実に固着
させることができるので、切断工程での電極の剥離を防
止して、信頼性を向上させることができる。
【００４６】また、切断ライン上にあるスリットの形成
される電極部分の厚みを他の部分より薄くした場合、切
断工程において、切断用ブレードが電極（金属）を切削
する量をさらに減らすことが可能になり、切断用ブレー
ドの摩耗を抑制して、切断用ブレードの寿命を大幅に延
ばすことができる。
される電極部分の厚みを他の部分より薄くした場合、切
断工程において、切断用ブレードが電極（金属）を切削
する量をさらに減らすことが可能になり、切断用ブレー
ドの摩耗を抑制して、切断用ブレードの寿命を大幅に延
ばすことができる。
【００４７】また、切断端面に露出する電極が、外部電
極との接続のための引き出された接続電極である形態の
場合、接続電極を切断端面に露出させて、外部電極に確
実に接続することが可能になり、接続信頼性を向上させ
ることができるようになるとともに、効率よく高性能の
電子部品を製造することができる。
極との接続のための引き出された接続電極である形態の
場合、接続電極を切断端面に露出させて、外部電極に確
実に接続することが可能になり、接続信頼性を向上させ
ることができるようになるとともに、効率よく高性能の
電子部品を製造することができる。
【図１】本発明の一実施形態にかかる電子部品の製造方
法の一工程において、表面に薄膜コイルパターンを形成
したユニット基板を示す図であり、(ａ)は平面図、(ｂ)
は要部を示す拡大図である。
法の一工程において、表面に薄膜コイルパターンを形成
したユニット基板を示す図であり、(ａ)は平面図、(ｂ)
は要部を示す拡大図である。
【図２】本発明の一実施形態にかかる電子部品の製造方
法の一工程において、薄膜コイルパターンが形成された
ユニット基板の表面に絶縁・保護膜を配設した状態を示
す平面図である。
法の一工程において、薄膜コイルパターンが形成された
ユニット基板の表面に絶縁・保護膜を配設した状態を示
す平面図である。
【図３】本発明の一実施形態にかかる電子部品の製造方
法の一工程において、ユニット基板を切断ラインに沿っ
て、切断した状態を示す平面図である。
法の一工程において、ユニット基板を切断ラインに沿っ
て、切断した状態を示す平面図である。
【図４】本発明の一実施形態にかかる電子部品の製造方
法により製造された電子部品（チップ型コイル部品）を
示す斜視図である。
法により製造された電子部品（チップ型コイル部品）を
示す斜視図である。
【図５】(ａ)，(ｂ)は、本発明の電子部品の製造方法の
一実施形態において、ユニット基板の表面に形成した電
極パターンの形状を示す図、(ｃ)は形成された電極パタ
ーンの厚みを示す断面図である。
一実施形態において、ユニット基板の表面に形成した電
極パターンの形状を示す図、(ｃ)は形成された電極パタ
ーンの厚みを示す断面図である。
【図６】本発明の電子部品の製造方法の一実施形態にお
いてユニット基板を切断している状態を示す図である。
いてユニット基板を切断している状態を示す図である。
【図７】従来のユニット基板に形成されている電極パタ
ーンを示す図である。
ーンを示す図である。
【図８】従来の電子部品の製造方法により製造された電
子部品を示す正面断面図である。
子部品を示す正面断面図である。
【図９】従来の電子部品の製造方法における、ダイシン
グブレードによるユニット基板の切断工程を示す図であ
る。
グブレードによるユニット基板の切断工程を示す図であ
る。
１ ユニット基板 １ａ 個々の素子を構成する基板 １ｂ 切断端面 ２ 電極パターン（薄膜コイルパターン） ２ａ 接続電極 ２ｂ 接続電極となるべき電極 ３ 絶縁・保護膜 ４ 素子 ５ 外部電極 ６ 切断用ブレード（ダイシングブレー
ド） １２ａ 一層目の電極膜 １２ｂ 二層目の電極膜 Ａ，Ｂ 切断ライン Ｓ スリット Ｌ スリットの長さ Ｗｂ 切断用ブレードの厚み
ド） １２ａ 一層目の電極膜 １２ｂ 二層目の電極膜 Ａ，Ｂ 切断ライン Ｓ スリット Ｌ スリットの長さ Ｗｂ 切断用ブレードの厚み
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三崎 勝弘 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 松田 勝治 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (5)
- 【請求項１】表面に電極を配設してなるユニット基板
（親基板）を、所定の切断ラインに沿って切断すること
により、切断端面に電極の露出した素子を得る工程を含
む電子部品の製造方法において、 ユニット基板の表面の切断ライン上にある電極に、切断
ラインと交差する方向に、スリットを形成し、 切断用ブレードにより、前記スリットの形成された電極
を切削しつつ、切断ラインに沿ってユニット基板を切断
することにより、互いに対向する２つの切断端面に電極
を露出させる工程を含むことを特徴とする電子部品の製
造方法。 - 【請求項２】前記スリットの、切断ラインと直交する方
向の長さＬが、下記の式(1)の要件を満たすこと Ｌ＞Ｗｂ＋２α ……(1) Ｗｂ：切断用ブレードの厚み α ：切断用ブレードの厚み方向への切断位置ずれ量 を特徴とする請求項１又は２記載の電子部品の製造方
法。 - 【請求項３】電極が配設されたユニット基板の表面に絶
縁・保護膜を配設した後、切断用ブレードにより、切断
ラインに沿ってユニット基板を切断することを特徴とす
る請求項１記載の電子部品の製造方法。 - 【請求項４】ユニット基板の表面に配設された電極のう
ち、少なくとも切断ライン上にある前記スリットの形成
される部分の厚みを他の部分より小さくすることを特徴
とする請求項１，２又は３記載の電子部品の製造方法。 - 【請求項５】前記切断端面に露出する電極が、外部電極
との接続のための引き出された接続電極であることを特
徴とする請求項１，２，３又は４記載の電子部品の製造
方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18787697A JP3239806B2 (ja) | 1997-06-26 | 1997-06-26 | 電子部品の製造方法 |
| TW087108423A TW373199B (en) | 1997-06-26 | 1998-05-29 | Method of manufacturing electronic components |
| US09/095,540 US6035528A (en) | 1997-06-26 | 1998-06-10 | Method of manufacturing electronic components |
| KR1019980024389A KR100309820B1 (ko) | 1997-06-26 | 1998-06-26 | 전자부품의 제조방법 |
| EP98401595A EP0887856B1 (en) | 1997-06-26 | 1998-06-26 | Method of manufacturing electronic components |
| DE69837636T DE69837636T2 (de) | 1997-06-26 | 1998-06-26 | Herstellungsverfahren von elektronischen Komponenten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18787697A JP3239806B2 (ja) | 1997-06-26 | 1997-06-26 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116759A true JPH1116759A (ja) | 1999-01-22 |
| JP3239806B2 JP3239806B2 (ja) | 2001-12-17 |
Family
ID=16213761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18787697A Expired - Lifetime JP3239806B2 (ja) | 1997-06-26 | 1997-06-26 | 電子部品の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6035528A (ja) |
| EP (1) | EP0887856B1 (ja) |
| JP (1) | JP3239806B2 (ja) |
| KR (1) | KR100309820B1 (ja) |
| DE (1) | DE69837636T2 (ja) |
| TW (1) | TW373199B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928823B2 (en) | 2003-11-28 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for producing the same |
| JP2014154716A (ja) * | 2013-02-08 | 2014-08-25 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JPWO2017018109A1 (ja) * | 2015-07-24 | 2018-04-05 | 株式会社村田製作所 | フレキシブルインダクタ |
| JP2020021834A (ja) * | 2018-08-01 | 2020-02-06 | 株式会社トーキン | インダクタ及びその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020117753A1 (en) * | 2001-02-23 | 2002-08-29 | Lee Michael G. | Three dimensional packaging |
| US7612443B1 (en) | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
| US7750441B2 (en) * | 2006-06-29 | 2010-07-06 | Intel Corporation | Conductive interconnects along the edge of a microelectronic device |
| US9620473B1 (en) | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
| KR20150080797A (ko) * | 2014-01-02 | 2015-07-10 | 삼성전기주식회사 | 세라믹 전자 부품 |
| KR20200108200A (ko) * | 2019-03-08 | 2020-09-17 | 삼성디스플레이 주식회사 | 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치 |
| WO2022146127A1 (ko) * | 2021-01-04 | 2022-07-07 | 엘지이노텍 주식회사 | 코일 부재 및 이를 포함하는 카메라 모듈 |
| WO2023222059A1 (zh) * | 2022-05-18 | 2023-11-23 | 利多(香港)有限公司 | 一种生物传感器及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440170U (ja) * | 1977-08-24 | 1979-03-16 | ||
| US4486738A (en) * | 1982-02-16 | 1984-12-04 | General Electric Ceramics, Inc. | High reliability electrical components |
| JPS61131470A (ja) * | 1984-11-29 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5140745A (en) * | 1990-07-23 | 1992-08-25 | Mckenzie Jr Joseph A | Method for forming traces on side edges of printed circuit boards and devices formed thereby |
| JPH0621188A (ja) * | 1991-12-13 | 1994-01-28 | Yamaha Corp | 半導体ウェハ |
| DE4306655C2 (de) * | 1992-03-04 | 1997-04-30 | Toshiba Kawasaki Kk | Verfahren zum Herstellen eines planaren Induktionselements |
| JP3147666B2 (ja) * | 1994-07-21 | 2001-03-19 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
| US5642276A (en) * | 1995-02-08 | 1997-06-24 | Lucent Technologies Inc. | High frequency surface mount transformer-diode power module |
| JPH09129468A (ja) * | 1995-10-27 | 1997-05-16 | Toko Inc | 高周波インダクタの製造方法 |
-
1997
- 1997-06-26 JP JP18787697A patent/JP3239806B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-29 TW TW087108423A patent/TW373199B/zh not_active IP Right Cessation
- 1998-06-10 US US09/095,540 patent/US6035528A/en not_active Expired - Lifetime
- 1998-06-26 EP EP98401595A patent/EP0887856B1/en not_active Expired - Lifetime
- 1998-06-26 KR KR1019980024389A patent/KR100309820B1/ko not_active IP Right Cessation
- 1998-06-26 DE DE69837636T patent/DE69837636T2/de not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928823B2 (en) | 2003-11-28 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for producing the same |
| JP2014154716A (ja) * | 2013-02-08 | 2014-08-25 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| US9653209B2 (en) | 2013-02-08 | 2017-05-16 | Murata Manufacturing Co., Ltd. | Method for producing electronic component |
| JPWO2017018109A1 (ja) * | 2015-07-24 | 2018-04-05 | 株式会社村田製作所 | フレキシブルインダクタ |
| JP2020021834A (ja) * | 2018-08-01 | 2020-02-06 | 株式会社トーキン | インダクタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990007388A (ko) | 1999-01-25 |
| DE69837636D1 (de) | 2007-06-06 |
| EP0887856A1 (en) | 1998-12-30 |
| EP0887856B1 (en) | 2007-04-25 |
| JP3239806B2 (ja) | 2001-12-17 |
| DE69837636T2 (de) | 2008-01-31 |
| US6035528A (en) | 2000-03-14 |
| KR100309820B1 (ko) | 2002-01-17 |
| TW373199B (en) | 1999-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100474032B1 (ko) | 인덕터부품 및 그 인덕턴스값 조정방법 | |
| US4470096A (en) | Multilayer, fully-trimmable, film-type capacitor and method of adjustment | |
| KR100328878B1 (ko) | 전자부품및그의제조방법 | |
| JP3239806B2 (ja) | 電子部品の製造方法 | |
| US6194248B1 (en) | Chip electronic part | |
| US5973390A (en) | Chip electronic part | |
| JP3425712B2 (ja) | 電子部品の製造方法 | |
| JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
| JP2005078874A (ja) | ジャンパーチップ部品及びジャンパーチップ部品の製造方法 | |
| US6360434B1 (en) | Circuit fabrication | |
| JP4504577B2 (ja) | チップ形抵抗器の製造方法 | |
| JPH01189102A (ja) | 回路部品の電極製造方法 | |
| JP7270386B2 (ja) | チップ状金属抵抗器及びその製造方法 | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JP2959561B1 (ja) | 電子部品の製造方法 | |
| JP2008103462A (ja) | チップ型ネットワーク抵抗器と面実装部品およびその製造方法 | |
| JP2001148302A (ja) | チップ部品及びチップ部品の製造方法 | |
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JP2005191402A (ja) | チップ抵抗器、チップ部品及びチップ抵抗器の製造方法 | |
| JP4799916B2 (ja) | チップ抵抗器 | |
| EP2052458B1 (en) | Piezoelectric resonator with short-circuits preventing means | |
| JPH10163011A (ja) | 多連抵抗部品 | |
| JPH07283060A (ja) | 薄膜チップインダクタの製造方法 | |
| JPH08107035A (ja) | 薄膜チップインダクタの製造方法 | |
| JP2002057059A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |