JP2003309340A

JP2003309340A - 回路基板

Info

Publication number: JP2003309340A
Application number: JP2002112479A
Authority: JP
Inventors: Akihiro Sakanoue; 聡浩坂ノ上; Tsutomu Oda; 勉小田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-04-15
Filing date: 2002-04-15
Publication date: 2003-10-31

Abstract

(57)【要約】【課題】マザーボードがたわむことにより曲げ応力がか
かってもクラックが発生しにくい回路基板を提供する。【解決手段】略四角形状を成すセラミック基体１の側面
に複数個の凹部２を形成し、これら凹部２の内面に端子
電極３を被着させてなる回路基板１０において、複数個
の凹部２のうち少なくとも４個をセラミック基体１の各
角部の両側に位置する２側面の双方に開口させて形成す
るとともに、該凹部２の一方の側面側開口幅ａと他方の
側面側開口幅ｂとが“ａ＞ｂ”の関係を満たすように設
定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話機、パー
ソナルコンピュータ等の各種電子デバイスに組み込まれ
る回路基板に関するものである。

【０００２】

【従来の技術】従来より、携帯電話機等の電子デバイス
に、半導体素子や圧電素子，コンデンサ，フィルタ等の
電子部品素子を表面実装させた回路基板が用いられてい
る。

【０００３】このような従来の回路基板としては、例え
ば図５に示すように、セラミック基体５１の側面に複数
個の凹部５２（図ではその一部を示す）を形成するとと
もに、これら凹部５２の内面に端子電極５３を被着させ
た構造のものが知られており、かかる回路基板をマザー
ボード等の外部電気回路に搭載する場合は、回路基板を
マザーボード等の一主面に載置させたうえ、回路基板の
端子電極５３をマザーボード等の電極パッド５５に対し
半田接合させることによって行なわれている。

【０００４】尚、上述した従来の回路基板は、セラミッ
ク基体５１を複数個取りの手法によって得るようにして
いる。具体的には、複数個のセラミックグリーンシート
を積層して焼成することにより形成した大型の板体をス
クライブラインに沿って切断・分割することにより複数
個のセラミック基体５１が同時に得られる。

【０００５】また、セラミック基体５１の側面に設けら
れている凹部５２は、セラミック基体５１を上述した多
数個取りの手法によって製作する際に、端子電極５３を
セラミックから成る板体の内部に作り込んでおくための
プロセスで出来たものであり、かかるプロセスでは、板
体のスクライブライン上に貫通穴が予め設けられ、その
内面に従来周知のスルーホール印刷等によって端子電極
５３を被着・形成しておくことにより、板体の分割後に
セラミック基体５１の側面に端子電極５３を被着させた
凹部５２を形成するようにしていた。

【０００６】

【発明が解決しようとする課題】ところで、上述した従
来の回路基板をマザーボード等の外部電気回路に搭載し
た場合、マザーボードの撓み等によって回路基板全体に
曲げ応力がかかると、回路基板の角部に応力が集中しや
すくなっている。このため、セラミック基体５１には角
部近傍の凹部５２を基点としたクラック５８が発生し易
く、このようなクラック５８の発生に起因してマザーボ
ードに対する回路基板の接合強度が低下したり、端子電
極５３や回路基板の回路配線が断線する等の不都合を生
じることが多く、その場合、電子装置として正常に機能
させることが不可となる欠点を有していた。

【０００７】本発明は上記欠点に鑑み案出されたもの
で、その目的は、セラミック基体の角部近傍にクラック
が発生するのを有効に防止して、信頼性を飛躍的に向上
させることが可能な回路基板を提供することにある。

【０００８】

【課題を解決するための手段】本発明の回路基板は、略
四角形状を成すセラミック基体の側面に複数個の凹部を
形成し、これら凹部の内面に端子電極を被着させてなる
回路基板において、前記複数個の凹部は、その少なくと
も４個がセラミック基体の各角部の両側に位置する２側
面の双方に開口させてあり、且つ一方の側面側開口幅ａ
と他方の側面側開口幅ｂとが、ａ＞ｂの関係を満たすよ
うに設定されていることを特徴とするものである。

【０００９】また本発明の回路基板は、前記凹部の内面
全体もしくは内面の一部が曲面状であることを特徴とす
るものである、更に本発明の回路基板は、前記凹部内面
の曲率半径ｒと前記開口幅ｂとが、ｒ≦ｂの関係を満た
すように設定されていることを特徴とするものである。

【００１０】また更に本発明の回路基板は、前記端子電
極が対応する凹部の内面全域にわたって被着されている
ことを特徴とするものである。

【００１１】更にまた本発明の回路基板は、前記端子電
極が外部電気回路の電極パッドに半田接合されるととも
に、端子電極の上記半田接合部が凹部の角部側端部より
所定の距離だけ離間して配置されていることを特徴とす
るものである。

【００１２】本発明の回路基板によれば、セラミック基
体の側面に設けた複数個の凹部のうち少なくとも４個を
セラミック基体の各角部の両側に位置する２側面の双方
に開口させるとともに、一方の側面側開口幅ａと他方の
側面側開口幅ｂとが“ａ＞ｂ”の関係を満たすように設
定したことから、回路基板に対して機械的な衝撃が印加
された場合であっても、角部近傍の凹部に過度に大きな
曲げ応力が集中することはなく、回路基板に凹部を起点
とするクラックを生じたり、回路基板内に設けられてい
る回路配線や凹部内面の端子電極等に断線が生じるとい
った不都合が有効に防止される。したがって、回路基板
をマザーボード等の外部電気回路に搭載する際の接合強
度を高く維持することができるとともに、回路基板の信
頼性を向上させることが可能となる。

【００１３】また本発明の回路基板によれば、端子電極
を被着した凹部の内面全体もしくは内面の一部を曲面状
になしておくことにより、セラミック基体を多数個取り
の手法により形成する際に、分割前の板体の状態では４
個の回路基板が一点に接する部分を、貫通穴を設けるこ
とで同時に形成することが可能になるので、一側面に形
成する凹部と同じように形成することができる。即ち、
分割されたセラミック基体の個々の角部を削る必要がな
くなり、製造工程が簡略化できるという利点がある。

【００１４】更に本発明の回路基板によれば、端子電極
を被着した凹部内面の曲率半径ｒと開口幅ｂとが、ｒ≦
ｂの関係を満たすように設定することにより、凹部内に
はクラックの起点となりやすい角部がなくなるので、ク
ラックの発生がより生じにくくなり、これによって回路
基板の信頼性をより一層向上させることが可能となる。

【００１５】また更に本発明の回路基板によれば、端子
電極を対応する凹部の内面全域にわたって被着させてお
くことにより、端子電極の面積を広く取ることができ
る。それ故、回路基板をマザーボード等の外部電気回路
に搭載する際に半田等の接合面積も広く確保することが
できるようになり、マザーボード等の外部電気回路に対
する接合強度をより一層高めることができる。

【００１６】更にまた本発明の回路基板によれば、凹部
内面の端子電極を外部電気回路の接続端子に半田接合し
て回路基板をマザーボード等の外部電気回路に搭載する
際に、回路基板の角部近傍に位置する端子電極の半田接
合部を凹部の角部側端部より所定の距離だけ離間して配
置させておけば、マザーボード等に複数個の回路基板を
互いに近接させた状態で搭載するような場合であって
も、回路基板をマザーボードに接合するための半田同士
が短絡することもなく、回路基板が搭載される電子装置
の生産性を向上させることができる。

【００１７】

【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図１は本発明の一実施形態に係る回
路基板の外観斜視図、図２は図１の回路基板をマザーボ
ード（外部電気回路）に搭載した状態を示す要部拡大斜
視図、図３は図１の回路基板の要部を拡大して示す平面
図であり、同図に示す回路基板は、略四角形状をなすよ
うに形成されているセラミック基体１の側面に複数個の
凹部２を形成し、これら凹部２の内面に端子電極３を個
々に被着・形成した構造を有している。

【００１８】前記セラミック基体１の材料としては、例
えば８００〜１２００℃の比較的低い温度で焼成が可能
なガラス−セラミック材料等が好適に用いられる。セラ
ミック成分としては、例えば、クリストバライト、石
英、コランダム（αアルミナ）、ムライト、コージェラ
イト等の絶縁セラミック材料、ＭｇＴｉＯ₃、ＣａＴｉ
Ｏ₃、ＢａＴｉＯ₃、ＴｉＯ₂等の誘電体セラミック材
料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト等の
磁性体セラミック材料等が用いられ、平均粒径０．５〜
６．０μｍ、好ましくは０．５〜２．０μｍに粉砕した
ものが用いられる。尚、セラミック材料は２種以上を混
合して用いてもよい。

【００１９】また、ガラス成分のフリットは、焼成処理
することによってコージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶や
スピネル構造の結晶相を析出するものであればどのよう
なガラスを用いてもよく、例えば、Ｂ₂Ｏ₃、ＳｉＯ₂、
Ａｌ₂Ｏ₃、ＺｎＯ、アルカリ土類酸化物を含むガラスフ
リットが挙げられる。これらのガラスフリットは、ガラ
ス化範囲が広く、また屈伏点が例えば６００〜８００℃
に設定されている。

【００２０】このような材質から成るセラミック基体１
は、例えば、複数個の絶縁層（図示せず）を積層してな
る多層構造を有しており、この場合、絶縁層の層間に介
在される回路配線（図示せず）や層間に形成されるビア
ホール導体（図示せず）等によって回路基板１０の内部
に所定の電気回路を形成している。

【００２１】上述した絶縁層は、各々の厚みが例えば２
０〜３００μｍに設定され、またセラミック基体１の内
部に設けられる回路配線やビアホール導体，後述する端
子電極３等はＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合
金を主成分とする導電材料から成り、その厚みは例えば
５〜２５μｍに設定される。

【００２２】尚、ビアホール導体の直径は任意な値とす
ることができるが、絶縁層の厚みに応じて、５０〜３０
０μｍとしている。但し、セラミック材料との相性を考
慮してＣｕ系、Ｗ系、Ｍｏ系、Ｐｄ系導電材料等を用い
ることもあり、これらの材料は、セラミック基体１の表
面部に露出するように形成しても構わない。

【００２３】このようなセラミック基体１は、従来周知
の複数個取り、具体的には、上述のセラミック原料粉末
に適当な有機溶剤等を添加・混合して泥漿状になすとと
もに、従来周知のドクターブレード法等を採用すること
によってセラミックグリーンシートを形成し、しかる
後、これを高温で焼成することによって製作した大型の
板体をスクライブラインに沿って切断し、板体を個々の
セラミック基体毎に分割することにより得られる。ま
た、セラミック基体１が多層構造を有している場合、複
数個のセラミックグリーンシートを積層して形成した積
層体を焼成することによって所定の板体が形成される。

【００２４】また前記セラミック基体１の側面に設けら
れる複数個の凹部２は、セラミック基体１を上述した多
数個取りによって製作する際に、端子電極３をセラミッ
クから成る板体の内部に作り込んでおくプロセスによっ
て出来たものであり、かかるプロセスでは、板体のスク
ライブライン上に貫通穴が設けられ、その内面に従来周
知のスルーホール印刷等によって端子電極３を被着・形
成しておくことにより、板体の分割後にセラミック基体
１の側面に端子電極３を内面に被着させた凹部２が形成
されるようになっている。尚、前記貫通穴はセラミック
製の板体に直接レーザーを照射して形成しても良いし、
焼成前にグリーンシートに金型等で穴を開けておいても
良い。

【００２５】一方、凹部２の内面に被着・形成される端
子電極３は、上述したように、Ａｇ、Ａｇ−Ｐｄ、Ａｇ
−Ｐｔ等のＡｇ合金を主成分とする導電材料等から成
り、回路基板をマザーボード等の外部電気回路に搭載す
る際、回路基板の電気回路を外部電気回路の電極パッド
５に電気的に接続させるための端子として機能する。

【００２６】端子電極３は半田６等によって外部電気回
路の電極パッド５に接合されるため、高い半田濡れ性が
要求されており、表面には半田濡れ性が良好な金属によ
ってメッキ等の表面処理を施しておくことが好ましい。
メッキ材料としてはＡｕが好適に用いられ、その下地と
してＮｉ等から成る中間メッキ層を介在させておいても
良い。

【００２７】尚、このような端子電極３は、対応する凹
部２の内面全域にわたって被着させておいても良いし、
凹部内面の必要な箇所にのみ部分的に被着させておいて
も良い。本実施形態においては、複数個の端子電極３の
うち、回路基板の角部近傍に位置する端子電極３のみ
を、対応する凹部２の内面に凹部２の角部側端部より離
間させた状態で部分的に被着させるようにしている。

【００２８】そして、セラミック基体１の側面に設けら
れている複数個の凹部２は、その少なくとも４個がセラ
ミック基体１の各角部の両側に位置する２側面の双方に
開口させてあり、且つ一方の側面側開口幅ａと他方の側
面側開口幅ｂとが、ａ＞ｂの関係を満たすように設定さ
れている。

【００２９】このため、回路基板に対して機械的な衝撃
が印加された場合であっても、角部近傍の凹部２に過度
に大きな曲げ応力が集中することはなく、回路基板に凹
部２を起点とするクラックを生じたり、回路基板内に設
けられている回路配線や凹部内面の端子電極３等に断線
が生じるといった不都合が有効に防止される。したがっ
て、回路基板をマザーボードに搭載する際の接合強度を
高く維持することができるとともに、回路基板の信頼性
を向上させることが可能となる。

【００３０】また、本実施形態の回路基板においては、
凹部２の内面全体もしくは内面の一部が曲面状に形成さ
れている。このように、凹部２の内面全体もしくは内面
の一部が曲面状に形成しておくことにより、セラミック
基体１を多数個取りの手法にて形成する際に、板体の状
態では４個の回路基板が一点に接する部分を、貫通穴を
設けることで同時に形成することが可能になるので、一
側面に形成する凹部と同じように形成することができ
る。即ち、分割されたセラミック基体の個々の角部を削
る必要がなくなり、製造工程が簡略化できるという利点
がある。

【００３１】尚、このとき、凹部内面の曲面部４の曲率
半径ｒと開口幅ｂは“ｒ≦ｂ”の関係を満たすように設
定しておくことが望ましい。このように設定しておけ
ば、凹部２内にクラックが発生する際の起点となりやす
い角部が存在しなくなるので、クラックの発生がより有
効に防止される利点もある。

【００３２】そして、上述した回路基板の一主面及び／
又は他主面にはコンデンサ、半導体素子、圧電素子、フ
ィルタ等の電子部品素子９が搭載されて製品としての回
路基板が完成し、これをマザーボード等の外部電気回路
に搭載して電子装置を形成する場合は、回路基板をマザ
ーボード等の一主面に載置させたうえ、回路基板の端子
電極３をマザーボード等の電極パッド５に対し半田接合
させることによって行なわれる。

【００３３】このとき、回路基板の角部近傍に位置する
端子電極３の半田接合部を凹部２の角部側端部より所定
の距離だけ離間して配置させるようになしておけば、マ
ザーボード等の外部電気回路に複数個の回路基板を互い
に近接させた状態で搭載するような場合であっても、回
路基板をマザーボード等に接合するための半田同士が短
絡するといった不具合を生じることはなく、回路基板が
搭載される電子装置の生産性を向上させることができ
る。したがって、回路基板の角部近傍に位置する端子電
極３の半田接合部を凹部２の角部側端部より所定の距離
だけ離間して配置させておくことが好ましい。

【００３４】尚、本発明は上述の実施形態、実施例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更・改良等が可能である。

【００３５】例えば、上述の実施形態においては、回路
基板の角部近傍に位置する端子電極３を対応する凹部２
の内面に凹部２の角部側端部より離間させた状態で部分
的に被着させるようにしたが、これに代えて、図４に示
す如く、回路基板の角部近傍に位置する端子電極３´を
対応する凹部の内面全域にわたって被着させるようにし
ても構わない。この場合、端子電極３の面積を広く確保
することができるため、半田等の接合面積も広くなり、
マザーボードとの接合強度を高めることができる利点も
ある。

【００３６】

【実験例】次に、本発明の作用効果を実験例に基づき説
明する。本発明者は、上述の実施形態で説明した回路基
板と同様の本発明品を作製した。具体的には、ＭｇＴｉ
Ｏ₃、ＣａＴｉＯ₃、ＢａＴｉＯ₃、ＴｉＯ₂などの誘電体
セラミック材料を用いて多層構造の回路基板サンプルを
１００個作製し、各サンプルの厚みは０．８ｍｍ、長辺
方向の幅は６．０ｍｍ、短辺方向の幅は４．０ｍｍに設
定した。またセラミック基体側面の凹部の構成は、角部
の両側に位置する２側面の両方の開口した部分のうち、
一方の開口幅ａを１．０ｍｍとし、他方の開口幅ｂを
０．２ｍｍとした。

【００３７】また一方、比較例として、凹部をセラミッ
ク基体側面の一方にのみ開口させた回路基板サンプルも
１００個作製し、各サンプルの凹部の開口幅を０．４ｍ
ｍ、凹部の奥行き（深さ）を０．２ｍｍに設定した。

【００３８】これらの回路基板を、長辺方向の幅が１０
０ｍｍ、短辺方向の幅が４０ｍｍのマザーボードに半田
により搭載した後、１５０ｇの外装金属ケースに付け、
１５０ｃｍの高さから落下させた。尚、本実験例は、携
帯電話を使用中に落下させて地面に当たり、マザーボー
ドがたわみことにより、搭載した表面実装部品が及び回
路基板が曲げ応力を受ける状況を再現させるものであ
る。

【００３９】このような落下試験を複数回行った後、回
路基板角部におけるクラック発生の有無を確認したとこ
ろ、従来品では３回の落下実験を完了した時点で２５個
（２５％）の回路基板サンプルでクラックを発生してい
たのに対し、本発明品では１０回の落下実験を完了させ
た時点でクラックの発生は皆無（０％）であった。これ
らのことから、本発明品は従来品に比し信頼性が向上さ
れていることが判る。

【００４０】

【発明の効果】本発明の回路基板によれば、セラミック
基体の側面に設けた複数個の凹部のうち少なくとも４個
をセラミック基体の各角部の両側に位置する２側面の双
方に開口させるとともに、一方の側面側開口幅ａと他方
の側面側開口幅ｂとが“ａ＞ｂ”の関係を満たすように
設定したことから、回路基板に対して機械的な衝撃が印
加された場合であっても、角部近傍の凹部に過度に大き
な曲げ応力が集中することはなく、回路基板に凹部を起
点とするクラックを生じたり、回路基板内に設けられて
いる回路配線や凹部内面の端子電極等に断線が生じると
いった不都合が有効に防止される。したがって、回路基
板をマザーボード等の外部電気回路に搭載する際の接合
強度を高く維持することができるとともに、回路基板の
信頼性を向上させることが可能となる。

【００４１】また本発明の回路基板によれば、端子電極
を被着した凹部の内面全体もしくは内面の一部を曲面状
になしておくことにより、セラミック基体を多数個取り
の手法により形成する際に、分割前の板体の状態では４
個の回路基板が一点に接する部分を、貫通穴を設けるこ
とで同時に形成することが可能になるので、一側面に形
成する凹部と同じように形成することができる。即ち、
分割されたセラミック基体の個々の角部を削る必要がな
くなり、製造工程が簡略化できるという利点がある。

【００４２】更に本発明の回路基板によれば、端子電極
を被着した凹部内面の曲率半径ｒと開口幅ｂとが、ｒ≦
ｂの関係を満たすように設定することにより、凹部内に
はクラックの起点となりやすい角部がなくなるので、ク
ラックの発生がより生じにくくなり、これによって回路
基板の信頼性をより一層向上させることが可能となる。

【００４３】また更に本発明の回路基板によれば、端子
電極を対応する凹部の内面全域にわたって被着させてお
くことにより、端子電極の面積を広く取ることができ
る。それ故、回路基板をマザーボード等の外部電気回路
に搭載する際に半田等の接合面積も広く確保することが
できるようになり、マザーボード等の外部電気回路に対
する接合強度をより一層高めることができる。

【００４４】更にまた本発明の回路基板によれば、凹部
内面の端子電極を外部電気回路の接続端子に半田接合し
て回路基板をマザーボード等の外部電気回路に搭載する
際に、回路基板の角部近傍に位置する端子電極の半田接
合部を凹部の角部側端部より所定の距離だけ離間して配
置させておけば、マザーボード等に複数個の回路基板を
互いに近接させた状態で搭載するような場合であって
も、回路基板をマザーボードに接合するための半田同士
が短絡することもなく、回路基板が搭載される電子装置
の生産性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る回路基板の外観斜視
図である。

【図２】図１の回路基板をマザーボード（外部電気回
路）に搭載した状態を示す要部拡大斜視図である。

【図３】図１の回路基板の要部を拡大して示す平面図で
ある。

【図４】本発明の他の実施形態に係る回路基板の要部拡
大斜視図である。

【図５】従来の回路基板をマザーボード（外部電気回
路）に搭載した状態を示す部分拡大斜視図である。

【符号の説明】

１・・・セラミック基体２・・・凹部３・・・端子電極４・・・凹部の曲面部５・・・マザーボードの電極パッド６・・・半田

Claims

【特許請求の範囲】

【請求項１】略四角形状を成すセラミック基体の側面に
複数個の凹部を形成し、これら凹部の内面に端子電極を
被着させてなる回路基板において、前記複数個の凹部は、その少なくとも４個がセラミック
基体の各角部の両側に位置する２側面の双方に開口させ
てあり、且つ一方の側面側開口幅ａと他方の側面側開口
幅ｂとが、ａ＞ｂの関係を満たすように設定されている
ことを特徴とする回路基板。
【請求項２】前記凹部の内面全体もしくは内面の一部が
曲面状であることを特徴とする請求項１に記載の回路基
板。
【請求項３】前記凹部内面の曲率半径ｒと前記開口幅ｂ
とが、ｒ≦ｂの関係を満たすように設定されていること
を特徴とする請求項２に記載の回路基板。
【請求項４】前記端子電極が対応する凹部の内面全域に
わたって被着されていることを特徴とする請求項１乃至
請求項３のいずれかに記載の回路基板。
【請求項５】前記端子電極が外部電気回路の電極パッド
に半田接合されるとともに、端子電極の上記半田接合部
が凹部の角部側端部より所定の距離だけ離間して配置さ
れていることを特徴とする請求項１乃至請求項４のいず
れかに記載の回路基板。