WO2018034162A1 - 多層基板およびその製造方法 - Google Patents

多層基板およびその製造方法 Download PDF

Info

Publication number
WO2018034162A1
WO2018034162A1 PCT/JP2017/028207 JP2017028207W WO2018034162A1 WO 2018034162 A1 WO2018034162 A1 WO 2018034162A1 JP 2017028207 W JP2017028207 W JP 2017028207W WO 2018034162 A1 WO2018034162 A1 WO 2018034162A1
Authority
WO
WIPO (PCT)
Prior art keywords
prepreg
layers
insulating base
multilayer substrate
prepreg layer
Prior art date
Application number
PCT/JP2017/028207
Other languages
English (en)
French (fr)
Inventor
伊藤　慎悟
汗人 飯田
直樹 郷地
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201790001030.1U priority Critical patent/CN209914236U/zh
Priority to JP2018534338A priority patent/JP6648832B2/ja
Publication of WO2018034162A1 publication Critical patent/WO2018034162A1/ja
Priority to US16/257,148 priority patent/US11523521B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/24—Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Definitions

  • the present invention relates to a multilayer substrate formed by laminating insulating base materials on which conductor patterns are formed, and a method for manufacturing the same.
  • Patent Document 1 discloses a multilayer printed wiring board in which a plurality of types of circuit boards are laminated via an insulating layer formed of a cured prepreg.
  • Patent Document 1 in order to obtain a multilayer printed wiring board in which the thickness of the insulating layer for each layer formed from the prepreg is substantially constant, two or more kinds of prepregs having different resin amounts on the same substrate are used. It has been shown that regarding the prepreg interposed between adjacent circuit boards, the amount of resin necessary for filling the circuit of the circuit board with which the prepreg comes into contact is considered.
  • the inventors of the present invention can easily apply stress in the vicinity of the surface of the multilayer body during batch lamination during the production of the multilayer substrate, the outermost prepreg layer of the multilayer body becomes thin, and a short circuit occurs between the opposing conductor patterns. I found out that it might occur.
  • the example is shown as a comparative example in the mode for carrying out the invention.
  • An object of the present invention is to provide a multilayer substrate in which adverse effects such as short-circuiting between conductor patterns due to uneven thickness variation of the prepreg layer are suppressed, and a method for manufacturing the same.
  • the manufacturing method of the multilayer substrate of the present invention includes: Forming a conductor pattern on an insulating base material of four or more layers; A step of laminating the insulating base material in a state where the conductor patterns face each other through a prepreg layer; and Heating and pressurizing the laminate; With Of the plurality of prepreg layers, the thickness of the outermost prepreg layer is made thicker than the thicknesses of the other prepreg layers before the heating and pressing.
  • the thickness of the outermost prepreg layer does not become too thin when the laminated body is heated and pressed, and short-circuiting between conductor patterns is prevented.
  • the multilayer substrate of the present invention is Having four or more insulating base materials, a conductor pattern formed on the insulating base material, and a plurality of prepreg layers that are bonding layers of the insulating base materials,
  • the conductor pattern is formed on the surface of the insulating substrate in contact with both surfaces of the outermost prepreg layer among the plurality of prepreg layers, Among the plurality of prepreg layers, the thickness of the outermost prepreg layer is greater than the thickness of the other prepreg layers.
  • the thickness of the outermost prepreg layer does not become too thin, and a short circuit between conductor patterns is prevented.
  • the conductor pattern in contact with the prepreg layer constitutes, for example, a coil having a coil axis in the stacking direction of the insulating base material and the prepreg layer.
  • the relative dielectric constant of the prepreg layer is smaller than the relative dielectric constant of the insulating substrate.
  • the present invention it is possible to obtain a multilayer substrate in which adverse effects due to uneven thickness variation of the prepreg layer are suppressed.
  • FIG. 1 is a cross-sectional view of the multilayer substrate according to the first embodiment before being stacked.
  • FIG. 2 is a plan view of a conductor pattern formed on each insulating base material of the multilayer substrate according to the first embodiment.
  • FIG. 3 is a cross-sectional view of the multilayer substrate 101 according to the first embodiment.
  • FIG. 4 is a cross-sectional view of the multilayer substrate according to the second embodiment before being stacked.
  • FIG. 5 is a cross-sectional view of the multilayer substrate 102 according to the second embodiment.
  • FIG. 6 is a cross-sectional view of the multilayer substrate according to the comparative example before lamination.
  • 7A and 7B are cross-sectional views of a multilayer substrate according to a comparative example.
  • FIG. 1 is a cross-sectional view of the multilayer substrate according to the first embodiment before being stacked.
  • FIG. 2 is a plan view of a conductor pattern formed on each insulating substrate.
  • FIG. 3 is a cross-sectional view of the multilayer substrate 101 according to the present embodiment.
  • the multilayer substrate 101 has insulating base materials 11, 12, 13 and 14 and prepreg layers 31, 32 and 33.
  • Conductive patterns 21Ua and 21Ub are formed on the lower surface of the insulating base 11, and conductive patterns 21T are formed on the upper surface.
  • Conductive pattern 22U is formed on the lower surface of insulating substrate 12, and conductive pattern 22T is formed on the upper surface.
  • a conductor pattern 23U is formed on the lower surface of the insulating base 13, and a conductor pattern 23T is formed on the upper surface.
  • a conductor pattern 24U is formed on the lower surface of the insulating base 14.
  • a via hole V1 is formed in the insulating base material 11 to connect the lower conductive pattern 21Ub and the upper conductive pattern 21T to each other.
  • the insulating base material 12 is formed with a via hole V3 for interlayer connection between the lower conductive pattern 22U and the upper conductive pattern 22T, and the lower conductive pattern 23U and the upper conductive pattern are formed on the insulating base material 13.
  • a via hole V5 for connecting the layer 23T to the interlayer is formed.
  • the prepreg layer is not shown in FIG. 2, the prepreg layer 31 has a via hole V2, the prepreg layer 32 has a via hole V4, and the prepreg layer 33 has a via hole V6. Further, via holes V7 are formed in the insulating base materials 13, 12, 11 and the prepreg layers 33, 32, 31, respectively.
  • the conductor pattern is in contact with both surfaces of the outermost prepreg layer among the plurality of prepreg layers 31, 32, 33.
  • the conductor patterns 21T and 22U are in contact with the outermost prepreg layer 31, and the conductor patterns 23T and 24U are in contact with the other outermost prepreg layer 33.
  • the outermost prepreg layers 31, 33 are thicker than the other prepreg layers 32.
  • the manufacturing method of the multilayer substrate 101 of this embodiment is as follows.
  • Conductor pattern forming process For example, for example, a Cu foil is attached to an FR-4 (Flame Retardant Type 4) type insulating base material 11, 12, 13, and 14, and this Cu foil is patterned by photolithography to form conductor patterns.
  • via holes V1, V3, V5, and V7 are formed in the insulating base materials 11, 12, and 13, respectively.
  • via holes V2, V4, V6, V7 are formed in the prepreg layers 31, 32, 33.
  • each process is performed in a collective substrate state including a plurality of element forming portions (manufactured by a large format process). And finally separated into pieces.
  • insulating base materials 11, 12, 13, and 14 are laminated with conductor patterns facing each other through prepreg layers 31, 32, and 33 to form a laminated body.
  • the prepreg layers 31, 32, and 33 are thermosetting adhesives containing, for example, a fluororesin.
  • the relative dielectric constant of the insulating base materials 11, 12, 13, and 14 is 3.0 or more and 4.0 or less, whereas the relative dielectric constant of the prepreg layers 31, 32, and 33 is 2.0 or more and 2.5 or less. And low.
  • the laminated body is heated, for example, in a temperature range of 150 ° C. or higher and lower than 300 ° C., and pressurized at a pressure of 4 MPa or higher and lower than 10 MPa.
  • the thickness of the outermost prepreg layers 31, 33 among the plurality of prepreg layers 31, 32, 33 is made thicker than the thickness of the prepreg layer 32 before the heating and pressurizing step.
  • the thickness of the outermost prepreg layers 31 and 33 does not become thinner than the thickness of the inner prepreg layer 32, and the prepreg layer is not uniform.
  • a multilayer substrate in which adverse effects due to thickness variations are suppressed can be obtained.
  • the thickness dimension of the multilayer substrate becomes large. Moreover, the whole laminated body becomes thick, the fluidity at the time of heating and pressing becomes unnecessarily large, and the variation of the position of the conductor pattern in the laminated body becomes large.
  • the conductor patterns 21Ua and 21Ub formed on the lower surface of the insulating base 11 are terminal electrodes.
  • One rectangular helical coil is constituted by a path of the conductor pattern 23U ⁇ the via hole V5 ⁇ the conductor pattern 23T ⁇ the via hole V6 ⁇ the conductor pattern 24U ⁇ the via hole V7 ⁇ the conductor pattern 21Ua.
  • FIG. 6 is a cross-sectional view of the multilayer substrate according to the comparative example before lamination.
  • 7A and 7B are cross-sectional views of a multilayer substrate according to a comparative example.
  • the thickness dimensions of the prepreg layers 31, 32, 33 before heating and pressing are the same.
  • the outermost prepreg is heated and flowed first, so that the prepreg layer 31 , 33 tends to vary depending on conditions.
  • the conductor patterns are not short-circuited, but in the example shown in FIG. 7B, the conductor pattern 23T and the conductor pattern 24U are short-circuited.
  • the thicknesses of the prepreg layers 31 and 33 as the outermost layers are not thinner than the thickness of the prepreg layer 32, and adverse effects due to uneven thickness variations of the prepreg layer. Can be obtained.
  • the following operational effects can be obtained in addition to the operational effects described above. While it is a helical coil in which the lamination interval between conductor patterns tends to be narrow, that is, with conductor patterns that tend to cause stress concentration at the overlapping part in a plan view of the conductor patterns, short-circuiting between conductor patterns is prevented.
  • the relative dielectric constant of the prepreg layers 31, 32, 33 is smaller than the relative dielectric constant of the insulating base materials 11, 12, 13, 14, the conductor pattern against the variation in the distance between the layers of the conductor pattern due to the thickness variation of the prepreg layer. The change in capacity between them is small. Therefore, a component (multilayer substrate) with little variation in electrical characteristics can be obtained.
  • the thickness dimension of each prepreg layer is easily made uniform, the lamination interval of the conductor patterns becomes uniform, and stable electrical characteristics with little variation in coil inductance and the like can be obtained.
  • Second Embodiment an example in which the configurations of the plurality of insulating base materials and the conductor pattern formed thereon is different from that of the first embodiment is shown.
  • FIG. 4 is a cross-sectional view of the multilayer substrate according to the second embodiment before lamination.
  • FIG. 5 is a cross-sectional view of the multilayer substrate 102 according to the embodiment of the present invention.
  • the multilayer substrate 102 has insulating base materials 11, 12, 13, 14, 15 and prepreg layers 31, 32, 33, 34.
  • Conductive patterns 21Ua and 21Ub are formed on the lower surface of the insulating base 11, and conductive patterns 21T are formed on the upper surface.
  • a conductor pattern 22U is formed on the lower surface of the insulating base 12.
  • a conductor pattern 23U is formed on the lower surface of the insulating base 13, and a conductor pattern 23T is formed on the upper surface.
  • a conductor pattern 24T is formed on the upper surface of the insulating substrate 14.
  • a conductor pattern 25U is formed on the lower surface of the insulating base material 15.
  • the conductor pattern is in contact with both surfaces of the outermost prepreg layers 31, 34 among the plurality of prepreg layers 31, 32, 33, 34.
  • the conductor patterns 21T and 22U are in contact with both surfaces of the outermost prepreg layer 31, and the conductor patterns 24T and 25U are in contact with both surfaces of the other outermost prepreg layer 34.
  • the outermost prepreg layers 31 and 34 are thicker than the other prepreg layers 32 and 33.
  • the multilayer substrate 102 shown in FIG. 5 is manufactured by the [conductor pattern forming step] [lamination step] [heating and pressing step] shown in the first embodiment.
  • the thickness of the outermost prepreg layers 31 and 34 is reduced by the heating and pressurizing step, the thickness of the outermost prepreg layers 31 and 34 is larger than the thickness of the inner prepreg layers 32 and 33 as shown in FIG. A multilayer substrate in which adverse effects due to uneven thickness variation of the prepreg layer are suppressed without being thinned is obtained.
  • the prepreg layers 32 and 33 in which the conductor pattern is in contact only on one side only have to have a thickness required for joining the insulating base materials, and the outermost prepreg layer 31 in which the conductor pattern is in contact on both sides. Compared with 34, it can be made sufficiently thin.
  • V1 to V7 via holes 11, 12, 13, 14, 15 ... insulating base materials 21T, 22U, 22T, 23U, 23T, 24U, 24T, 25U ... conductor patterns 21Ua, 21Ub ... conductor patterns 31, 32, 33, 34 ... Prepreg layers 101, 102 ... multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

４層以上の絶縁基材（１１，１２，１３，１４）に導体パターン（２１Ｔ，２２Ｕ，２２Ｔ，２３Ｕ，２３Ｔ，２４Ｕ）を形成する工程と、絶縁基材を、プリプレグ層（３１，３２，３３）を介して導体パターン同士が対向する状態で積層して積層体を形成する工程と、この積層体を加熱加圧する工程と、を備え、加熱加圧前の状態で、複数のプリプレグ層のうち、最外層のプリプレグ層（３１，３３）の厚みを、それ以外のプリプレグ層（３２）の厚みより厚くしておく。これにより、プリプレグ層の不均一な厚み変動による導体パターン同士の短絡等の悪影響を抑制する。

Description

多層基板およびその製造方法
　本発明は、導体パターンが形成された絶縁基材が積層されて構成される多層基板およびその製造方法に関する。
　プリプレグの硬化物で形成された絶縁層を介して複数種の回路基板が積層された多層プリント配線板が特許文献１に示されている。この特許文献１には、プリプレグから形成される層毎の絶縁層の厚みがほぼ一定な多層プリント配線板を得るために、同一基材で樹脂量の異なる二種類以上のプリプレグを用いること、また、隣接する回路基板の間に介在させるプリプレグに関して、そのプリプレグが接触する回路基板の回路を埋めるために必要な樹脂量を考慮することが示されている。
特開２００１－２１２８２３号公報
　特許文献１に示されているように、回路基板がプリプレグ層を介して積層された多層基板においては、プリプレグ層は回路形成基板（基材）よりも加熱加圧時に変形しやすい。そのため、多層基板製造時の一括積層時のプリプレグ層の厚み変動は制御し難い。
　本発明の発明者等は、上記多層基板製造時の一括積層時に、積層体の表面付近で応力が加わりやすく、積層体の最外層のプリプレグ層が薄くなって、対向する導体パターン間で短絡が発生するおそれがあることを見出した。その例については、発明を実施するための形態の中で比較例として示す。
　本発明の目的は、プリプレグ層の不均一な厚み変動による、導体パターン同士の短絡等の悪影響を抑制した多層基板およびその製造方法を提供することにある。
（１）本発明の多層基板の製造方法は、
　４層以上の絶縁基材に導体パターンを形成する工程と、
　前記絶縁基材を、プリプレグ層を介して前記導体パターン同士が対向する状態で積層して積層体を形成する工程と、
　前記積層体を加熱加圧する工程と、
　を備え、
　前記加熱加圧前の状態で、前記複数のプリプレグ層のうち、最外層のプリプレグ層の厚みを、それ以外のプリプレグ層の厚みより厚くしておくことを特徴とする。
　上記製造方法によれば、積層体の加熱加圧時に最外層のプリプレグ層の厚みが薄くなり過ぎることがなく、導体パターン同士の短絡等が防止される。
（２）本発明の多層基板は、
　４層以上の絶縁基材と、前記絶縁基材に形成された導体パターンと、前記絶縁基材同士の接合層である複数のプリプレグ層と、を有し、
　前記導体パターンは、前記複数のプリプレグ層のうち最外層のプリプレグ層の両面に接する、前記絶縁基材の面に形成されていて、
　前記複数のプリプレグ層のうち、最外層のプリプレグ層の厚みは、それ以外のプリプレグ層の厚みより厚いことを特徴とする。
　上記構成により、最外層のプリプレグ層の厚みが薄くなり過ぎることがなく、導体パターン同士の短絡等が防止される。
（３）前記プリプレグ層の両面に接する前記導体パターンは、例えば前記プリプレグ層を挟んで対向する。この構造の多層基板においては、プリプレグ層の薄層化にともない、導体パターン同士が近接しやすいが、最外層のプリプレグ層の薄層化が効果的に回避されて、導体パターン同士の短絡等が防止される。
（４）前記プリプレグ層に接する前記導体パターンは、例えば前記絶縁基材および前記プリプレグ層の積層方向にコイル軸を有するコイルを構成する。これにより、導体パターン間の積層間隔が狭くなりやすいヘリカル状のコイルでありながら、導体パターン同士の短絡等が防止される。
（５）前記プリプレグ層の比誘電率は前記絶縁基材の比誘電率よりも小さいことが好ましい。このことにより、プリプレグ層の厚み変動によって導体パターンの積層間距離が変動しても、その導体パターンの積層間距離変動に対する、導体パターン間に生じる容量の変化は小さい。そのため、電気的特性のばらつきの少ない部品（多層基板）が得られる。
　本発明によれば、プリプレグ層の不均一な厚み変動による悪影響が抑制された多層基板が得られる。
図１は第１の実施形態に係る多層基板の積層前の断面図である。 図２は、第１の実施形態に係る多層基板の各絶縁基材に形成された導体パターンの平面図である。 図３は第１の実施形態に係る多層基板１０１の断面図である。 図４は第２の実施形態に係る多層基板の積層前の断面図である。 図５は第２の実施形態に係る多層基板１０２の断面図である。 図６は比較例に係る多層基板の積層前の断面図である。 図７（Ａ）、図７（Ｂ）は比較例に係る多層基板の断面図である。
《第１の実施形態》
　図１は第１の実施形態に係る多層基板の積層前の断面図である。図２は、各絶縁基材に形成された導体パターンの平面図である。図３は本実施形態に係る多層基板１０１の断面図である。
　多層基板１０１は、絶縁基材１１，１２，１３，１４と、プリプレグ層３１，３２，３３を有する。絶縁基材１１の下面には導体パターン２１Ｕａ，２１Ｕｂ、上面には導体パターン２１Ｔがそれぞれ形成されている。絶縁基材１２の下面には導体パターン２２Ｕ、上面には導体パターン２２Ｔがそれぞれ形成されている。絶縁基材１３の下面には導体パターン２３Ｕ、上面には導体パターン２３Ｔがそれぞれ形成されている。また、絶縁基材１４の下面には導体パターン２４Ｕが形成されている。
　図２に表れているように、絶縁基材１１には、下面の導体パターン２１Ｕｂと上面の導体パターン２１Ｔとを層間接続するビアホールＶ１が形成されている。また、絶縁基材１２には、下面の導体パターン２２Ｕと上面の導体パターン２２Ｔとを層間接続するビアホールＶ３が形成されていて、絶縁基材１３には、下面の導体パターン２３Ｕと上面の導体パターン２３Ｔとを層間接続するビアホールＶ５が形成されている。
　図２にはプリプレグ層を図示していないが、プリプレグ層３１にはビアホールＶ２、プリプレグ層３２にはビアホールＶ４、プリプレグ層３３にはビアホールＶ６がそれぞれ形成されている。また、絶縁基材１３，１２，１１、プリプレグ層３３，３２，３１にはビアホールＶ７がそれぞれ形成されている。
　図１に表れているように、複数のプリプレグ層３１，３２，３３のうち最外層のプリプレグ層の両面に導体パターンが接する。この例では、最外層のプリプレグ層３１に導体パターン２１Ｔ，２２Ｕが接し、もう一つの最外層のプリプレグ層３３に導体パターン２３Ｔ，２４Ｕが接する。そして、複数のプリプレグ層３１，３２，３３のうち、最外層のプリプレグ層３１，３３の厚みは、それ以外のプリプレグ層３２の厚みより厚い。
　本実施形態の多層基板１０１の製造方法は次のとおりである。
［導体パターン形成工程］
　例えばＦＲ－４（Flame Retardant Type 4）タイプの絶縁基材１１，１２，１３，１４に例えばＣｕ箔を貼付し、このＣｕ箔をフォトリソグラフィによりパターンニングすることで導体パターンをそれぞれ形成する。また、絶縁基材１１，１２，１３にビアホールＶ１，Ｖ３，Ｖ５，Ｖ７を形成する。さらに、プリプレグ層３１，３２，３３にビアホールＶ２，Ｖ４，Ｖ６，Ｖ７を形成する。
　なお、図１、図２、図３では、一単位のコイル部について図示したが、実際には、複数の素子形成部を含む集合基板状態で各工程の処理がなされ（大判プロセスによって製造され）、最後に個片に分離される。
［積層工程］
　図１に示すように、絶縁基材１１，１２，１３，１４を、プリプレグ層３１，３２，３３を介して導体パターン同士が対向する状態で積層して積層体を形成する。プリプレグ層３１，３２，３３は例えばフッ素樹脂を含む熱硬化性接着剤である。絶縁基材１１，１２，１３，１４の比誘電率が３．０以上４．０以下であるのに対し、プリプレグ層３１，３２，３３の比誘電率は２．０以上２．５以下、と低い。
［加熱加圧工程］
　上記積層体を、例えば１５０℃以上３００℃未満の温度範囲で加熱し、４ＭＰａ以上１０ＭＰａ未満の圧力で加圧する。
　上記加熱加圧工程前の状態で、複数のプリプレグ層３１，３２，３３のうち、最外層のプリプレグ層３１，３３の厚みを、プリプレグ層３２の厚みより厚くしておく。このことにより、上記加熱加圧工程の後、図３に示すように、最外層のプリプレグ層３１，３３の厚みは、内層のプリプレグ層３２の厚みより薄くなることがなく、プリプレグ層の不均一な厚み変動による悪影響が抑制された多層基板が得られる。
　仮に、全てのプリプレグ層を予め厚くしておくと、多層基板の厚み寸法が大きくなってしまう。また、積層体全体が厚くなり、加熱加圧時の流動性が不必要に大きくなって、積層体内における導体パターンの位置のばらつきが大きくなってしまう。
　上記絶縁基材１１の下面に形成された導体パターン２１Ｕａ，２１Ｕｂは端子電極であり、導体パターン２１Ｕｂ→ビアホールＶ１→導体パターン２１Ｔ→ビアホールＶ２→導体パターン２２Ｕ→ビアホールＶ３→導体パターン２２Ｔ→ビアホールＶ４→導体パターン２３Ｕ→ビアホールＶ５→導体パターン２３Ｔ→ビアホールＶ６→導体パターン２４Ｕ→ビアホールＶ７→導体パターン２１Ｕａの経路で１つの矩形ヘリカル状コイルが構成されている。
　ここで、比較例の多層基板について、図６、図７（Ａ）、図７（Ｂ）を参照して示す。図６は比較例に係る多層基板の積層前の断面図である。図７（Ａ）、図７（Ｂ）は比較例に係る多層基板の断面図である。図１に示した本実施形態の多層基板とは異なり、加熱加圧前のプリプレグ層３１，３２，３３の厚み寸法は等しい。図６に示した絶縁基材１１，１２，１３，１４およびプリプレグ層３１，３２，３３を積層し、加熱加圧したとき、特に最外層のプリプレグが先に加熱され流動するので、プリプレグ層３１，３３の厚み寸法は条件によって変動しやすい。図７（Ａ）に示す例では導体パターン同士の短絡は生じていないが、図７（Ｂ）に示す例では、導体パターン２３Ｔと導体パターン２４Ｕとが短絡している。
　このように、従来の多層基板およびその製造方法では、プリプレグ層の不均一な厚み変動によって、導体パターン間の積層方向の間隔がばらつきやすく、導体パターン同士の短絡等が生じるおそれがある。これに対し、本実施形態によれば、既に示したとおり、最外層のプリプレグ層３１，３３の厚みは、プリプレグ層３２の厚みより薄くなることがなく、プリプレグ層の不均一な厚み変動による悪影響が抑制された多層基板が得られる。
　本実施形態によれば、上記作用効果以外に次のような作用効果を奏する。導体パターン間の積層間隔が狭くなりやすいヘリカル状のコイルでありながら、すなわち、導体パターンの平面視での重なり部に応力集中が起こりやすい導体パターンを備えながら、導体パターン同士の短絡等が防止される。また、プリプレグ層３１，３２，３３の比誘電率は絶縁基材１１，１２，１３，１４の比誘電率よりも小さいので、プリプレグ層の厚み変動による導体パターンの積層間距離変動に対する、導体パターン間に生じる容量の変化は小さい。そのため、電気的特性のばらつきの少ない部品（多層基板）が得られる。また、各プリプレグ層の厚み寸法が均一化されやすく、導体パターンの積層間隔が均等になって、コイルのインダクタンス等のばらつきの少ない、安定した電気的特性が得られる。
《第２の実施形態》
　第２の実施形態では、複数の絶縁基材と、それらに形成される導体パターンの構成が第１の実施形態とは異なる例を示す。
　図４は第２の実施形態に係る多層基板の積層前の断面図である。図５は本発明の実施形態に係る多層基板１０２の断面図である。
　多層基板１０２は、絶縁基材１１，１２，１３，１４，１５と、プリプレグ層３１，３２，３３，３４を有する。絶縁基材１１の下面には導体パターン２１Ｕａ，２１Ｕｂ、上面には導体パターン２１Ｔがそれぞれ形成されている。絶縁基材１２の下面には導体パターン２２Ｕが形成されている。絶縁基材１３の下面には導体パターン２３Ｕ、上面には導体パターン２３Ｔがそれぞれ形成されている。絶縁基材１４の上面には導体パターン２４Ｔが形成されている。また、絶縁基材１５の下面には導体パターン２５Ｕが形成されている。
　図５に表れているように、複数のプリプレグ層３１，３２，３３，３４のうち最外層のプリプレグ層３１，３４の両面に導体パターンが接する。この例では、最外層のプリプレグ層３１の両面に導体パターン２１Ｔ，２２Ｕが接し、もう一つの最外層のプリプレグ層３４の両面に導体パターン２４Ｔ，２５Ｕが接する。そして、複数のプリプレグ層３１，３２，３３，３４のうち、最外層のプリプレグ層３１，３４の厚みは、それ以外のプリプレグ層３２，３３の厚みより厚い。
　本実施形態の場合も、第１の実施形態で示した［導体パターン形成工程］［積層工程］［加熱加圧工程］によって、図５に示した多層基板１０２が製造される。
　上記加熱加圧工程によって最外層のプリプレグ層３１，３４の厚みは薄くなるが、図５に示すように、最外層のプリプレグ層３１，３４の厚みは、内層のプリプレグ層３２，３３の厚みより薄くなることがなく、プリプレグ層の不均一な厚み変動による悪影響が抑制された多層基板が得られる。
　なお、本実施形態のように、片面にのみ導体パターンが接するプリプレグ層３２，３３は絶縁基材同士の接合に要する厚さがあればよく、両面に導体パターンが接する最外層のプリプレグ層３１，３４に比べて充分に薄くできる。
　最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
Ｖ１～Ｖ７…ビアホール
１１，１２，１３，１４，１５…絶縁基材
２１Ｔ，２２Ｕ，２２Ｔ，２３Ｕ，２３Ｔ，２４Ｕ，２４Ｔ，２５Ｕ…導体パターン
２１Ｕａ，２１Ｕｂ…導体パターン
３１，３２，３３，３４…プリプレグ層
１０１，１０２…多層基板

Claims (5)

  1. 　４層以上の絶縁基材に導体パターンを形成する工程と、
    　前記絶縁基材を、プリプレグ層を介して前記導体パターン同士が対向する状態で積層して積層体を形成する工程と、
    　前記積層体を加熱加圧する工程と、
    　を備え、
    　前記加熱加圧前の状態で、前記複数のプリプレグ層のうち、最外層のプリプレグ層の厚みを、それ以外のプリプレグ層の厚みより厚くしておくことを特徴とする多層基板の製造方法。
  2. 　４層以上の絶縁基材と、前記絶縁基材に形成された導体パターンと、前記絶縁基材同士の接合層である複数のプリプレグ層と、を有し、
    　前記導体パターンは、前記複数のプリプレグ層のうち最外層のプリプレグ層の両面に接する、前記絶縁基材の面に形成されていて、
    　前記複数のプリプレグ層のうち、最外層のプリプレグ層の厚みは、それ以外のプリプレグ層の厚みより厚いことを特徴とする多層基板。
  3. 　前記プリプレグ層の両面に接する前記導体パターンは、前記プリプレグ層を挟んで対向する、請求項２に記載の多層基板。
  4. 　前記プリプレグ層に接する前記導体パターンは、前記絶縁基材および前記プリプレグ層の積層方向にコイル軸を有するコイルを構成する、請求項２または３に記載の多層基板。
  5. 　前記プリプレグ層の比誘電率は前記絶縁基材の比誘電率よりも小さい、請求項２から４のいずれかに記載の多層基板。
PCT/JP2017/028207 2016-08-18 2017-08-03 多層基板およびその製造方法 WO2018034162A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201790001030.1U CN209914236U (zh) 2016-08-18 2017-08-03 多层基板
JP2018534338A JP6648832B2 (ja) 2016-08-18 2017-08-03 多層基板およびその製造方法
US16/257,148 US11523521B2 (en) 2016-08-18 2019-01-25 Multilayer board and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-160591 2016-08-18
JP2016160591 2016-08-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/257,148 Continuation US11523521B2 (en) 2016-08-18 2019-01-25 Multilayer board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2018034162A1 true WO2018034162A1 (ja) 2018-02-22

Family

ID=61197191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/028207 WO2018034162A1 (ja) 2016-08-18 2017-08-03 多層基板およびその製造方法

Country Status (4)

Country Link
US (1) US11523521B2 (ja)
JP (1) JP6648832B2 (ja)
CN (1) CN209914236U (ja)
WO (1) WO2018034162A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11799149B2 (en) 2020-08-26 2023-10-24 GM Global Technology Operations LLC Energy storage assembly
CN114440051A (zh) * 2020-11-04 2022-05-06 中国石油化工股份有限公司 一种玻璃钢管的电热修复方法
US11581618B2 (en) 2020-11-18 2023-02-14 GM Global Technology Operations LLC Thermomechanical fuses for heat propagation mitigation of electrochemical devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832235A (ja) * 1994-07-15 1996-02-02 Toshiba Chem Corp 多層プリント配線板の製造方法
JPH09181447A (ja) * 1995-12-22 1997-07-11 Matsushita Electric Works Ltd 多層積層板の製造方法
JP2004087639A (ja) * 2002-08-26 2004-03-18 Hitachi Ltd 低誘電正接絶縁材料を用いた高周波用電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129448A (ja) * 1995-10-30 1997-05-16 Toshiba Corp インダクタおよびその製造方法
JP2001212823A (ja) 2000-01-31 2001-08-07 Matsushita Electric Works Ltd 多層プリント配線板及びその製造方法並びに積層板の製造方法
JP2001250722A (ja) * 2000-03-07 2001-09-14 Tdk Corp 高周波コイル
JP2002134320A (ja) * 2000-10-24 2002-05-10 Tdk Corp 高信頼性高ｑ高周波コイル
JP2002217035A (ja) * 2001-01-18 2002-08-02 Tdk Corp 積層電子部品
US8787030B2 (en) 2008-10-30 2014-07-22 Sumitomo Electric Industries, Ltd. Multilayer circuit board with resin bases and separators
WO2012124421A1 (ja) 2011-03-14 2012-09-20 株式会社村田製作所 フレキシブル多層基板
WO2013146568A1 (ja) * 2012-03-27 2013-10-03 株式会社村田製作所 電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832235A (ja) * 1994-07-15 1996-02-02 Toshiba Chem Corp 多層プリント配線板の製造方法
JPH09181447A (ja) * 1995-12-22 1997-07-11 Matsushita Electric Works Ltd 多層積層板の製造方法
JP2004087639A (ja) * 2002-08-26 2004-03-18 Hitachi Ltd 低誘電正接絶縁材料を用いた高周波用電子部品

Also Published As

Publication number Publication date
JP6648832B2 (ja) 2020-02-14
US20190159347A1 (en) 2019-05-23
CN209914236U (zh) 2020-01-07
US11523521B2 (en) 2022-12-06
JPWO2018034162A1 (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
JP2015201606A (ja) 多層基板の製造方法および多層基板
JP2012079994A (ja) 部品内蔵プリント配線板およびその製造方法
WO2018034162A1 (ja) 多層基板およびその製造方法
US10477704B2 (en) Multilayer board and electronic device
US11456108B2 (en) Multilayer board and manufacturing method thereof
JP6263167B2 (ja) 多層基板および多層基板の製造方法
US20170042033A1 (en) Component built-in multilayer board
US11688553B2 (en) Multilayer coil and method for manufacturing the same
WO2021025025A1 (ja) 樹脂多層基板および樹脂多層基板の製造方法
JP2006261586A (ja) コイル部品の製造方法
CN210157483U (zh) 多层基板
US10231342B2 (en) Component built-in substrate
WO2021025024A1 (ja) 多層基板及び多層基板の製造方法
JP2020088197A (ja) 樹脂多層基板および電子機器
KR102016940B1 (ko) 다이얼 스위치용 인쇄회로기판의 제조방법
KR102016948B1 (ko) 다이얼 스위치용 인쇄회로기판의 제조방법
KR102016947B1 (ko) 다이얼 스위치용 인쇄회로기판의 제조방법
JP5585035B2 (ja) 回路基板の製造方法
KR102016943B1 (ko) 다이얼 스위치용 인쇄회로기판의 제조방법
KR102016946B1 (ko) 다이얼 스위치용 인쇄회로기판의 제조방법
KR102008380B1 (ko) 다이얼 스위치용 인쇄회로기판의 제조방법
JP3934826B2 (ja) 多層配線板の製造方法
KR20090053198A (ko) 인쇄회로기판 및 그 제조방법
KR20080024627A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2014049623A (ja) 樹脂多層基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018534338

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17841389

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17841389

Country of ref document: EP

Kind code of ref document: A1