CN113692143B - 具有内埋元件的线路板的制作方法 - Google Patents

具有内埋元件的线路板的制作方法 Download PDF

Info

Publication number
CN113692143B
CN113692143B CN202010427275.9A CN202010427275A CN113692143B CN 113692143 B CN113692143 B CN 113692143B CN 202010427275 A CN202010427275 A CN 202010427275A CN 113692143 B CN113692143 B CN 113692143B
Authority
CN
China
Prior art keywords
layer
conductive
circuit board
copper foil
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010427275.9A
Other languages
English (en)
Other versions
CN113692143A (zh
Inventor
钟浩文
杨成艺
张鹏
李彪
侯宁
何明展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010427275.9A priority Critical patent/CN113692143B/zh
Publication of CN113692143A publication Critical patent/CN113692143A/zh
Application granted granted Critical
Publication of CN113692143B publication Critical patent/CN113692143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种具有内埋元件的线路板的制作方法，包括以下步骤：提供第一线路板，所述第一线路板包括第一基层以及形成于所述第一基层相对两侧的第一铜箔层以及第一导电线路层，所述第一导电线路层包括焊垫；在所述焊垫上电性连接电子元件；在所述第一铜箔层中开设至少一第一盲孔，所述第一盲孔贯穿所述第一铜箔层和所述第一基层，所述第一盲孔的底部对应所述焊垫；以及在所述第一铜箔层上镀铜以形成第一镀铜层，并蚀刻所述第一铜箔层和所述第一镀铜层以得到第四导电线路层，从而得到所述具有内埋元件的线路板。本发明提供的所述具有内埋元件的线路板的制作方法能够内埋尺寸较小的电子元件。

Description

具有内埋元件的线路板的制作方法
技术领域
本发明涉及线路板制作技术领域，尤其涉及一种具有内埋元件的线路板的制作方法。
背景技术
近年来，随着电子设备向小型化方向发展，要求电子设备中的线路板及整个模组进行小型化。因此，在优化线路板设计提升线路板布线密度的同时，在线路板内部埋设电路元器件来最大化利用线路板的内部空间，进一步实现线路板的小型化。目前，在元器件的内埋方案中，为避免因元器件体积过大而占过多线路板布线空间，往往会采用0201、01005(英制)或更小尺寸的元器件。
通常，线路板需要激光打孔并填充导电材料，从而使元器件的导电端子与线路板的电路层之间电导通，然而，对于尺寸较小的元器件，其导电端子尺寸无法满足激光打孔的精度要求，造成无法进行内埋。
发明内容
有鉴于此，本发明提供一种具有内埋元件的线路板的制作方法，该方法能够内埋尺寸较小的电子元件。
本发明提供一种具有内埋元件的线路板的制作方法，包括以下步骤：
提供第一线路板，所述第一线路板包括第一基层以及形成于所述第一基层相对两侧的第一铜箔层以及第一导电线路层，所述第一导电线路层包括焊垫；
在所述焊垫上电性连接电子元件；
提供第一胶粘层和第二胶粘层，所述第一胶粘层中开设有第一开口；
提供第二线路板，所述第二线路板包括第二基层以及形成于所述第二基层相对两侧的第二导电线路层以及第三导电线路层，所述第二线路板中开设有第二开口；
依次层叠并压合所述第一线路板、所述第一胶粘层、所述第二线路板以及所述第二胶粘层，使所述第一开口与所述第二开口相对并配合形成一收容槽，所述电子元件收容于所述收容槽内；
在所述第一铜箔层中开设至少一第一盲孔，所述第一盲孔贯穿所述第一铜箔层和所述第一基层，所述第一盲孔的底部对应所述焊垫；以及
在所述第一铜箔层上镀铜以形成第一镀铜层，并蚀刻所述第一铜箔层和所述第一镀铜层以得到第四导电线路层，部分所述第一镀铜层填充于所述第一盲孔中以形成第一导电部，所述第一导电部用于电性连接所述第四导电线路层与所述焊垫，从而得到所述具有内埋元件的线路板。
本发明通过在所述焊垫上电性连接所述电子元件，并在外侧铜箔层对应所述焊垫的位置上打孔以导通所述焊垫和外侧线路层，从而使电子元件与外侧线路层电性连接。因此对于尺寸较小的电子元件，通过导通焊垫的方式可以解决激光打孔精度对电子元件导电端子的限制，从而实现了尺寸较小的所述电子元件的内埋。
附图说明
图1是本发明较佳实施例提供的第一线路板的结构示意图。
图2是在图1所示的焊垫上贴合电子元件后的结构示意图。
图3是本发明较佳实施例提供的第一胶粘层、第二线路板、第二胶粘层以及第二铜箔层的结构示意图。
图4是将图2所示的第一线路板以及将图3所示的第一胶粘层、第二线路板、第二胶粘层和第二铜箔层依次层叠，并在第二胶粘层上设置胶体后的结构示意图。
图5是将图4所示的第一线路板、第一胶粘层、第二线路板、第二胶粘层和第二铜箔层压合后的结构示意图。
图6是在图5所示的第一铜箔层以及第二铜箔层上镀铜并蚀刻后的结构示意图。
图7是在图6所示的第四导电线路层以及所述第五导电线路层上形成第一防焊层以及第二防焊层后得到的具有内埋元件的线路板的结构示意图。
主要元件符号说明
具有内埋元件的线路板 100
第一线路板 10
第一基层 101
第一铜箔层 102
第一导电线路层 103
第四导电线路层 104
焊垫 11
第一导电部 12
第三导电部 13
电子元件 20
电极 201
导电膏 21
第一胶粘层 30
第一开口 31
第二线路板 40
第二基层 401
第二导电线路层 402
第三导电线路层 403
第二开口 41
第四导电部 42
收容槽 43
第二胶粘层 50
第二铜箔层 60
第五导电线路层 61
胶体 70
第一防焊层 80
第二防焊层 81
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
为能进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。
本发明较佳实施例提供一种具有内埋元件的线路板的制作方法，包括如下步骤：
步骤S11，请参阅图1，提供第一线路板10。
在本实施方式中，所述第一线路板10包括第一基层101以及形成于所述第一基层101相对两侧的第一铜箔层102以及第一导电线路层103。所述第一导电线路层103包括至少一焊垫11。
所述第一基层101的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第一基层101的材质为聚酰亚胺。
当然，在其它实施方式中，所述第一线路板10中导电线路层的数量可以根据实际情况进行变更。在本实施方式中，所述第一线路板10的厚度为30-50um。
步骤S12，请参阅图2，在所述焊垫11上贴合电子元件20，并使所述电子元件20与所述焊垫11电性连接。
具体地，在所述焊垫11上形成导电膏21，所述电子元件20通过所述导电膏21与所述焊垫11电性连接。所述电子元件20可以为主动元件或被动元件。在本实施方式中，所述电子元件为电容。所述电子元件20包括设置于相对两端的两个电极201，且两个电极201分别通过所述导电膏21与所述焊垫11电性连接。优选地，所述电子元件20的规格为0201/01005(英制)或更小，所述电子元件20的厚度小于0.30mm。
所述导电膏21可为铜膏或锡膏等。在本实施方式中，所述导电膏21为锡膏。定义所述导电膏21的厚度为a，其中，所述导电膏的厚度a为5-30um。其中，所述导电膏21还可用于固定所述电子元件20。
步骤S13，请参阅图3，提供第一胶粘层30，所述第一胶粘层30中开设有第一开口31。
所述第一胶粘层30的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第一胶粘层30的材质为聚丙烯。
在本实施方式中，所述第一胶粘层30的厚度为20-50um。其中，所述第一开口31可通过模切或者UV切割形成。
步骤S14，提供第二线路板40，所述第二线路板40包括第二基层401以及形成于所述第二基层401相对两侧的第二导电线路层402以及第三导电线路层403。
所述第二基层401的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第二基层401的材质为聚酰亚胺。
所述第二线路板40中开设有第二开口41，所述第二开口41贯穿所述第二导电线路层402、所述第二基层401以及所述第三导电线路层403。其中，所述第二开口41可通过模切或者UV切割形成。
所述第二线路板40中设有第四导电部42，所述第四导电部42用于电性连接所述第二导电线路层402与所述第三导电线路层403。其中，所述第四导电部42的材质为金属铜。
当然，在其它实施方式中，所述第二线路板40中导电线路层的数量可以根据实际情况进行变更。优选地，所述第二线路板40中导电线路层的数量为2-8层。对应地，后续内埋的所述电子元件20的厚度为0.06-0.28mm。
步骤S15，提供第二胶粘层50以及第二铜箔层60。
所述第二胶粘层50的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第二胶粘层50的材质为聚丙烯。在其他实施方式中，所述第二胶粘层50的材质还可为聚丙烯与其他材料的组合。
在本实施方式中，所述第二胶粘层50的厚度为50-100um。
步骤S16，请参阅图4，贴合所述第二线路板40与所述第二胶粘层50，并在所述第二胶粘层50上设置胶体70，使所述胶体70收容于所述第二开口41中。
所述胶体70在受到热压力时可流动，进而可填充间隙(后续有详细说明)。所述胶体70可为粘稠状材料，也可为半固化状材料。优选地，所述胶体70为环氧树脂类。在本实施方式中，所述胶体70为热固型胶体。
贴合所述第二线路板40与所述第二胶粘层50，可防止在所述胶体70在后续受热压时渗透到所述第二线路板40与所述第二胶粘层50之间的界面。定义所述胶体70到所述第二开口41边缘的距离为f，其中，距离f为0.1-0.3mm。
所述胶体70与所述第一胶粘层30以及所述第二胶粘层50的玻璃态转化温度(Tg)相差越小越好，两者材料在1.0～3.0℃/min升温受热时在120～160℃内具有较低的粘度值，最小粘度值一般为150～650Pa·s，在受压力作用时具有良好的流动性。
所述胶体70与所述第一胶粘层30以及所述第二胶粘层50的热膨胀系数(CTE)相差越小越好，以保证两者材料尺寸的稳定性，当Alpha 1时(即温度小于Tg)，CTE为20～50ppm/℃；当Alpha 2时(即温度大于Tg)，CTE为120～240ppm/℃。
优选地，所述胶体70的体积大致为1.0-1.5倍间隙体积。其中，间隙体积见后面说明。
当所述电子元件20的规格为01005(英制)或体积更小时，可依靠所述第一胶粘层30以及所述第二胶粘层50本身的胶量对后续内埋区的间隙进行填充，而无需额外设置所述胶体70。即，步骤S16可以省略。
步骤S17，请参阅图4及图5，依次层叠并压合所述第一线路板10、所述第一胶粘层30、所述第二线路板40、所述第二胶粘层50以及所述第二铜箔层60，使所述第一开口31与所述第二开口41相对并配合形成一收容槽43，所述胶体70以及所述电子元件20均收容于所述收容槽43内。
其中，所述第一线路板10、所述第一胶粘层30层叠于所述第二线路板40一侧，得到一中间体(图未标)。
其中，所述电子元件20的体积小于所述收容槽43的体积，从而使得所述电子元件20与所述收容槽43之间存在间隙(图未示)，在压合过程中，所述第一胶粘层30、所述第二胶粘层50以及所述胶体70受热压而流动，进而填充所述间隙。
定义所述电子元件20到所述第二铜箔层60的距离为b，其中，距离b为20-80um。定义所述第二导电线路层402以及所述第三导电线路层403边缘到所述收容槽43的距离为c，其中，距离c为50-150um。定义所述电子元件20到所述收容槽43边缘的距离为d及e，其中，距离d及e为50-150um。
其中，所述间隙的体积为所述收容槽43的体积减去所述电子元件20的体积。
步骤S18，请参阅图6，在所述第一铜箔层102中开设至少一第一盲孔(图未示)以及第三盲孔(图未示)，在所述第二铜箔层60中开设至少一第二盲孔(图未示)。
其中，所述第一盲孔贯穿所述第一铜箔层102和所述第一基层101，所述第一盲孔的底部对应所述焊垫11。其中，所述焊垫11有多种类型，对于不同尺寸的所述电子元件20，所述第一盲孔的底部可对应不同类型的所述焊垫11。对于01005(英制)或更小尺寸的所述电子元件20，所述第一盲孔的位置可与所述电极201的位置交错设置(即所述第一盲孔与所述电极201的位置可不在同一直线上)，以避免在开设所述第一盲孔时损坏所述电极201。
所述第三盲孔贯穿所述第一铜箔层102、所述第一基层101、所述第一导电线路层103以及所述第一胶粘层30，所述第三盲孔的底部对应所述第二导电线路层402。所述第二盲孔贯穿所述第二铜箔层60和所述第二胶粘层50，所述第二盲孔的底部对应所述第三导电线路层403。
在本实施方式中，所述第一盲孔、所述第二盲孔以及所述第三盲孔均可通过激光打孔的方式形成。
步骤S19，在所述第一铜箔层102上镀铜以形成第一镀铜层(图未标)，并蚀刻所述第一铜箔层102和所述第一镀铜层以得到第四导电线路层104，在所述第二铜箔层60上镀铜以形成第二镀铜层(图未标)，并蚀刻所述第二铜箔层60和所述第二镀铜层以得到第五导电线路层61。
在镀铜过程中，部分所述第一镀铜层填充于所述第一盲孔与所述第三盲孔中以分别形成第一导电部12和第三导电部13，部分所述第二镀铜层填充于所述第二盲孔中以形成第二导电部62。其中，所述第一导电部12用于电性连接所述第四导电线路层104与所述焊垫11，所述第三导电部13用于电性连接所述第四导电线路层104与所述第二导电线路层402，所述第二导电部62用于电性连接所述第五导电线路层61与所述第三导电线路层403。其中，所述第一导电部12的位置可与所述电极201的位置交错设置。可以理解的，在形成所述第四导电线路层104以及所述第五导电线路层61之后，还可采用增层法分别在所述第四导电线路层104以及所述第五导电线路层61上形成更多的导电线路层。优选地，可分别在所述第四导电线路层104以及所述第五导电线路层61上再增层2-8层导电线路层。
步骤S20，请参阅图7，分别在所述第四导电线路层104以及所述第五导电线路层61上形成第一防焊层80以及第二防焊层81，从而得到所述具有内埋元件的线路板100。
其中，所述第一防焊层80用于保护所述第四导电线路层104，所述第二防焊层81用于保护所述第五导电线路层61。所述第一防焊层80以及所述第二防焊层81的材质均可为防焊油墨，如绿油。
本发明通过在所述焊垫11上电性连接所述电子元件20，并在外侧铜箔层对应所述焊垫11的位置上打孔以导通所述焊垫11和外侧线路层，从而使所述电子元件20与外侧线路层电性连接。因此对于尺寸较小的电子元件，通过导通焊垫的方式可以解决激光打孔精度对电子元件导电端子的限制，从而实现了尺寸较小的电子元件的内埋。
以上说明仅仅是对本发明一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说，根据本发明的技术构思做出的其他变形和改变，都应该属于本发明的保护范围。

Claims (7)

1.一种具有内埋元件的线路板的制作方法，其特征在于，包括以下步骤：
提供第一线路板，所述第一线路板包括第一基层以及形成于所述第一基层相对两侧的第一铜箔层以及第一导电线路层，所述第一导电线路层包括焊垫；
在所述焊垫上电性连接电子元件，所述电子元件包括设置于相对两端的两个电极，两个所述电极与所述焊垫电性连接；
提供第一胶粘层和第二胶粘层，所述第一胶粘层中开设有第一开口；
提供第二线路板，所述第二线路板包括第二基层以及形成于所述第二基层相对两侧的第二导电线路层以及第三导电线路层，所述第二线路板中开设有第二开口；
贴合所述第二线路板与所述第二胶粘层，并在所述第二胶粘层上设置胶体，使所述胶体收容于所述第二开口中，将所述第一线路板、所述第一胶粘层层叠于所述第二线路板一侧，得到一中间体，使所述第一开口与所述第二开口相对并配合形成一收容槽，所述电子元件收容于所述收容槽内；
压合所述中间体，使得所述胶体填充于所述电子元件与所述收容槽之间的间隙中；
在所述第一铜箔层中开设至少一第一盲孔，所述第一盲孔贯穿所述第一铜箔层和所述第一基层，所述第一盲孔的底部对应所述焊垫，所述第一盲孔的位置与所述电极的位置交错设置；以及
在所述第一铜箔层上镀铜以形成第一镀铜层，并蚀刻所述第一铜箔层和所述第一镀铜层以得到第四导电线路层，部分所述第一镀铜层填充于所述第一盲孔中以形成第一导电部，所述第一导电部用于电性连接所述第四导电线路层与所述焊垫，从而得到所述具有内埋元件的线路板。
2.如权利要求1所述的具有内埋元件的线路板的制作方法，其特征在于，在依次层叠所述第一线路板、所述第一胶粘层、所述第二线路板以及所述第二胶粘层之前，还包括：
提供第二铜箔层，将所述第二铜箔层设置于所述第二胶粘层远离所述第二线路板的一侧。
3.如权利要求2所述的具有内埋元件的线路板的制作方法，其特征在于，还包括：
在所述第二铜箔层中开设第二盲孔，所述第二盲孔贯穿所述第二铜箔层和所述第二胶粘层，所述第二盲孔的底部对应所述第三导电线路层；以及
在所述第二铜箔层上镀铜以形成第二镀铜层，并蚀刻所述第二铜箔层和所述第二镀铜层以得到第五导电线路层，部分所述第二镀铜层填充于所述第二盲孔中以形成第二导电部，所述第二导电部用于电性连接所述第五导电线路层与所述第三导电线路层。
4.如权利要求3所述的具有内埋元件的线路板的制作方法，其特征在于，还包括：
在所述第一铜箔层中开设第三盲孔，所述第三盲孔贯穿所述第一铜箔层、所述第一基层、所述第一导电线路层以及所述第一胶粘层，所述第三盲孔的底部对应所述第二导电线路层；
其中，部分所述第一镀铜层还填充于所述第三盲孔中以形成第三导电部，所述第三导电部用于电性连接所述第四导电线路层与所述第二导电线路层。
5.如权利要求4所述的具有内埋元件的线路板的制作方法，其特征在于，还包括：
在所述第四导电线路层上形成第一防焊层；以及
在所述第五导电线路层上形成第二防焊层。
6.如权利要求1所述的具有内埋元件的线路板的制作方法，其特征在于，在所述焊垫上贴合所述电子元件之前，还包括：
在所述焊垫上形成导电膏，所述电子元件通过所述导电膏与所述焊垫电性连接。
7.如权利要求1所述的具有内埋元件的线路板的制作方法，其特征在于，所述电子元件的厚度小于0.30mm。
CN202010427275.9A 2020-05-19 2020-05-19 具有内埋元件的线路板的制作方法 Active CN113692143B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010427275.9A CN113692143B (zh) 2020-05-19 2020-05-19 具有内埋元件的线路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010427275.9A CN113692143B (zh) 2020-05-19 2020-05-19 具有内埋元件的线路板的制作方法

Publications (2)

Publication Number Publication Date
CN113692143A CN113692143A (zh) 2021-11-23
CN113692143B true CN113692143B (zh) 2023-01-17

Family

ID=78575996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010427275.9A Active CN113692143B (zh) 2020-05-19 2020-05-19 具有内埋元件的线路板的制作方法

Country Status (1)

Country Link
CN (1) CN113692143B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254885A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
KR20110131041A (ko) * 2010-05-28 2011-12-06 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816647B2 (ja) * 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
CN103796445A (zh) * 2012-11-02 2014-05-14 宏启胜精密电子(秦皇岛)有限公司 具有内埋元件的电路板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254885A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
KR20110131041A (ko) * 2010-05-28 2011-12-06 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN113692143A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US20110019370A1 (en) Flexible circuit module
CN103906372A (zh) 具有内埋元件的电路板及其制作方法
JP2009081423A (ja) 電子部品内蔵型多層基板およびその製造方法
CN213547921U (zh) 一种电路板
CN103493610A (zh) 刚性柔性基板及其制造方法
US8867225B2 (en) Wiring board
CN112638063B (zh) 防水线路板及其制作方法
CN102789991A (zh) 封装结构及其制作方法
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
CN111200907B (zh) 无撕膜内埋式电路板及其制作方法
CN109427731A (zh) 电路基板
CN111527798A (zh) 内埋式电路板及其制作方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
CN112770495B (zh) 全向内埋模组及制作方法、封装结构及制作方法
JPWO2009037833A1 (ja) 立体プリント配線板およびその製造方法ならびに電子部品モジュール
JPH11232415A (ja) Ｉｃカードとその製造法
JP2012094800A (ja) 半導体記憶装置およびその製造方法
CN113692143B (zh) 具有内埋元件的线路板的制作方法
CN110600461B (zh) 封装结构及电子设备
US11430737B2 (en) Flexible printed circuit board with embedded electronic element
CN103687333B (zh) 电路元器件内置基板的制造方法
KR20120017564A (ko) 메모리 카드 및 그 제조방법
WO2013129154A1 (ja) 部品内蔵基板の製造方法
CN112543546B (zh) 具有散热结构的线路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant