CN102422729A - 电路基板及其制造方法 - Google Patents

电路基板及其制造方法 Download PDF

Info

Publication number
CN102422729A
CN102422729A CN2010800214829A CN201080021482A CN102422729A CN 102422729 A CN102422729 A CN 102422729A CN 2010800214829 A CN2010800214829 A CN 2010800214829A CN 201080021482 A CN201080021482 A CN 201080021482A CN 102422729 A CN102422729 A CN 102422729A
Authority
CN
China
Prior art keywords
outer electrode
insulator layer
circuit substrate
inner conductor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800214829A
Other languages
English (en)
Other versions
CN102422729B (zh
Inventor
加藤登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43084908&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102422729(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102422729A publication Critical patent/CN102422729A/zh
Application granted granted Critical
Publication of CN102422729B publication Critical patent/CN102422729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种能够抑制电子元器件从电路基板脱落的电路基板及其制造方法。层叠体(11)通过层叠由可挠性材料制成的多个绝缘体层(16)而构成。外部电极(12)设置在层叠体(11)的上表面，且安装电子元器件。外部电极(14)设置在层叠体(11)的下表面，且安装于布线基板。内部导体(20)设置在相邻的两个绝缘体层(16g、16h)之间，且与绝缘体层(16g)固接，同时与绝缘体层(16h)不固接。内部导体(20)设置成横穿将位于最靠近外部电极(14b、14e)的外部电极(12a、12c)和该外部电极(14b、14e)进行连接而得到的区域(A2、A5)。

Description

电路基板及其制造方法
技术领域
本发明涉及一种电路基板及其制造方法，更特别而言，涉及一种安装电子元器件的电路基板及其制造方法。
背景技术
作为现有的一般的电路基板，已知有层叠陶瓷层而成的电路基板。图11是表示在印刷布线基板600上安装有现有的电路基板500的情况的图。此外，在电路基板500上安装有电子元器件700。
如图11所示，电路基板500由主体501和外部电极502、503构成。主体501通过层叠陶瓷层而构成，为硬质基板。外部电极502、503分别设置在主体501的上表面和下表面。
另外，印刷布线基板600例如为装载于移动电话等电子设备的母板，如图11所示，包括主体601和外部电极602。主体601是由树脂等制成的硬质基板。外部电极602设置在主体601的上表面。
此外，电子元器件700例如为半导体集成电路，包括主体701和外部电极702。主体701为半导体基板。外部电极702设置在主体701的下表面。
如图11所示，电路基板500安装在印刷布线基板600上。具体而言，通过利用焊料将外部电极502和外部电极602进行连接，从而安装电路基板500。
如图11所示，电子元器件700安装在电路基板500上。具体而言，通过利用焊料将外部电极503和外部电极702进行连接，从而安装电子元器件700。如上所述的电路基板500、印刷布线基板600、及电子元器件700装载于移动电话等电子设备。
然而，现有的电路基板500存在可能会从印刷布线基板600脱落的问题。更详细而言，存在如下情况：因装载有电路基板500和印刷布线基板600的电子设备掉落时的冲击，而会使印刷布线基板600产生弯曲。即使印刷布线基板600产生弯曲，但由于电路基板500为硬质基板，因此其也无法随着印刷布线基板600的弯曲而发生较大变形。因而，会对连接外部电极502和外部电极602的焊料施加负荷。其结果是，焊料破损，存在电路基板500从印刷布线基板600脱落的情况。
作为解决这种问题的方法，举出了通过层叠由可挠性材料制成的片材、从而来制作电路基板500的方法。作为层叠这种由可挠性材料制成的片材而成的电路基板，例如，已知有专利文献1中记载的印刷基板。另外，对于印刷基板800的结构，引用图11。
如图11所示，专利文献1中记载的印刷基板800包括主体801和外部电极(连接盘)802、803。主体801通过层叠由热塑性树脂制成的片材而构成。外部电极802、803分别设置在主体801的上表面和下表面。印刷基板800与电路基板500相同，通过下表面的外部电极802安装于印刷布线基板600。此外，与电路基板500相同，通过上表面的外部电极803将电子元器件700安装于印刷基板800。
但是，在专利文献1所记载的印刷基板800中，电子元器件700可能会脱落。更详细而言，由于印刷基板800由可挠性材料所制成的片材构成，因此能弯曲。因而，即使印刷布线基板600发生了弯曲，印刷基板800也能随着印刷布线基板600的弯曲而弯曲。由此，可抑制连接外部电极602和外部电极802的焊料破损，而可抑制印刷基板800从印刷布线基板600脱落。
然而，由于印刷基板800在整个表面都具有可挠性，因此会在整个表面发生弯曲。另一方面，由于电子元器件700由半导体基板构成，因此无法发生较大的弯曲。由此，会对外部电极702、803以及连接这两者的焊料施加负荷。其结果是，焊料会破损，或者外部电极702、803会从主体701、801剥离。即，电子元器件700与印刷基板800之间的连接会断开。
现有技术文献
专利文献
专利文献1：日本专利特开2006-93438号公报
发明内容
本发明要解决的问题
因而，本发明的目的在于提供一种能够抑制电子元器件从电路基板脱落的电路基板及其制造方法。
用于解决问题的方法
本发明的一个方式所涉及的电路基板的特征在于，包括：层叠体，该层叠体通过层叠由可挠性材料制成的多个绝缘体层而构成；多个第1外部电极，该多个第1外部电极设置在所述层叠体的上表面，且连接电子元器件；第2外部电极，该第2外部电极设置在所述层叠体的下表面，且与布线基板相连接；以及滑动发生层，该滑动发生层设置在相邻的两个所述绝缘体层之间，且横穿将位于最靠近所述第2外部电极的所述第1外部电极与该第2外部电极进行连接而得到的区域，并且，该滑动发生层与至少一个所述绝缘体层不固接。
本发明的一个方式所涉及的电路基板的制造方法的特征在于，包括：对所述多个绝缘体层形成所述第1外部电极、所述第2外部电极、及所述滑动发生层的工序；以及将所述多个绝缘体层进行层叠、使得所述滑动发生层横穿将位于最靠近所述第2外部电极的所述第1外部电极与该第2外部电极进行连接而得到的区域的工序。
发明的效果
根据本发明，能够抑制电子元器件从电路基板脱落。
附图说明
图1是本发明的一个实施方式所涉及的电路基板的外观立体图。
图2是图1的电路基板的分解立体图。
图3是在图1的电路基板的A-A的截面结构图。
图4是图3的B的放大图。
图5是包括电路基板的模块的结构图。
图6是变形例1所涉及的电路基板的截面结构图。
图7是图6的D的放大图。
图8是图6的E的放大图。
图9是表示变形例所涉及的内部导体的图。
图10是表示变形例所涉及的内部导体的图。
图11是表示在印刷布线基板上安装有现有的电路基板的情况的图。
具体实施方式
下面，参照附图，对本发明的实施方式所涉及的电路基板及其制造方法进行说明。
(电路基板的结构)
下面，参照附图，对本发明的一个实施方式所涉及的电路基板的结构进行说明。图1是本发明的一个实施方式所涉及的电路基板10的外观立体图。图2是图1的电路基板10的分解立体图。图3是在图1的电路基板10的A-A的截面结构图。图4是图3的B的放大图。图1至图4中，在制作电路基板10时，将层叠绝缘体层的方向定义为层叠方向。而且，将该层叠方向设为z轴方向，将沿着电路基板10的长边的方向设为x轴方向，将沿着电路基板10的短边的方向设为y轴方向。此外，在电路基板10中，将z轴方向的正方向侧的表面称为上表面，将z轴方向的负方向侧的表面称为下表面，将其他表面称为侧面。
如图1和图2所示，电路基板10包括层叠体11、外部电极12(12a～12d)、14(14a～14f)、内部导体18(18a～18d)、20、及通孔导体b1～b5。如图2所示，层叠体11通过层叠由可挠性材料(例如，液晶聚合物等热塑性树脂)制成的长方形的绝缘体层16a～16h而构成。由此，层叠体11形成长方体状。以下，所谓绝缘体层16的表面，是指z轴方向的正方向侧的主面，所谓绝缘体层16的背面，是指z轴方向的负方向侧的主面。
外部电极12是由导电性材料(例如，铜)的金属箔制成的层，如图1所示，设置在层叠体11的上表面。更详细而言，外部电极12设置在绝缘体层16a的表面，该绝缘体层16a设置在z轴方向的最靠正方向侧。外部电极12a、12b设置成沿y轴方向排列。外部电极12c、12d设置在比外部电极12a、12b要靠近x轴方向的正方向侧，并沿y轴方向排列。外部电极12用于与安装在层叠体11的上表面的电子元器件进行连接。
外部电极14是由导电性材料(例如，铜)的金属箔制成的层，如图1所示，设置在层叠体11的下表面。即，外部电极14设置在绝缘体层16h的背面，该绝缘体层16h设置在z轴方向的最靠负方向侧。而且，外部电极14a～14c沿着层叠体11的下表面的位于x轴方向的负方向侧的短边而设置。此外，外部电极14d～14f沿着层叠体11的下表面的位于x轴方向的正方向侧的短边而设置。外部电极14用于与印刷布线基板那样的母板进行连接。
内部导体18是由导电性材料(例如，铜)的金属箔制成的布线层，如图2所示，内置在层叠体11中。具体而言，内部导体18设置在绝缘体层16a的背面。当从z轴方向俯视时，内部导体18a～18d的一部分分别与外部电极12a～12d重叠。此外，在图2中，对于内部导体18，仅示出了与外部电极12重叠的部分附近，而省略了除此以外的部分。
内部导体20是由导电性材料(例如，铜)的金属箔制成的电容器导体或接地导体等具有大面积的膜状导体，内置在层叠体11中。内部导体20设置在绝缘体层16g的背面。由此，内部导体20位于构成层叠体11的下表面的绝缘体层16h上。
此外，如图3所示，内部导体20横穿将位于最靠近外部电极14的外部电极12和该外部电极14进行连接而得到的区域A1～A6(参照图1)。更详细而言，区域A1是将外部电极14a和外部电极12a进行连接而得到的区域。区域A2是将外部电极14b和外部电极12b进行连接而得到的区域。区域A3是将外部电极14c和外部电极12b进行连接而得到的区域。区域A4是将外部电极14d和外部电极12c进行连接而得到的区域。区域A5是将外部电极14e和外部电极12d进行连接而得到的区域。区域A6是将外部电极14f和外部电极12d进行连接而得到的区域。所谓将外部电极12和外部电极14进行连接而得到的区域，是指以外部电极12为上表面、外部电极14为下表面的棱柱状的区域。
而且，如图3所示，内部导体20横穿区域A1～A6(图3中，仅记载区域A2、A5)。所谓内部导体20横穿区域A1～A6，如图3所示，表示区域A1～A6被内部导体20分割成z轴方向的上侧的区域和z轴方向的下侧的区域。
此外，如图3所示，层叠体11内置有线圈(电路元件)L1、L2和电容器(电路元件)C。线圈L1、L2由设置在绝缘体层16b～16f的背面的内部导体(图2中省略)和通孔导体(未图示)构成。电容器C由设置在绝缘体层16e、16f的背面的内部导体(图2中省略)构成。
然而，内部导体18、20、以及构成线圈L1、L2和电容器C的内部导体设置在相邻的两个绝缘体层16之间，且与一个绝缘体层16固接，同时与另一个绝缘体层16不固接。下面，举出内部导体20的示例进行详细说明。
如图4所示，内部导体20具有主面S1、S2。主面S1是位于比主面S2要靠近z轴方向的正方向侧的主面。主面S1的表面粗糙度Ra大于主面S2的表面粗糙度Ra。例如，设主面S2的表面粗糙度Ra为内部导体20的厚度的10％以下，主面S1的表面粗糙度Ra大于主面S2的表面粗糙度Ra。内部导体20通过主面S1与绝缘体层16g的背面相接触。在主面S1上存在凹凸。因而，利用因主面S1的凹凸嵌入绝缘体层16g的背面而产生的固定效果，使内部导体20固接于绝缘体层16g的背面。由此，在内部导体20与绝缘体层16g的背面之间不会沿x轴方向和y轴方向发生滑动。另外，在固定效果的基础上，也可以利用环氧类粘接剂等粘接剂来将内部导体20固接于绝缘体层16g的背面。
另一方面，如图4所示，内部导体20通过主面S2与绝缘体层16h的表面相接触。在主面S2上基本不存在凹凸，且在主面S2与绝缘体层16h的表面之间也没有涂布粘接剂等。所以，内部导体20未固接于绝缘体层16h的表面。由此，在内部导体20与绝缘体层16h的表面之间可沿x轴方向和y轴方向发生滑动。为了防止内部导体20与绝缘体层16h之间的固接，优选在内部导体20的表面(与绝缘体层16h的界面)上施加硅、铬、锌等的涂层。此外，也可以在内部导体20的表面(与绝缘体层16h的界面)上施加碳树脂糊料所形成的涂层。此外，也可以通过仅对该面不进行等离子体处理、利用氢氧化钠(sodiumhydroxide)等的药液处理，来防止内部导体20与绝缘体层16h之间的固接。
通孔导体b1～b5设置成将外部电极12、14、内部导体18、20、线圈L1、L2、及电容器C进行连接，并沿z轴方向贯通绝缘体层16。具体而言，如图2所示，通孔导体b1～b4分别沿z轴方向贯通绝缘体层16a，并将外部电极12a～12d和内部导体18a～18d进行连接。
如图2所示，通孔导体b5沿z轴方向贯通绝缘体层16g，并将线圈L1、L2、或电容器C(图2中未图示)和内部导体20进行连接。另外，在图2中，虽然仅示出了通孔导体b1～b5，但实际上还设置有其他通孔导体。另外，优选在各区域A1～A6内，通孔导体不与内部导体20进行连接。
通过层叠如上述那样构成的绝缘体层16a～16h，从而获得图1所示的电路基板10。
图5是包括电路基板10的模块150的结构图。模块150包括电路基板10、电子元器件50、及印刷布线基板100。
如图5所示，电子元器件50是安装在电路基板10上的半导体集成电路等元件。电子元器件50具有主体52和外部电极54(54a～54d)。主体52例如是由半导体基板构成的硬质基板。外部电极54设置在主体52的z轴方向的负方向侧的主面(下表面)。而且，外部电极54a～54d分别通过焊料60与外部电极12a～12d进行连接。由此，电子元器件50安装在电路基板10的上表面。
印刷布线基板100具有主体102和外部电极104(104a～104f)。主体102例如是由树脂等制成的硬质基板。外部电极104设置在主体102的z轴方向的正方向侧的主面(上表面)。而且，外部电极104a～104f分别通过焊料70那样的接合材料与外部电极14a～14f进行连接。由此，电路基板10通过下表面安装在印刷布线基板100上。上述那样的模块150可装载于移动电话等电子设备。
(电路基板的制造方法)
下面，参照附图，对电路基板10的制造方法进行说明。首先，准备在两个主面的整个表面形成有铜箔的绝缘体层16a，并准备在一个主面的整个表面形成有铜箔的绝缘体层16b～16h。此处，对于绝缘体层16b～16h，将形成有铜箔的主面作为背面。
接下来，对绝缘体层16a的要形成通孔导体b1～b4的位置(参照图2)，从表面侧或背面侧照射激光束，形成通孔。此外，对绝缘体层16g的要形成通孔导体b5的位置(参照图2)，从表面侧照射激光束，形成通孔。此外，对于绝缘体层16b～16f、16h，也根据需要，形成通孔。
接下来，利用光刻工序，在绝缘体层16a的表面形成图2所示的外部电极12。具体而言，在绝缘体层16a的铜箔上，印刷与图2所示的外部电极12相同形状的抗蚀剂。然后，通过对铜箔实施蚀刻处理，从而除去未被抗蚀剂覆盖的部分的铜箔。之后，除去抗蚀剂。由此，在绝缘体层16a的表面形成如图2所示的外部电极12。
然后，利用光刻工序，在绝缘体层16a的背面形成图2所示的内部导体18。另外，由于此处的光刻工序与形成外部电极12时的光刻工序相同，因此省略说明。
接下来，利用光刻工序，在绝缘体层16g的背面形成图2所示的内部导体20。此外，利用光刻工序，在绝缘体层16b～16f的背面形成成为图3的线圈L1、L2和电容器C的内部导体(图2中未图示)。此外，利用光刻工序，在绝缘体层16h的背面形成图2所示的外部电极14。另外，由于这些光刻工序与形成外部电极12时的光刻工序相同，因此省略说明。
接下来，对形成于绝缘体层16a、16g的通孔，填充以铜为主要组分的导电性糊料，形成图2所示的通孔导体b1～b5。此外，在绝缘体层16b～16f、16h形成了通孔的情况下，也对该通孔填充导电性糊料。
接下来，将绝缘体层16a～16h以该顺序进行堆叠。此时，将绝缘体层16a～16h进行层叠，像图3所示的那样，使得内部导体20横穿将位于最靠近外部电极14的外部电极12和该外部电极14进行连接而得到的区域A1～A6(参照图1)。然后，通过对绝缘体层16a～16h从层叠方向的上下方向施加力，从而将绝缘体层16a～16h进行压接。由此，得到图1所示的电路基板10。
(效果)
在电路基板10中，像以下说明的那样，即使印刷布线基板100发生了变形，也能够抑制电路基板10从印刷布线基板100脱落。更详细而言，存在如下情况：因装载有图11所示的现有电路基板500和印刷布线基板600的电子设备掉落时的冲击，而会使印刷布线基板600产生弯曲。即使印刷布线基板600产生弯曲，但由于电路基板500为硬质基板，因此其也无法随着印刷布线基板600的弯曲而发生较大变形。因而，会对连接外部电极502和外部电极602的焊料施加负荷。其结果是，焊料破损，电路基板500有时会从印刷布线基板600脱落。
因此，在电路基板10中，层叠体11通过层叠由可挠性材料制成的绝缘体层16而构成。因而，电路基板10与电路基板500相比能容易发生弯曲。因此，即使因装载有图5所示的模块150的电子设备掉落，而导致印刷布线基板100发生弯曲，但电路基板10也能随着印刷布线基板100的弯曲而发生变形。其结果是，可抑制对连接外部电极14和外部电极104的焊料施加负荷，从而可抑制电路基板10从印刷布线基板100脱落。
而且，在电路基板10中，像以下说明的那样，能够抑制电子元器件50从电路基板10脱落。更详细而言，由于图11所示的专利文献1中记载的印刷基板800在整个表面都具有可挠性，因此会在整个表面都发生弯曲。另一方面，由于电子元器件700由半导体基板构成，因此无法发生较大的弯曲。由此，会对外部电极702、803以及连接这两者的焊料施加负荷。其结果是，焊料会破损，或者外部电极702、803会从主体701、801剥离。即，电子元器件700与印刷基板800之间的连接会断开。
因而，在电路基板10中，内部导体20横穿将位于最靠近外部电极14的外部电极12和该外部电极14进行连接而得到的区域A1～A6。此外，内部导体20与绝缘体层16g固接，同时与绝缘体层16h不固接。由此，像以下说明的那样，可抑制电子元器件50从电路基板10脱落。更详细而言，若印刷布线基板100弯曲成凸状，则如图5所示，外部电极104会沿箭头F的方向发生位移。外部电极104通过焊料70与外部电极14进行连接。而且，层叠体11具有可挠性。因而，外部电极14随着外部电极104的位移，沿箭头F的方向受到应力。其结果是，在绝缘体层16h中，沿x轴方向产生拉伸应力α1。而且，该应力α1要传递到z轴方向的正方向侧。
此处，内部导体20例如利用铜等金属箔来制作，绝缘体层16h由液晶聚合物等热塑性树脂来制作。由于绝缘体层16h和内部导体20仅仅是压接，因此在绝缘体层16h的表面和内部导体20之间不存在化学键合等，彼此不固接。因而，绝缘体层16的表面和内部导体20能彼此滑动。因此，在绝缘体层16h中产生拉伸应力的情况下，在绝缘体层16h的表面和内部导体20之间会发生滑动。
如上所述，若在绝缘体层16h的表面和内部导体20之间发生滑动，则应力无法有效地从绝缘体层16h向绝缘体层16g传递。由此，绝缘体层16g中产生的拉伸应力α2变得比绝缘体层16h中产生的拉伸应力α1要小。因而，绝缘体层16a～16h中产生的在x轴方向上的延伸随着从z轴方向的负方向侧往正方向侧而逐渐变小。因而，设置在绝缘体层16a的表面的外部电极12a、12b几乎不发生位移。其结果是，对于电路基板10，能够抑制电子元器件50从电路基板10脱落。
特别是，在多个外部电极12中，来自外部电极14的应力最有效地传递到位于最靠近该外部电极14的外部电极12。即，来自外部电极14a～14f的应力沿区域A1～A6传递到外部电极12a～12d。因而，在电路基板10中，内部导体20横穿区域A1～A6。由此，可抑制来自外部电极14的应力传递到位于最靠近该外部电极14的外部电极12。其结果是，对于电路基板10，能够有效抑制电子元器件50从电路基板10脱落。
此外，如图2及图3所示，内部导体20与构成层叠体11的下表面的绝缘体层16h相接触。即，在层叠体11内，内部导体20设置在离层叠体11的下表面最近的绝缘体层16彼此之间的边界。所以，图5所示的应力α1变得不易传递到位于比内部导体20要靠近z轴方向的正方向侧的绝缘体层16a～16g。由此，可抑制绝缘体层16a～16g的变形，且可抑制线圈L1、L2和电容器C的变形。其结果是，可抑制线圈L1、L2和电容器C的特性发生变化。
另外，在电路基板10中，如图3所示，除内部导体20之外，内部导体18以及构成线圈L 1、L2和电容器C的内部导体的一部分也横穿区域A1～A6。所以，内部导体18以及构成线圈L1、L2和电容器C的内部导体的一部分也有利于抑制电子元器件50从电路基板10脱落。
此外，作为可使得与绝缘体层16之间发生滑动的滑动发生层，虽然以内部导体16为例进行了说明，但滑动发生层并不限于内部导体18，也可以是在将绝缘体层16进行层叠、压接时不熔接于绝缘体层16的各种无机材料层或有机材料层。此外，也可以是能在层叠、压接时消失而在绝缘体层之间形成间隙的材料。
(变形例)
下面，参照附图，对变形例1所涉及的电路基板10a进行说明。图6是变形例1所涉及的电路基板10a的截面结构图。图7是图6的D的放大图。图8是图6的E的放大图。
在电路基板10a中，如图6所示，内部导体20通过贯通绝缘体层16h的通孔导体b6来与外部电极14e进行连接。在此情况下，如图7所示，通孔导体b6与内部导体20的主面S2相连接。由于通孔导体b6和内部导体20由同一金属(例如，铜)来制作，因此，在压接时进行金属键合。因而，若通孔导体b6与内部导体20的主面S2相连接，则会阻碍内部导体20与绝缘体层16h的表面之间发生滑动。其结果是，来自外部电极14e的应力α1会传递到内部导体20的z轴方向的正方向侧。
此外，在电路基板10a中，内部导体20’未横穿区域A2。因此，在内部导体20’与绝缘体层16h的表面之间未发生足够的滑动。其结果是，来自外部电极14b的应力α1会传递到内部导体20’的z轴方向的正方向侧。
因而，在电路基板10a中，内部导体22a、22b设置成在绝缘体层16f、16g之间横穿区域A2、A5。由此，可抑制应力α1传递到内部导体22a、22b的z轴方向的正方向侧。其结果是，即使在电路基板10a中，也能够抑制电子元器件50从电路基板10a脱落。
另外，如图6所示，与内部导体18c连接有通孔导体b3。所以，也可认为在内部导体18c与绝缘体层16b的表面之间难以发生滑动。然而，如图8所示，通孔导体b3与内部导体18c的主面S 1相连接，并贯通绝缘体层16a。而且，内部导体18c固接于绝缘体层16a。所以，在内部导体18c与绝缘体层16b的表面之间能发生滑动。因而，内部导体18c也可有利于抑制电子元器件50从电路基板10a脱落。
下面，参照附图，对变形例所涉及的内部导体进行说明。图9及图10是表示变形例所涉及的内部导体20a～20e的图。
如图9(a)所示，贯通绝缘体层16g的多个通孔导体b与内部导体20a相连接。在此情况下，优选多个通孔导体b沿y轴方向排列。x轴方向相当于内部导体20a的长边方向。因此，内部导体20a在x轴方向比在y轴方向更易伸缩。所以，优选多个通孔导体b沿不易受到内部导体20a的伸缩的影响的y轴方向排列。
另外，也可以像图9(b)所示的内部导体20b那样，完全不设置通孔导体b。在此情况下，内部导体20b起到作为虚设导体的功能。
此外，如图10所示，像内部导体20c～20e所示的那样，与内部导体20c～20e所设置的分支部30相连接有通孔导体b的情况下，该通孔导体b也可以沿x轴方向排列。
另外，在图9及图10中，虽然将通孔导体b设置于绝缘体层16g，但例如，即使将通孔导体b设置于绝缘体层16h，也优选像图9及图10所示的那样配置。
另外，在电路基板10中，内部导体20横穿所有区域A1～A6。然而，内部导体20并不一定需要横穿所有区域A1～A6，只要横穿区域A1～A6中的至少一个区域即可。但是，优选内部导体20横穿区域A1、A3、A4、A6，该区域A1、A3、A4、A6是将位于最靠近外部电极14a、14c、14d、14f的外部电极12a、12b、12c、12d和外部电极14a、14c、14d、14f进行连接而得到的，该外部电极14a、14c、14d、14f位于最靠近层叠体11的下表面的四个角。这是因为，位于下表面的角附近的外部电极14a、14c、14d、14f比外部电极14b、14e更易产生位移。
另外，内部导体20也可以不是设置在绝缘体层16g的背面，而是设置在绝缘体层16h的表面。
此外，为了使主面S1的表面的表面粗糙度Ra大于主面S2的背面的表面粗糙度Ra，例如也可以在主面S2上施加氟涂层等。
另外，除接地导体、电容器导体、虚设导体以外，内部导体也可以是布线导体。
此外，优选滑动发生层在区域A内不是遍及1层进行设置，而是遍及多层进行设置。
工业上的实用性
本发明对于电路基板是有用的，特别是在能够抑制电子元器件从电路基板脱落这一点上较为优异。
标号说明
C电容器
L1、L2线圈
b、b1～b6通孔导体
10、10a电路基板
11层叠体
12a～12d、14a～14f外部电极
16a～16h绝缘体层
18a～18d、20、20’、20a～20e、22a、22b内部导体

Claims (9)

1.一种电路基板，其特征在于，包括：
层叠体，该层叠体通过层叠由可挠性材料制成的多个绝缘体层而构成；
多个第1外部电极，该多个第1外部电极设置在所述层叠体的上表面，且连接电子元器件；
第2外部电极，该第2外部电极设置在所述层叠体的下表面，且与布线基板相连接；以及
滑动发生层，该滑动发生层设置在相邻的两个所述绝缘体层之间，且横穿将位于最靠近所述第2外部电极的所述第1外部电极与该第2外部电极进行连接而得到的区域，并且，该滑动发生层与至少一个所述绝缘体层不固接。
2.如权利要求1所述的电路基板，其特征在于，
所述滑动发生层是与一个所述绝缘体层不固接、且与另一个所述绝缘体层固接的内部导体。
3.如权利要求2所述的电路基板，其特征在于，
与所述一个绝缘体层相接触的所述内部导体的主面的表面粗糙度大于与所述另一个绝缘体层相接触的该内部导体的主面的表面粗糙度。
4.如权利要求2或3所述的电路基板，其特征在于，
所述内部导体位于构成所述下表面的所述绝缘体层上。
5.如权利要求2至4的任一项所述的电路基板，其特征在于，
所述内部导体是接地导体、电容器导体、线圈导体、布线导体、或虚设导体的任一种导体。
6.如权利要求1至5的任一项所述的电路基板，其特征在于，
所述下表面形成长方形状，
设置有多个所述第2外部电极，使其沿所述下表面的彼此平行的两条边排列，
对于位于最靠近所述下表面的四个角的所述第2外部电极，所述滑动发生层横穿将位于最靠近所述第2外部电极的所述第1外部电极和该第2外部电极进行连接而得到的区域。
7.如权利要求2至5的任一项所述的电路基板，其特征在于，
还包括通孔导体，该通孔导体设置成贯通所述一个绝缘体层，且与所述内部导体相连接。
8.如权利要求7所述的电路基板，其特征在于，
在将所述第1外部电极和所述第2外部电极进行连接而得到的区域内，不设置所述通孔导体。
9.一种电路基板的制造方法，是权利要求1至8的任一项所述的电路基板的制造方法，其特征在于，包括：
对所述多个绝缘体层形成所述第1外部电极、所述第2外部电极、及所述滑动发生层的工序；以及
将所述多个绝缘体层进行层叠、使得所述滑动发生层横穿将位于最靠近所述第2外部电极的所述第1外部电极与该第2外部电极进行连接而得到的区域的工序。
CN201080021482.9A 2009-05-12 2010-03-31 电路基板及其制造方法 Active CN102422729B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-115213 2009-05-12
JP2009115213 2009-05-12
PCT/JP2010/055873 WO2010131529A1 (ja) 2009-05-12 2010-03-31 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102422729A true CN102422729A (zh) 2012-04-18
CN102422729B CN102422729B (zh) 2014-08-06

Family

ID=43084908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080021482.9A Active CN102422729B (zh) 2009-05-12 2010-03-31 电路基板及其制造方法

Country Status (4)

Country Link
US (1) US8383953B2 (zh)
JP (1) JP5344036B2 (zh)
CN (1) CN102422729B (zh)
WO (1) WO2010131529A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014125894A1 (ja) * 2013-02-15 2014-08-21 株式会社村田製作所 積層回路基板
WO2016158109A1 (ja) * 2015-03-27 2016-10-06 京セラ株式会社 撮像用部品およびこれを備える撮像モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516989A (en) * 1994-05-16 1996-05-14 Nippon Mektron, Ltd. Structure of the flexing section of a multilayer flexible circuit board
JP2007080938A (ja) * 2005-09-12 2007-03-29 Fujikura Ltd 多層プリント配線板
CN101049057A (zh) * 2004-10-27 2007-10-03 揖斐电株式会社 多层印刷电路板及多层印刷电路板的制造方法
JP2008227429A (ja) * 2007-03-16 2008-09-25 Alps Electric Co Ltd 電子回路モジュールおよび多層配線板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279294B2 (ja) * 1998-08-31 2002-04-30 三菱電機株式会社 半導体装置のテスト方法、半導体装置のテスト用プローブ針とその製造方法およびそのプローブ針を備えたプローブカード
JP2000223353A (ja) * 1999-01-29 2000-08-11 Fuji Elelctrochem Co Ltd グリーンシートの製造方法およびその製造装置
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
ATE400987T1 (de) 2004-09-08 2008-07-15 Murata Manufacturing Co Zusammengesetztes keramisches substrat
JP2006093438A (ja) 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
JP4213191B1 (ja) * 2007-09-06 2009-01-21 新光電気工業株式会社 配線基板の製造方法
US9149463B2 (en) * 2007-09-18 2015-10-06 The Board Of Trustees Of The Leland Standford Junior University Methods and compositions of treating a Flaviviridae family viral infection
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516989A (en) * 1994-05-16 1996-05-14 Nippon Mektron, Ltd. Structure of the flexing section of a multilayer flexible circuit board
CN101049057A (zh) * 2004-10-27 2007-10-03 揖斐电株式会社 多层印刷电路板及多层印刷电路板的制造方法
JP2007080938A (ja) * 2005-09-12 2007-03-29 Fujikura Ltd 多層プリント配線板
JP2008227429A (ja) * 2007-03-16 2008-09-25 Alps Electric Co Ltd 電子回路モジュールおよび多層配線板

Also Published As

Publication number Publication date
CN102422729B (zh) 2014-08-06
US20120043129A1 (en) 2012-02-23
JP5344036B2 (ja) 2013-11-20
JPWO2010131529A1 (ja) 2012-11-01
WO2010131529A1 (ja) 2010-11-18
US8383953B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
CN102369600B (zh) 电路基板
US10629542B2 (en) Electronic device module
KR101154565B1 (ko) 다층 연성회로기판 및 그 제조 방법
CN1956624B (zh) 刚性-柔性印刷电路板及其制造方法
CN102577647A (zh) 电路基板
US20190090362A1 (en) Multilayer board and electronic device
JP2007281378A (ja) フレキシブル配線基板および電子部品
CN101365294B (zh) 覆铜基材及使用该覆铜基材的柔性电路板
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
CN102356703A (zh) 电路基板以及母层叠体
CN102422729B (zh) 电路基板及其制造方法
US8680402B2 (en) Multi-layer flexible printed circuit board for electronic device
TWI771461B (zh) 印刷電路板
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
TW200838388A (en) Multilayer flexible printed wiring board and its manufacturing method
JPWO2008020478A1 (ja) 機構部品内蔵基板及びその製造方法
CN114025470B (zh) 软硬复合电路板及其制造方法
CN102349358A (zh) 电路基板及包括该电路基板的电子装置
JP2003283131A (ja) 積層回路及びその製造方法
JP2011166096A (ja) 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP2017022225A (ja) 基板及び電子機器
JP2007201034A (ja) 多層配線基板の層間接続構造
TWI644600B (zh) 軟硬複合電路板及其製造方法
KR200412442Y1 (ko) 박판적층 연성회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant